Cmos工藝中集成sonos器件和ldmos器件的方法
【專利摘要】本發明公開了一種CMOS工藝中集成SONOS器件和LDMOS器件的方法，包括步驟：步驟一、在硅襯底上形成淺溝槽隔離結構；形成阱區；進行閾值電壓調整注入。步驟二、形成第一預氧層。步驟三、將SONOS器件形成區域的第一預氧層去除。步驟四、淀積ONO層。步驟五、對ONO層進行刻蝕，同時形成SONOS器件和LDMOS器件的柵介質層。步驟六、形成CMOS邏輯器件的柵氧化層。步驟七、進行多晶硅淀積，對多晶硅進行刻蝕同時形成SONOS器件、LDMOS器件和CMOS邏輯器件的柵極多晶硅。步驟八、進行輕摻雜源漏注入；形成側墻；進行源漏注入。本發明能減少光刻版的層數，降低芯片的制造成本。
【專利說明】CMOS工藝中集成SONOS器件和LDMOS器件的方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種CMOS工藝中集成SONOS器件和LDMOS器件的方法。
【背景技術】
[0002]非揮發行存儲器(NVM)技術發性發展至今，主要有浮柵(floating gate)技術、分壓柵(split gate)技術以及 S0N0S(Silicon-0xide-Nitride-0xide-Silicon,娃氧化氮氧化硅)技術。SONOS技術應用廣泛，具有操作電壓低，速度快，容量大等優點。隨著移動互聯網技術的高速發展，尤其是以移動終端為主要市場應用的半導體市場快速崛起，其中代表的新興半導體是以觸摸屏控制為應用集成了微處理器，CODE存儲器件，高壓器件如LDMOS器件等。這就需要高壓器件和嵌入式存儲器件集成于同一平臺。將存儲器和高壓器件嵌入到標準CMOS邏輯工藝需要新增加10層以上的光刻版，設計和制造成本都非常高。
[0003]如圖1所示，現有N型S0N0S器件的結構示意圖；現有N型S0N0S器件:包括P型阱區101，在所述P型阱區101上依次形成有第一氧化硅層103、第二氮化硅層104和第三氧化娃105,由所述第一氧化娃層103、第二氮化娃層104和第三氧化娃105組成0N0層,所述第一氧化硅層103為器件的隧穿氧化層，所述第二氮化硅層104為數據存儲介質層，所述第三氧化硅105為控制氧化層。在所述0N0層上方形成有柵極多晶硅106。在所述柵極多晶硅106的側面形成有側墻107，所述0N0層也延伸到所述側墻107的下方。所述柵極多晶硅106所覆蓋的所述P型阱區101為溝道區，在所述溝道區中形成有閾值電壓調整注入區102，該閾值電壓調整注入區102為一 N-區，用于調整器件的閾值電壓。在所述柵極多晶硅106兩側的所述P型阱區101形成有對稱設置的輕摻雜源漏(LDD)區108和源漏區109，所述輕摻雜源漏區108和所述柵極多晶硅106的邊緣自對準，所述源漏區109和所述側墻107的邊緣自對準。在器件進行寫入操作時，在所述柵極多晶硅106上偏置正電壓VP0S，在所述源漏區109上偏置負電壓VNEG，在所述P型阱區101上也偏置負電壓VNEG，這樣就形成了從所述柵極多晶硅106到所述溝道區之間的隧穿電壓差(VP0S-VNEG)，從而發生電子的FN遂穿，即所述溝道區的電子通過F-N隧穿方式穿過所述第一氧化硅層103進入到所述第二氮化硅層104中并且被所述第二氮化硅層104的陷阱捕獲。對于現有P型S0N0S器件，各區域的摻雜和現有N型S0N0S器件相反，如溝道區為N型，源漏區為P型。
[0004]將現有S0N0S器件嵌入到標準的CMOS工藝需要額外增加3?4層光刻層，如包括:隧穿氧化層定義光刻層，存儲管溝道調整注入光刻層，存儲管0N0介質膜定義光刻層，存儲管LDD注入光刻層等。
[0005]如圖2A所示，是現有非對稱N型LDMOS器件的結構示意圖；現有N型LDMOS器件包括:硅襯底201，在所述硅襯底201中形成有淺溝槽隔離結構，由填充于淺溝槽中的淺溝槽場氧203隔離出有源區。所述硅襯底201中形成有N型阱區(NWELU202;在所述N型阱區202中形成有P型阱區(PWELL) 204，在所述硅襯底201的表面依次形成有柵介質層205如柵氧化層和柵極多晶硅206，由所述柵極多晶硅206所覆蓋的所述P型阱區204組成溝道區。源區207為一 N+區，形成有所述P型阱區204中；漏區208為一 N+區，形成于所述N型阱區202，所述漏區208和所述溝道區之間隔離有一個淺溝槽場氧203，該淺溝槽場氧203和所述溝道區也相隔一段距離，所述柵極多晶硅206延伸到該淺溝槽場氧203的上方；由所述溝道區到所述漏區208之間的所述N型阱區202組成器件的漂移區(N-Drift)。在所述P型阱區204形成有背柵電極引出區209，該背柵電極引出區309為一 N+區。在所述源區207、所述漏區208、所述柵極多晶硅206以及所述背柵電極引出區209的上方分別形成有金屬接觸210并分別引出源極、漏極、柵極和背柵電極。
[0006]如圖2B所示，是現有非對稱P型LDMOS器件的結構示意圖；現有P型LDMOS器件形成于硅襯底上的深N型阱區(DNWELU301中，在所述硅襯底中形成有淺溝槽隔離結構，由填充于淺溝槽中的淺溝槽場氧303隔離出有源區。所述深N型阱區301中形成有P型阱區302 ;在所述P型阱區302中形成有N型阱區304，在所述硅襯底的表面依次形成有柵介質層305如柵氧化層和柵極多晶硅306，由所述柵極多晶硅306所覆蓋的所述N型阱區304組成溝道區。源區307為一 P+區，形成有所述N型阱區304中；漏區308為一 P+區，形成于所述P型阱區302，所述漏區308和所述溝道區之間隔離有一個淺溝槽場氧303，該淺溝槽場氧303和所述溝道區也相隔一段距離，所述柵極多晶硅306延伸到該淺溝槽場氧303的上方；由所述溝道區到所述漏區308之間的所述P型阱區302組成器件的漂移區(P-Drift)。在所NP型阱區304形成有背柵電極引出區309，該背柵電極引出區309為一 N+區。在所述源區307、所述漏區308、所述柵極多晶硅306以及所述背柵電極引出區309的上方分別形成有金屬接觸310并分別引出源極、漏極、柵極和背柵電極。
[0007]LDMOS器件的特點是在柵極多晶硅的下方形成有較厚柵介質層用于承受高壓如在柵極上所加的高壓，柵介質層需要通過光刻定義和刻蝕以形成。另外，LDMOS器件還需要在形成漂移區用于承受器件的源漏之間的高壓，漂移區包括P型漂移區(P-Drift)和N型漂移區(N-Drift)兩種，也需要通過兩層光刻來形成。另外，LDMOS器件還需要兩至三層光刻工藝形成高壓阱區(HVWELL)來實現器件的高壓耐壓，如高壓的N型阱區(NWELL)，P型阱區(PWELL)和深N型阱區(DNWELL)。這樣，現有技術中需要增加6?7層光刻工藝來實現將LDMOS器件嵌入到標準的CMOS工藝中。
[0008]故現有技術中，如果將SONOS器件和高壓的LDMOS器件嵌入到標準CMOS工藝中，比起標準CMOS工藝需要額外增加9?11層光刻版，這使得工藝和制造成本都比較高。
【發明內容】
[0009]本發明所要解決的技術問題是提供一種CMOS工藝中集成SONOS器件和LDMOS器件的方法，能大大減少光刻版的層數，大大降低芯片的制造成本。
[0010]為解決上述技術問題，本發明提供的CMOS工藝中集成S0N0S器件和LDMOS器件的方法用于在同一硅襯底上集成S0N0S器件、LDMOS器件以及CMOS邏輯器件，包括如下步驟:
[0011]步驟一、在所述硅襯底上形成淺溝槽隔離結構，由所述淺溝槽隔離結構隔離出有源區；形成阱區；進行閾值電壓調整注入。
[0012]步驟二、在步驟一之后的所述硅襯底表面形成第一預氧層。
[0013]步驟三、采用光刻刻蝕工藝對所述第一預氧層進行刻蝕，將所述S0N0S器件形成區域的所述第一預氧層去除并露出所述硅襯底表面，將所述S0N0S器件形成區域外的所述第一預氧層保留。
[0014]步驟四、在所述硅襯底正面依次淀積第一氧化硅層、第二氮化硅層和第三氧化硅層，由所述第一氧化硅層、所述第二氮化硅層和所述第三氧化硅層組成一 ONO層，所述ONO層覆蓋于所述SONOS器件形成區域的所述硅襯底表面以及所述SONOS器件形成區域外的所述第一預氧層表面。
[0015]步驟五、采用光刻刻蝕工藝對所述ONO層進行刻蝕，同時形成所述SONOS器件和所述LDMOS器件的柵介質層，所述SONOS器件的柵介質層由刻蝕后位于所述SONOS器件形成區域的所述ONO層組成，所述LDMOS器件的柵介質層由刻蝕后位于所述LDMOS器件形成區域的所述第一預氧層和所述ONO層疊加組成。
[0016]步驟六、形成所述CMOS邏輯器件的柵氧化層。
[0017]步驟七、進行多晶硅淀積，采用光刻刻蝕工藝對所述多晶硅進行刻蝕同時形成所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的柵極多晶硅。
[0018]步驟八、進行輕摻雜源漏注入在各所述柵極多晶硅兩側的所述硅襯底中形成輕摻雜源漏注入區；在各所述柵極多晶硅的側面形成側墻；進行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區。
[0019]進一步的改進是，所述第一預氧層的厚度為100埃?150埃；所述第一氧化硅層的厚度為18埃?24埃；所述第二氮化硅層的厚度為80埃?120埃；所述第三氧化硅層的厚度為40埃?80埃。
[0020]進一步的改進是，所述LDMOS器件的柵介質層的厚度為200埃?300埃。
[0021]進一步的改進是，所述LDMOS器件包括溝道區和漂移區；所述溝道區和所述漂移區相鄰接，所述LDMOS器件的柵極多晶硅覆蓋于所述溝道區上方用于控制溝道的形成；對于N型LDMOS器件，溝道區由P型阱區組成，漂移區由N型阱區組成；對于P型LDMOS器件，溝道區由N型阱區組成，漂移區由P型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。
[0022]進一步的改進是，對于對稱型LDMOS器件，所述漂移區包括兩個，兩個漂移區對稱的設置在所述溝道區的兩側，在各所述漂移區中分別形成有一個源漏注入區，兩個源漏注入區為對稱結構并分別作為所述對稱型LDMOS器件的源區或漏區。對于非對稱型LDMOS器件，所述漂移區包括一個，所述漂移區設置在所述溝道區靠近漏端一側，所述漏區形成于所述漂移區中，所述源區形成于所述溝道區中，且所述源區和所述溝道區上方的柵極多晶硅邊緣自對準。
[0023]進一步的改進是，所述LDMOS器件的柵極多晶硅耐壓為12V?16V。
[0024]進一步的改進是，所述LDMOS器件的源漏穿通電壓為12V?16V。
[0025]進一步的改進是，所述SONOS器件包括有溝道區；對于N型SONOS器件，所述溝道區由P型阱區組成；對于P型SONOS器件，所述溝道區由N型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。
[0026]進一步的改進是，所述CMOS邏輯器件包括PMOS邏輯器件和NMOS邏輯器件，所述PMOS邏輯器件和所述NMOS邏輯器件都包括有溝道區；對于NMOS邏輯器件，所述溝道區由P型阱區組成；對于PMOS邏輯器件，所述溝道區由N型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。[0027]本發明通過將LDMOS器件的柵介質層設置為第一預氧層和ONO層疊加而成的結構，能夠實現采用同一塊光刻版同時光刻刻蝕形成SONOS器件和LDMOS器件的柵介質層，力口上ONO層形成時需要采用一塊光刻版來定義SONOS器件位置，總共需要2塊光刻版就能制備出SONOS器件和LDMOS器件的柵介質層；而LDMOS器件和SONOS器件所需要的阱區和閾值電壓調整注入區的形成能夠和CMOS邏輯器件的阱區和閾值電壓調整注入區一塊進行，LDMOS器件和SONOS器件的柵極多晶硅和源漏區的形成也能夠和CMOS邏輯器件的柵極多晶硅和源漏區一塊進行，故能夠大大減少形成單獨形成LDMOS器件和SONOS器件所需要的阱區、閾值電壓調整注入區、柵極多晶硅和源漏區所需的光刻版的層數；上述優點使得本發明只需要在標準CMOS工藝的基礎上增加3?4層光刻版就能實現將SONOS器件和LDMOS器件嵌入到CMOS工藝中，能大大減少光刻版的層數，從而也能大大降低芯片的制造成本。
【專利附圖】
【附圖說明】
[0028]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0029]圖1是現有N型SONOS器件的結構示意圖；
[0030]圖2A是現有非對稱N型LDMOS器件的結構示意圖；
[0031]圖2B是現有非對稱P型LDMOS器件的結構示意圖；
[0032]圖3是本發明實施例方法的流程圖；
[0033]圖4A-圖41是本發明實施例方法各步驟中的器件結構示意圖。
【具體實施方式】
[0034]如圖3是本發明實施例方法的流程圖；如圖4A至圖41所示，是本發明實施例方法各步驟中的器件結構示意圖。本發明實施例CMOS工藝中集成S0N0S器件和LDMOS器件的方法用于在同一硅襯底上集成S0N0S器件、LDMOS器件以及CMOS邏輯器件，包括如下步驟:
[0035]步驟一、如圖4A所示，在所述硅襯底上形成淺溝槽隔離結構3，由所述淺溝槽隔離結構3即填充于淺溝槽中的淺溝槽場氧隔離出有源區；形成阱區；進行閾值電壓調整注入。所述阱區包括深N型阱1、P型阱區2、N型阱區4。
[0036]所述LDMOS器件包括溝道區和漂移區；所述溝道區和所述漂移區相鄰接，所述溝道區中經過所述閾值電壓調整注入形成有閾值電壓調整注入區。對于N型LDMOS器件，溝道區由P型阱區2組成，漂移區由N型阱區4組成；對于P型LDMOS器件，溝道區由N型阱區4組成，漂移區由P型阱區2組成。對于對稱型LDMOS器件，所述漂移區包括兩個，兩個漂移區對稱的設置在所述溝道區的兩側；對于非對稱型LDMOS器件，所述漂移區包括一個，所述漂移區設置在所述溝道區靠近漏端一側。圖4A至圖41中示意出了一個非對稱型的P型LDMOS器件的形成區域的剖面結構。非對稱型的N型LDMOS器件以及對稱型的P型和N型LDMOS器件的剖面結構也能以非對稱型的P型LDMOS器件的形成區域的剖面結構做參考，將非對稱型的N型LDMOS器件的溝道區和漂移區以及后續的源漏摻雜區的摻雜類型做相反變換即可；對稱型的LDMOS器件的剖面結構僅需在對稱型的LDMOS器件基礎上在源區一側也增加一個對稱的漂移區。
[0037]所述S0N0S器件包括有溝道區，所述溝道區中經過所述閾值電壓調整注入形成有閾值電壓調整注入區。對于N型S0N0S器件，所述溝道區由P型阱區2組成；對于P型S0N0S器件，所述溝道區由N型阱區4組成。圖4A至圖41中示意出了一個P型SONOS器件的形成區域的剖面結構；N型SONOS器件的形成區域的剖面結構也能以P型SONOS器件的形成區域的剖面結構為參考，將N型SONOS器件的溝道區以及后續的源漏摻雜區的摻雜類型做相反變換即可。
[0038]所述CMOS邏輯器件包括PMOS邏輯器件和NMOS邏輯器件，所述PMOS邏輯器件和所述NMOS邏輯器件都包括有溝道區，所述溝道區中經過所述閾值電壓調整注入形成有閾值電壓調整注入區。對于NMOS邏輯器件，所述溝道區由P型阱區2組成；對于PMOS邏輯器件，所述溝道區由N型阱區4組成。圖4A至圖41中示意出了一個NMOS邏輯器件的形成區域的剖面結構；PM0S邏輯器件的形成區域的剖面結構也能以NMOS邏輯器件的形成區域的剖面結構為參考，將PMOS邏輯器件的溝道區以及后續的源漏摻雜區的摻雜類型做相反變換即可。
[0039]可以看出步驟一能夠將所述LDMOS器件、所述SONOS器件和所CMOS邏輯器件中所需要的深N型阱1、P型阱區2、N型阱區4分別單獨采用一塊光刻版一起形成即可。不必要為了形成所述LDMOS器件的深N型阱1、P型阱區2、N型阱區4，以及所述SONOS器件的P型阱區2、N型阱區4而額外增加多塊光刻版。
[0040]形成所述阱區以及進行閾值電壓調整注入時，需要先在所述硅襯底表面上形成一層屏蔽氧化層5來保護所述硅襯底表面。之后用光刻膠6定義出所要進行離子注入的區域。
[0041]所述阱區注入以及進行閾值電壓調整注入之后，如圖4B所示，去除所述光刻膠6和所述屏蔽氧化層5。
[0042]步驟二、如圖4C所示，在步驟一之后的所述硅襯底表面形成第一預氧層7。所述第一預氧層7的厚度為100埃?150埃。
[0043]步驟三、如圖4D所示，采用光刻刻蝕工藝對所述第一預氧層7進行刻蝕，將所述SONOS器件形成區域的所述第一預氧層7去除并露出所述硅襯底表面，將所述SONOS器件形成區域外的所述第一預氧層7保留。
[0044]步驟四、如圖4E所示，在所述硅襯底正面依次淀積第一氧化硅層8、第二氮化硅層9和第三氧化硅層10，所述第一氧化硅層8的厚度為18埃?24埃；所述第二氮化硅層9的厚度為80埃?120埃；所述第三氧化硅層10的厚度為40埃?80埃。由所述第一氧化硅層8、所述第二氮化硅層9和所述第三氧化硅層10組成一 ONO層。所述ONO層覆蓋于所述SONOS器件形成區域的所述硅襯底表面以及所述SONOS器件形成區域外的所述第一預氧層7表面。
[0045]步驟五、如圖4F所示，采用光刻刻蝕工藝對所述ONO層進行刻蝕，同時形成所述SONOS器件和所述LDMOS器件的柵介質層。所述SONOS器件的柵介質層由刻蝕后位于所述SONOS器件形成區域的所述ONO層組成，其中，所述第一氧化硅層8為器件的隧穿氧化層，所述第二氮化硅層9為數據存儲介質層，所述第三氧化硅10為控制氧化層。所述LDMOS器件的柵介質層由刻蝕后位于所述LDMOS器件形成區域的所述第一預氧層7和所述ONO層疊加組成，所述LDMOS器件的柵介質層的厚度為200埃?300埃。所述SONOS器件和所述LDMOS器件的柵介質層形成之后，采用刻蝕所述ONO層時相同的光刻膠圖形，采用刻蝕工藝將所述SONOS器件和所述LDMOS器件的柵介質層之外的所述第一預氧層全部去除，該刻蝕工藝能為濕法刻蝕；之后將光刻膠去除。[0046]步驟六、如圖4G所示，形成所述CMOS邏輯器件的柵氧化層。
[0047]步驟七、如圖4G所示，進行多晶硅淀積，采用光刻刻蝕工藝對所述多晶硅進行刻蝕同時形成所述SONOS器件的柵極多晶硅11c、所述LDMOS器件的柵極多晶硅Ila和所述CMOS邏輯器件的柵極多晶硅lib。
[0048]步驟八、如圖4G所示，進行輕摻雜源漏注入在各所述柵極多晶硅IlaUlb和Ilc兩側的所述硅襯底中形成輕摻雜源漏注入區。各所述輕摻雜源漏注入區的邊緣和對應的所述柵極多晶硅自對準。
[0049]在各所述柵極多晶硅IlaUlb和Ilc的側面形成側墻。
[0050]進行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區，以及同時形成所述LDMOS器件的背柵電極引出區(Bulk)。
[0051]所述SONOS器件的源區和漏區為對稱設置，且都和對應柵極多晶硅的側墻邊緣自對準。所述P型SONOS器件的源區和漏區12c由P+區組成；所述N型SONOS器件的源區和漏區由N+區組成。
[0052]所述CMOS邏輯器件的源區和漏區為對稱設置，且都和對應柵極多晶硅的側墻邊緣自對準。所述NMOS邏輯器件的源區和漏區12b由N+區組成；所述PMOS邏輯器件的源區和漏區由P+區組成。
[0053]所述非對稱型的P型LDMOS器件的源區12a形成于溝道區中，且所述源區12a和對應的柵極多晶硅的側墻邊緣自對準；所述非對稱型的P型LDMOS器件的漏區形成于對應的漂移區中(未示意出)；所述非對稱型的P型LDMOS器件的源區12a和漏區都由P+區組成。
[0054]所述非對稱的N型LDMOS器件的源區和漏區都由N+區組成。
[0055]所述對稱的P型LDMOS器件的源區和漏區都形成于對應的漂移區中，為對稱設置且都由P+區組成。
[0056]所述對稱的N型LDMOS器件的源區和漏區都形成于對應的漂移區中，為對稱設置且都由N+區組成。
[0057]所述LDMOS器件的背柵電極引出區也包括P+區和N+區兩種，背柵電極引出區的摻雜類型和所要弓I出的溝道區的摻雜類型相同。
[0058]上述所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的摻雜類型相同的輕摻雜源漏注入區即N型或P型的輕摻雜源漏注入區能夠分別采用一塊光刻版進行注入。所述S0N0S器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區、以及所述LDMOS器件的背柵電極引出區包括了 P+區和N+區兩種，能夠分別采用一塊光刻版進行注入形成P+區或N+區，從而形成各所述S0N0S器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區、以及各所述LDMOS器件的背柵電極引出區。所以本發明方法不必要為了形成所述LDMOS器件以及所述S0N0S器件的輕摻雜源漏注入區和源漏區而額外增加多塊光刻版。
[0059]所述LDMOS器件的柵介質層的厚度的設置使所述LDMOS器件的柵極多晶硅耐壓為12V?16V。各所述LDMOS器件的溝道區和漂移區對應的阱區的設置使得各所述LDMOS器件的源漏穿通電壓為12V?16V。使本發明形成的所述LDMOS器件滿足12V?16V的高耐壓特性。
[0060]如圖4H所示，形成和各所述S0N0S器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區、以及各所述LDMOS器件的背柵電極引出區相接觸連接的金屬接觸13。[0061]如圖41所示，形成金屬層14，并光刻刻蝕形成各所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的源極和漏極、以及各所述LDMOS器件的背柵電極。
[0062]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【權利要求】
1.一種CMOS工藝中集成SONOS器件和LDMOS器件的方法，用于在同一硅襯底上集成SONOS器件、LDMOS器件以及CMOS邏輯器件，其特征在于，包括如下步驟: 步驟一、在所述硅襯底上形成淺溝槽隔離結構，由所述淺溝槽隔離結構隔離出有源區；形成阱區；進行閾值電壓調整注入； 步驟二、在步驟一之后的所述硅襯底表面形成第一預氧層； 步驟三、采用光刻刻蝕工藝對所述第一預氧層進行刻蝕，將所述SONOS器件形成區域的所述第一預氧層去除并露出所述硅襯底表面，將所述SONOS器件形成區域外的所述第一預氧層保留； 步驟四、在所述硅襯底正面依次淀積第一氧化硅層、第二氮化硅層和第三氧化硅層，由所述第一氧化硅層、所述第二氮化硅層和所述第三氧化硅層組成一 ONO層，所述ONO層覆蓋于所述SONOS器件形成區域的所述硅襯底表面以及所述SONOS器件形成區域外的所述第一預氧層表面； 步驟五、采用光刻刻蝕工藝對所述ONO層進行刻蝕，同時形成所述SONOS器件和所述LDMOS器件的柵介質層，所述SONOS器件的柵介質層由刻蝕后位于所述SONOS器件形成區域的所述ONO層組成，所述LDMOS器件的柵介質層由刻蝕后位于所述LDMOS器件形成區域的所述第一預氧層和所述ONO層疊加組成；采用刻蝕工藝將所述SONOS器件和所述LDMOS器件的柵介質層之外的所述第一預氧層全部去除； 步驟六、形成所述CMOS邏輯器件的柵氧化層； 步驟七、進行多晶硅淀積，采用光刻刻蝕工藝對所述多晶硅進行刻蝕同時形成所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的柵極多晶硅； 步驟八、進行輕摻雜源漏注入在各所述柵極多晶硅兩側的所述硅襯底中形成輕摻雜源漏注入區；在各所述柵極多晶硅的`側面形成側墻；進行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS邏輯器件的源區和漏區。
2.如權利要求1所述的方法，其特征在于:所述第一預氧層的厚度為100埃~150埃；所述第一氧化硅層的厚度為18埃~24埃；所述第二氮化硅層的厚度為80埃~120埃；所述第三氧化硅層的厚度為40埃~80埃。
3.如權利要求1所述的方法，其特征在于:所述LDMOS器件的柵介質層的厚度為200埃~300埃。
4.如權利要求1所述的方法，其特征在于:所述LDMOS器件包括溝道區和漂移區；所述溝道區和所述漂移區相鄰接，所述LDMOS器件的柵極多晶硅覆蓋于所述溝道區上方用于控制溝道的形成；對于N型LDMOS器件，溝道區由P型阱區組成，漂移區由N型阱區組成；對于P型LDMOS器件，溝道區由N型阱區組成，漂移區由P型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。
5.如權利要求4所述的方法，其特征在于:對于對稱型LDMOS器件，所述漂移區包括兩個，兩個漂移區對稱的設置在所述溝道區的兩側，在各所述漂移區中分別形成有一個源漏注入區，兩個源漏注入區為對稱結構并分別作為所述對稱型LDMOS器件的源區或漏區； 對于非對稱型LDMOS器件，所述漂移區包括一個，所述漂移區設置在所述溝道區靠近漏端一側，所述漏區形成于所述漂移區中，所述源區形成于所述溝道區中，且所述源區和所述溝道區上方的柵極多晶硅邊緣自對準。
6.如權利要求3所述的方法，其特征在于:所述LDMOS器件的柵極多晶硅耐壓為12V~16V。
7.如權利要求4或5所述的方法，其特征在于:所述LDMOS器件的源漏穿通電壓為12V ~16V。
8.如權利要求1所述的方法，其特征在于:所述SONOS器件包括有溝道區；對于N型SONOS器件，所述溝道區由P型阱區組成；對于P型SONOS器件，所述溝道區由N型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。
9.如權利要求1所述的方法，其特征在于:所述CMOS邏輯器件包括PMOS邏輯器件和NMOS邏輯器件，所述PMOS邏輯器件和所述NMOS邏輯器件都包括有溝道區；對于NMOS邏輯器件，所述溝道區由P型阱區組成；對于PMOS邏輯器件，所述溝道區由N型阱區組成；所述P型阱區和所述N型阱區在步驟一中形成。
【文檔編號】H01L21/28GK103632942SQ201210306805
【公開日】2014年3月12日 申請日期:2012年8月24日 優先權日:2012年8月24日
【發明者】陳廣龍, 譚穎 申請人:上海華虹宏力半導體制造有限公司