多柵極場效晶體管及其制作工藝的制作方法
【專利摘要】本發明公開一種多柵極場效晶體管及其制作工藝，包含有一基底、一介電層以及至少一鰭狀結構。基底具有一第一區以及一第二區。介電層僅位于第一區中的基底中。至少一鰭狀結構位于介電層上。此外，本發明也提供一種多柵極場效晶體管制作工藝用以形成前述的多柵極場效晶體管。
【專利說明】多柵極場效晶體管及其制作工藝
【技術領域】
[0001]本發明涉及一種多柵極場效晶體管及其制作工藝，且特別是涉及一種形成襯墊層于部分鰭狀結構的側壁，再將未被襯墊層覆蓋的鰭狀結構及各鰭狀結構之間的基底氧化的多柵極場效晶體管及其制作工藝。
【背景技術】
[0002]隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業界的主要目標。為了提高半導體元件的效能，目前已逐漸發展出各種多柵極場效晶體管元件(mult1-gate M0SFET)。多柵極場效晶體管元件包含以下幾項優點。首先，多柵極場效晶體管元件的制作工藝能與傳統的邏輯元件制作工藝整合，因此具有相當的制作工藝相容性；其次，由于立體結構增加了柵極與基底的接觸面積，因此可增加柵極對于通道區域電荷的控制，從而降低小尺寸元件帶來的漏極引發的能帶降低(Drain Induced BarrierLowering, DIBL)效應以及短通道效應(short channel effect);此外，由于同樣長度的柵極具有更大的通道寬度，因此也可增加源極與漏極間的電流量。
[0003]在目前半導體制作工藝中，一般采用區域氧化法(localized oxidationisolation, L0C0S)或是淺溝隔離(shallow trench isolation, STI)方法來進行兀件之間的隔離，以避免元件間相互干擾而產生短路現象。隨著半導體芯片的設計與制造線寬變得越來越細時，L0C0S制作工藝中所產生的凹坑(pits)、晶體缺陷(crystal defect)以及鳥喙(bird’s beak)長度過長等缺點，便將大幅地影響半導體芯片的特性，且LOCOS方法所產生的場氧化層占據較大的體積而會影響整個半導體芯片的集成度(integration)。因此在次微米(submicron)的多柵極場效晶體管制作工藝中，尺寸較小、可提高半導體芯片的集成度淺溝隔離(shallow trench isolation,簡稱STI)制作工藝遂成為近來被廣泛使用的隔離技術，用以隔離各多柵極場效晶體管元件，尤其是在各鰭狀結構之間形成淺溝隔離來將彼此電性絕緣。
[0004]此外，在現今多柵極場效晶體管元件的制作工藝中，又會直接在各鰭狀結構的下方以及各鰭狀結構之間的基底中進行離子注入制作工藝及退火制作工藝，以在各鰭狀結構的下方以及各鰭狀結構之間的基底中形成相反電性的通道阻絕層(Channel Stop)，用以電性隔離各鰭狀結構上的晶體管。然而，此隔離技術常因離子注入時的摻雜量不足，而導致各鰭狀結構上的晶體管無法完全電性絕緣而漏電。
【發明內容】
[0005]本發明的目的在于提供一種多柵極場效晶體管及其制作工藝，其先形成襯墊層于部分鰭狀結構的側壁，再將未被襯墊層覆蓋的鰭狀結構及各鰭狀結構之間的基底氧化，而可解決上述的問題。
[0006]為達上述目的，本發明提供一種多柵極場效晶體管，包含有一基底、一介電層以及至少一鰭狀結構。基底具有一第一區以及一第二區。介電層僅位于第一區中的基底中。至少一鰭狀結構位于介電層上。
[0007]本發明提供一種多柵極場效晶體管制作工藝，包含有下述步驟。首先，形成至少一鰭狀結構于一基底中以及一襯墊層于鰭狀結構的一上半部的側壁并暴露出鰭狀結構的一下半部。接著，進行一氧化制作工藝，氧化暴露出的下半部。
[0008]基于上述，本發明提出一種多柵極場效晶體管及其制作工藝，其先形成襯墊層于部分鰭狀結構的側壁，再將未被襯墊層覆蓋的鰭狀結構及各鰭狀結構之間的基底氧化，以在各鰭狀結構的下方或者下半部，以及各鰭狀結構之間的基底形成氧化層。因此，可通過局部完全氧化各鰭狀結構的下方或者下半部，以及各鰭狀結構之間的基底，而達到將各鰭狀結構彼此電性絕緣以及將各鰭狀結構與基底電性絕緣的目的，進而使形成于各鰭狀結構上的晶體管彼此電性絕緣，以及防止各晶體管向下漏電至基底。
【專利附圖】
【附圖說明】
[0009]圖1-圖7為本發明第一實施例的多柵極場效晶體管制作工藝的剖面示意圖；
[0010]圖8為本發明第二實施例的多柵極場效晶體管制作工藝的剖面示意圖；
[0011]圖9為本發明第三實施例的多柵極場效晶體管制作工藝的剖面示意圖；
[0012]圖10-圖11為本發明第四實施例的多柵極場效晶體管制作工藝的剖面示意圖；
[0013]圖12-圖14為本發明另一實施例的多柵極場效晶體管制作工藝的剖面示意圖。
[0014]主要元件符號說明
[0015]10:填充材料
[0016]20:硬掩模層
[0017]22:墊氧化層
[0018]24:墊氮化層
[0019]110:基底
[0020]112:鰭狀結構
[0021]112a:上半部
[0022]112b:下半部
[0023]120、120a:襯墊層
[0024]120b:圖案化的襯墊層材料
[0025]120’:襯墊層材料
[0026]130、230、330:介電層
[0027]140:絕緣結構
[0028]150:柵極結構
[0029]160:源極與漏極
[0030]A:第一區
[0031]B:第二區
[0032]C:界面
[0033]D:凹陷
[0034]dl:預定深度
[0035]d2:深度[0036]Pl:蝕刻制作工藝
[0037]P2、P3、P4:氧化制作工藝
[0038]S1:底面
[0039]S2、S3:頂面
[0040]S4:側面
【具體實施方式】
[0041]圖1-圖7繪示本發明第一實施例的多柵極場效晶體管制作工藝的剖面示意圖。首先如圖1所示，提供一基底110包含一第一區A以及至少一第二區B。在一較佳實例中，基底110可包含一塊狀基底，第一區A可包含一非平面場效晶體管區，而第二區B可包含一平面場效晶體管區或用來形成其他半導體元件的周邊電路區，但本發明不以此為限。接著，形成至少一鰭狀結構112的一上半部112a于第一區A中的基底110中。詳細而言，可先提供一塊狀底材(未繪示)當作基底110，再于其上形成圖案化的一硬掩模層20，以定義出其下的塊狀底材中欲對應形成的鰭狀結構112的位置。硬掩模層20可包含堆疊的一墊氧化層22以及一墊氮化層24，但本發明不以此為限。接著，進行一蝕刻制作工藝，以于塊狀底材(未繪示)中形成鰭狀結構112的上半部112a。如此，完成鰭狀結構112的上半部112a于基底110中的制作。
[0042]如圖2-圖3所示，形成一襯墊層120于鰭狀結構112的上半部112a的側壁，并暴露出鰭狀結構112的一下半部112b。詳細而言，如圖2所示，先全面覆蓋一襯墊層材料120’于鰭狀結構112的上半部112a、基底110以及硬掩模層20。在本實施例中，襯墊層材料120’可為一氮化層，但在其他實施例中，襯墊層材料120’也可為一其他抗氧化的單一材料層或復合層，使其在后續氧化制作工藝中可防止其所覆蓋的鰭狀結構112遭氧化。抗氧化的單一材料層或復合層的材料可以是氮氧化硅、非晶碳或碳化硅。如圖3所示，進行一蝕刻制作工藝P1，移除部分的襯墊層材料120’，以形成一襯墊層120于鰭狀結構112的上半部112a的側壁，并暴露出鰭狀結構112的一下半部112b。在本實施例中，蝕刻制作工藝Pl為一干蝕刻制作工藝，其可進行一非各向同性蝕刻，因而能蝕刻出具有垂直側壁的鰭狀結構112，但本發明不以此為限。在另一實施例中，也可先進行干蝕刻制作工藝，再進行濕蝕刻制作工藝等。在本實施例中，僅進行一次蝕刻制作工藝P1，即可同時形成襯墊層120以及鰭狀結構112的下半部112b。但在其他實施例中，可進行多次蝕刻制作工藝，例如先僅蝕刻襯墊層材料120’以于上半部112a的側壁形成襯墊層120，然后再僅蝕刻各上半部112a之間被曝露的基底110以形成鰭狀結構112的下半部112b。在本實施例中，襯墊層120的材質與墊氮化層24相同，但墊氮化層24的厚度大于襯墊層120的厚度，使后續移除襯墊層120時不會完全消耗掉墊氮化層24而過蝕刻傷到墊氮化層24下方的鰭狀結構112，但本發明不以此為限。在其他實施例中，襯墊層120的材質可與墊氮化層24不同，故相對于一特定的蝕刻氣體/氣體組合，二者可具有不同的蝕刻率。如此搭配設計二者的相對厚度，也可達到上述在完全襯墊層120后，仍有墊氮化層24殘留，且其足夠以避免鰭狀結構112受損。
[0043]如圖4所示，進行一氧化制作工藝P2，氧化暴露出的鰭狀結構112的下半部112b以及各鰭狀結構112之間的基底110，以于鰭狀結構112的下半部112b以及各鰭狀結構112之間的基底110中形成一介電層130。在本實施例中，為進行氧化制作工藝P2而形成介電層130，因此介電層130為一氧化層，且氧化制作工藝P2可例如為一通入水蒸氣的熱制作工藝或干式氧化熱制作工藝，但本發明不以此為限；在其他實施例中，可進行例如氮化制作工藝等其他隔離制作工藝，以形成例如氮化層等具有其他絕緣材料的介電層130。
[0044]更進一步而言，在本發明的塊狀基底的非平面場效晶體管區(第一區A)中，鰭狀結構112(或當鰭狀結構112的下半部112b也氧化為介電層130則為鰭狀結構112的上半部112a)與基底110分別自上下夾置介電層130，而且非平面場效晶體管區(第一區A)之外仍為整個塊狀基底，其中沒有介電層，也沒有鰭狀結構。在本實施例中，氧化制作工藝P2不僅氧化鰭狀結構112之間的基底110，其還氧化鰭狀結構112的下半部112b。如此一來，鰭狀結構112的上半部112a則為一硅質結構，而下半部112b為一介電結構，其為介電層130的一部分。再者，多個鰭狀結構112的上半部112a都位于介電層130上，且介電層130位于各鰭狀結構112的上半部112a的正下方以及各鰭狀結構112的上半部112a之間的基底110上。因此，本發明可使各鰭狀結構112與基底110電性絕緣，并使各鰭狀結構112彼此電性絕緣，而且還可將后續各鰭狀結構112上形成的晶體管結構電性絕緣。再者，介電層130僅位于第一區A中，而基底110圍繞介電層130。是以,本發明的介電層130僅局部形成于第一區A中作為第一區A中的元件彼此電性絕緣之用，但不影響第二區B等其他區域的元件。
[0045]另外，襯墊層120位于鰭狀結構112的部分側壁。在本實施例中，襯墊層120位于鰭狀結構112的上半部112a，使鰭狀結構112下半部112b能氧化形成介電層130的一部分而使鰭狀結構112上所形成的晶體管與下方的基底110絕緣，進而防止向下漏電，但本發明不以此為限。本發明視實際需要將鰭狀結構112不需氧化的部分遮蓋并暴露出需氧化的部分，再搭配進行氧化制作工藝P2即可達到局部氧化的作用。再者，由于未被襯墊層120覆蓋的部分的鰭狀結構112 (在本實施例中為鰭狀結構112的下半部112b)會被氧化，故襯墊層120的底面S I實質上會與介電層130的頂面S2切齊，但本發明不以此為限。
[0046]隨后如圖5所示，形成一絕緣結構140于鰭狀結構112之間(或者周圍)的氧化層130上。在本實施例中，絕緣結構140為一淺溝槽隔離(shallow trench isolation, STI)結構，其可例如由淺溝槽隔離(shallow trench isolation, STI)制作工藝形成,但本發明不以此為限。詳細而言，可于基底110上先形成一絕緣材料(未繪示)并全面覆蓋各鰭狀結構112與氧化層130。然后，先平坦化絕緣材料(未繪示)，使之與硬掩模層20切齊。之后，再以例如濕蝕刻或干蝕刻制作工藝，回蝕刻絕緣材料(未繪示)至一預定深度dl，即可形成絕緣結構140。此預定深度dl的設定由欲突出于絕緣結構140的鰭狀結構112的深度d2而定。鰭狀結構112的深度d2為使后續柵極結構跨設于其上，而其一頂面S3與二側面S4將作為柵極通道。在此一提，雖然本實施例的介電層130為一氧化層，且絕緣結構140為一淺溝槽隔離(shallow trench isolation, STI)結構而也為一氧化層,但二者的形成方法不同，是以二者之間具有一界面C。
[0047]接著，移除暴露出的襯墊層120及硬掩模20中的墊氮化層24，而如圖6所示，留下絕緣結構140中部分的襯墊層120a。接著，移除墊氧化層22后，如圖7所示，形成一柵極結構150跨設鰭狀結構112，并再形成一源極與漏極160 (朝向紙面的方向)位于柵極結構150兩側的鰭狀結構112中。當然，可選擇性先形成外延結構(未繪示)于鰭狀結構112上，然后再將源極與漏極160形成于外延結構(未繪示)等。[0048]柵極結構150包含一堆疊結構(未繪示)，其具有一柵極介電層與一柵極導電層。以后金屬柵極制作工藝為例，其可包含一緩沖層、一介電層、一犧牲柵極層以及一蓋層，以及一間隙壁位于堆疊結構側邊的鰭狀結構112以及基底110上。之后，再進行后續的多柵極場效晶體管制作工藝。例如，進行金屬硅化物制作工藝，以于源極與漏極160上形成金屬硅化物(未繪示);全面覆蓋接觸洞蝕刻停止層(contact etch stop layer, CESL);全面覆蓋并平坦化層間介電層(未繪示);應用一前置高介電常數介電層后柵極(Gate-Last for High-KFirst)制作工藝,或一后置高介電常數介電層后柵極(Gate-Last for High-K Last)制作工藝，進行一金屬柵極取代(metal gate replacement)制作工藝,將犧牲柵極層置換為一金屬柵極；于層間介電層(未繪示)中形成金屬插塞等。此些多柵極場效晶體管制作工藝為本領域所熟知，故不再贅述，
[0049]在本實施例中，為完全移除硬掩模層120，因而可在后續制作工藝中形成三柵極場效晶體管(tr1-gate M0SFET)。詳細而言，由于鰭狀結構112與后續形成的柵極介電層之間具有三直接接觸面(包含兩個接觸側面及一接觸頂面)，因此被稱作三柵極場效晶體管(tr1-gate M0SFET)。相較于平面場效晶體管，三柵極場效晶體管可通過將上述三直接接觸面作為載流子流通的通道，而在同樣的柵極長度下具有較寬的載流子通道寬度，使在相同的驅動電壓下可獲得加倍的漏極驅動電流。
[0050]然而，在另一實施例中，也可保留硬掩模層120，而在后續制作工藝中形成另一具有鰭狀結構的多柵極場效晶體管(mult1-gate M0SFET) 一鰭式場效晶體管(fin fieldeffect transistor, Fin FET)。鰭式場效晶體管中，由于保留了硬掩模層120,鰭狀結構112與后續將形成的柵極介電層之間僅有兩接觸側面。
[0051]圖8繪示本發明第二實施例的多柵極場效晶體管制作工藝的剖面示意圖。第二實施例之前制作工藝與第一實施例的圖1-圖4相同。換言之，第二實施例至形成介電層130的方法都與第一實施例相同。然后，第二實施例完全移除襯墊層120，如圖8所示，直接暴露出鰭狀結構112。而后，可再選擇性地形成淺溝槽隔離(STI)等的絕緣結構(未繪示)。因為介電層130已完全將各鰭狀結構112電性絕緣，因此可應實際的欲跨設于鰭狀結構112上的柵極結構的厚度而決定是否需形成此等絕緣結構(未繪示)于各鰭狀結構112之間的介電層130上，以及所需形成的絕緣結構(未繪示)的深度。之后，再進行例如形成柵極結構等其他多柵極場效晶體管制作工藝，其與第一實施例類似，故不再贅述。
[0052]圖9繪示本發明第三實施例的多柵極場效晶體管制作工藝的剖面示意圖。第三實施例之前制作工藝與第一實施例的圖1-圖3相同。換言之，第三實施例至形成襯墊層120以及向下蝕刻至暴露出鰭狀結構112的下半部112b的方法皆與第一實施例相同。然后，如圖9所示，進行氧化制作工藝P3，而于鰭狀結構112的下半部112b以及各鰭狀結構112之間的基底110中形成介電層230。在此強調，本實施例的位于鰭狀結構112的下半部112b的介電層230以及位于各鰭狀結構112之間的基底110中的介電層230已合并在一起，而形成了一塊狀介電層。當鰭狀結構112的下半部112b的深度較短、襯墊層120的厚度(如圖3所示)較厚或氧化制作工藝P3所通入的含氧量較多等，皆可將位于鰭狀結構112的下半部112b的介電層230以及位于各鰭狀結構112之間的基底110中的介電層230合并在一起而形成塊狀介電層而較第一實施例更突出于各鰭狀結構112之間的基底110上。此時，塊狀介電層在各鰭狀結構112之間可能會產生凹陷D的現象。[0053]然后，可完全移除襯墊層120，以直接暴露出鰭狀結構112 ;而后，再選擇性地形成絕緣結構(未繪示)。或者，先形成絕緣結構(未繪示)再移除暴露出絕緣結構(未繪示)的襯墊層120。更或者，可毋需形成額外的絕緣結構，而是以介電層230來作為鰭狀結構112與基板間的絕緣以及鰭狀結構112與鰭狀結構112間的絕緣。因為介電層230已完全將各鰭狀結構112電性絕緣，因此可視實際的欲跨設于鰭狀結構112上的柵極結構的深度而決定是否需形成絕緣結構(未繪示)于各鰭狀結構112之間的介電層230上，以及所需形成的絕緣結構(未繪示)的深度。之后，再進行例如形成柵極結構等其他多柵極場效晶體管制作工藝，其與第一實施例類似，故不再贅述。
[0054]圖10-圖11繪示本發明第四實施例的多柵極場效晶體管制作工藝的剖面示意圖。第四實施例之前制作工藝與第一實施例的圖1-圖2相同。換言之，第四實施例至形成襯墊層材料120’全面覆蓋鰭狀結構112的上半部112a、基底110以及硬掩模層20的方法皆與第一實施例相同。接著，以例如蝕刻等方法，移除襯墊層材料120’的位于硬掩模層20上的部分以及各鰭狀結構112之間的基底110上的部分，如圖10所示，形成一圖案化的襯墊層材料120b。然后，如圖11所示，進行一氧化制作工藝P4，形成介電層330于鰭狀結構112的下方以及各鰭狀結構112之間的基底110中。雖然，此實施例的圖案化的襯墊層材料120b僅覆蓋鰭狀結構112的側壁，但氧化作用可自暴露出的基底110橫向延伸至鰭狀結構112的下方。如此一來，也可達到絕緣各鰭狀結構112的功能。
[0055]然后，可完全移除圖案化的襯塾層材料120b,直接暴露出轄狀結構112 ;而后，選擇性地形成絕緣結構(未繪示)。或者，先形成絕緣結構(未繪示)再移除暴露出絕緣結構(未繪示)的圖案化的襯墊層材料120b。因為介電層330已完全將各鰭狀結構112電性絕緣，因此可應實際的欲跨設于鰭狀結構112上的柵極結構的深度而決定是否需形成絕緣結構(未繪示)于各鰭狀結構112之間的介電層330上，以及所需形成的絕緣結構(未繪示)的深度。之后，再進行例如形成柵極結構等其他多柵極場效晶體管制作工藝，其與第一實施例類似，故不再贅述。
[0056]另外，在第一實施例、第二實施例及第三實施例中，都需兩次蝕刻制作工藝，以形成襯墊層120并暴露出鰭狀結構112的下半部112b。亦即在上述的方法，為先進行一蝕刻制作工藝形成鰭狀結構112的上半部112a (如圖1);全面覆蓋襯墊層材料120’(如圖2);進行一蝕刻制作工藝P1，以于各鰭狀結構112上半部112a的側壁形成襯墊層120并同時暴露出鰭狀結構112的下半部112b (如圖3)。以下再提出另一實施例，用以形成襯墊層120并暴露出鰭狀結構112的下半部112b。
[0057]圖12-圖14繪示本發明另一實施例的多柵極場效晶體管制作工藝的剖面示意圖。首先，如圖12所示，一次蝕刻至形成鰭狀結構112，其包含一上半部112a及一下半部112b。然后，如圖13所示,填入紫外光吸收氧化物(ultraviolet light absorbing oxide, DUO)材料、進階圖案化膜層(Advanced Patterning Film, APF)或光致抗蝕劑等的一填充材料10并暴露出鰭狀結構112的上半部112a。而后，如圖14所示，形成襯墊層120覆蓋鰭狀結構112的上半部112a。在一較佳的實施例中，以一化學氣相沉積(Chemical VaporDeposition, CVD)制作工藝形成襯墊層120，且此化學氣相沉積制作工藝的制作工藝溫度在300°C以下，以避免紫外光吸收氧化物(ultraviolet light absorbing oxide, DUO)材料、進階圖案化膜層(Advanced Patterning Film, APF)或光致抗蝕劑等有機物污染制作工藝機臺。然后，再移除填充材料10，即可得到如圖3的結構，而后可再接續本發明后續的制作工藝步驟。
[0058]綜上所述，本發明提出一種多柵極場效晶體管及其制作工藝，其先形成襯墊層于部分鰭狀結構的側壁，再將未被襯墊層覆蓋的鰭狀結構及各鰭狀結構之間的基底氧化，以在各鰭狀結構的下方或者下半部，以及各鰭狀結構之間的基底形成氧化層。本發明提出四實施例，可分別形成具有些微差異的氧化層，或塊狀氧化層等，但本發明不以此為限，可搭配實際需要應用。如此一來，可通過局部完全氧化各鰭狀結構的下方或者下半部，以及各鰭狀結構之間的基底，而達到將各鰭狀結構彼此電性絕緣以及將各鰭狀結構與基底電性絕緣的目的，進而使形成于各鰭狀結構上的晶體管彼此電性絕緣，以及防止各晶體管向下漏電至基底。
[0059]以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
【權利要求】
1.一種多柵極場效晶體管,包含有: 基底，具有第一區以及第二區； 介電層，僅位于該第一區中的該基底中；以及 至少一鰭狀結構,位于該介電層上。
2.如權利要求1所述的多柵極場效晶體管，其中該介電層位于該鰭狀結構與該基底之間，且該鰭狀結構與該基底分別自上下夾置該介電層。
3.如權利要求1所述的多柵極場效晶體管，其中該鰭狀結構具有上半部與下半部，該上半部包含硅質結構，該下半部包含介電結構。
4.如權利要求1所述的多柵極場效晶體管，還包含多個該鰭狀結構皆位于該介電層上，其中該介電層位于該鰭狀結構的正下方以及該鰭狀結構之間的該基底中。
5.如權利要求1所述的多柵極場效晶體管，其中該基底圍繞該介電層。
6.如權利要求1所述的多柵極場效晶體管，還包含襯墊層，位于該鰭狀結構的部分側壁。
7.如權利要求6所述的多柵極場效晶體管，其中該襯墊層的底面實質上與該介電層的頂面切齊。
8.如權利要求1所述的多柵極場效晶體管，還包含絕緣結構，位于該鰭狀結構周圍的該介電層上。
9.如權利要求8所述·的多柵極場效晶體管，其中該絕緣結構與該氧化層之間具有一界面。
10.如權利要求1所述的多柵極場效晶體管，還包含柵極結構，跨設于該鰭狀結構上，并將該鰭狀結構分成源極與漏極，位于該柵極結構的兩側。
11.一種多柵極場效晶體管制作工藝，包含有: 形成至少一鰭狀結構于一基底中以及一襯墊層于該鰭狀結構的一上半部的側壁并暴露出該鰭狀結構的一下半部；以及 進行一氧化制作工藝，氧化暴露出的該下半部。
12.如權利要求11所述的多柵極場效晶體管制作工藝，其中形成該鰭狀結構以及形成該襯墊層的步驟，包含: 形成一圖案化的硬掩模層于該基底上； 進行一蝕刻制作工藝以形成該鰭狀結構的該上半部； 全面覆蓋一襯墊層材料于該鰭狀結構的該上半部以及該基底；以及進行至少一蝕刻制作工藝，移除部分該襯墊層材料與部分該基底以形成該襯墊層以及形成該鰭狀結構的該下半部。
13.如權利要求12所述的多柵極場效晶體管制作工藝，其中該襯墊層以及該圖案化的硬掩模層都包含氮化層，且該圖案化的硬掩模的氮化層的厚度大于該襯墊層的厚度。
14.如權利要求11所述的多柵極場效晶體管制作工藝，其中在進行該氧化制作工藝之后，還包含: 移除至少部分該襯墊層。
15.如權利要求11所述的多柵極場效晶體管制作工藝，其中該氧化制作工藝包含一通入水蒸氣的熱制作工藝。
16.如權利要求11所述的多柵極場效晶體管制作工藝，其中進行該氧化制作工藝會同時氧化暴露出的該下半部以及該鰭狀結構周圍的部分該基底，以形成一介電層。
17.如權利要求16所述的多柵極場效晶體管制作工藝，其中進行該氧化制作工藝包含氧化暴露出的該下半部至各該鰭狀結構的該下半部合并在一起而與氧化的該鰭狀結構之間的該基底形成一塊狀介電層。
18.如權利要求11所述的多柵極場效晶體管制作工藝，在形成該氧化層之后，還包含: 形成一絕緣結構于該鰭狀結構周圍的該氧化層上。
19.如權利要求18所述的多柵極場效晶體管制作工藝，其中形成該絕緣結構的步驟包含: 形成一絕緣材料覆蓋于該鰭狀結構與該氧化層上； 平坦化該絕緣材料；以及 回蝕刻該絕緣材料。
20.如權利要求11所述的多柵極場效晶體管制作工藝，其中在進行該氧化制作工藝之后，還包含: 形成一柵極結構，跨設該鰭狀結構；以及 形成一源極與一漏極，位于該柵極結構兩側的該鰭狀結構中。
【文檔編號】H01L29/78GK103579335SQ201210260669
【公開日】2014年2月12日 申請日期:2012年7月25日 優先權日:2012年7月25日
【發明者】傅思逸, 劉恩銓, 楊智偉, 陳映璁, 蔡世鴻 申請人:聯華電子股份有限公司