集成過流保護的mosfet及制造方法
【專利摘要】本發明公開了一種集成過流保護的MOSFET，內置了NPN型晶體管和源極電阻，該器件在流過源端的電流超過額定值時，NPN型晶體管會自動調節MOSFET柵端電壓，從而使器件的源端電流回到正常水平，具有過流的自我保護功能。本發明還公開了所述集成過流保護的MOSFET的制造方法。
【專利說明】集成過流保護的MOSFET及制造方法
【技術領域】
[0001]本發明涉及半導體集成電路領域，特別是指一種集成過流保護的M0SFET，本發明還涉及所述集成過流保護的MOSFET的制造方法。
【背景技術】
[0002]MOSFET作為一種功率器件，在如今的電子設備中得到廣泛應用，其經常工作在大電壓、強電流的狀態下，由于較高的工作負荷，很容易發生燒毀。
[0003]傳統的MOSFET如圖1所示，在硅襯底的N型外延11上有P型區12，P型區12上覆蓋一層重摻雜N型區13，以作為源區，兩溝槽14水平排布，且從上至下貫穿重摻雜N型區13、P型區12，進入N型外延11中，兩溝槽14內壁覆蓋一層氧化層15，然后溝槽內填充滿柵極導電多晶硅16，在兩個溝槽之間的P型區12及重摻雜N型區13中，還具有接觸孔17及重摻雜P型區18，重摻雜P型區18位于P型區12中，且其上表面與重摻雜N型區13接觸，接觸孔17貫穿重摻雜N型區13，其底部進入重摻雜P型區18中，將重摻雜P型區18引出到器件表面。
[0004]由圖可看出，普通的MOSFET僅提供最基本的功率開關管功能，其本身并不具有防止大電流造成損傷的自我保護能力，一旦電流過大，器件極有可能燒毀，造成損失。
【發明內容】
[0005]本發明所要解決的技術問題是提供一種集成過流保護的M0SFET，其具有自我調節柵壓使器件電流回到正常水平的能力。
[0006]本發明所要解決的另一技術問題是提供所述的集成過流保護的MOSFET的制造方法。
[0007]為解決上述問題，本發明提供的集成過流保護的M0SFET，其結構包含:
[0008]在N型外延層中具有兩個P阱水平排布，一側P阱用于溝槽型MOSFET單元，另一側P阱是用于過流保護的NPN型晶體管單元。
[0009]所述的溝槽型MOSFET單元，包含兩個溝槽，溝槽內壁淀積一層氧化層后填充柵極導電多晶硅，兩溝槽之間P型阱區中上部靠溝槽分別具有重摻雜的N型區；一側溝槽的外側P阱區中上部也具有一重摻雜N型區。
[0010]在NPN型晶體管單元所在的P阱中，包含有兩個重摻雜N型區，分別構成NPN管的發射區和集電區，所述P阱作為NPN管的基區，在基區上具有一段二氧化硅，二氧化硅上淀積多晶硅，構成源極電阻。
[0011]在包含MOSFET單元部分和NPN管單元部分的整個器件表面具有層間介質層。
[0012]MOSFET單元部分，兩溝槽之間的兩個重摻雜N型區通過穿通層間介質的接觸孔連接到頂層金屬引出源極，靠近NPN管單元的溝槽通過穿通層間介質的接觸孔連接到頂層金屬引出柵極，另一個溝槽柵為水平引出。
[0013]NPN管單元部分，所述兩個重摻雜N型區通過穿通層間介質的接觸孔引出連接到頂層金屬分別形成NPN管的發射極及集電極，其集電極是與MOSFET的柵極連接，發射區通過穿通層間介質的接觸孔連接到頂層金屬，并與源極電阻的一端相連，NPN管的基區通過接觸孔連接到頂層金屬并再與源極電阻的另一端相連。
[0014]本發明所述的集成過流保護的MOSFET的制造方法，包含如下工藝步驟:
[0015]第I步，在N型外延中采用離子注入并進行熱推進工藝形成兩個P阱，分別用于制作MOSFET單元及NPN管，在用于制作MOSFET單元的P阱中刻蝕兩個溝槽，兩個溝槽內均淀積一層氧化層，然后淀積柵極導電多晶硅填充滿所述的兩個溝槽。
[0016]第2步，在用于制作NPN管的P阱表面淀積二氧化硅，并在所述二氧化硅上淀積多晶硅作為源極電阻。
[0017]第3步，采用離子注入形成MOSFET以及NPN管的重摻雜N型區。
[0018]第4步，淀積氧化物作為層間介質，然后在層間介質上蝕刻出接觸孔，作MOSFET及NPN管的接觸，接著做頂層金屬連接等工藝。
[0019]進一步地，所述第I步中兩個P阱的注入劑量為6xl012?2xl013Cm_2，注入的結深為0.8 μ m，刻蝕的溝槽深度為0.8?2.0 μ m，淀積氧化層厚度為100?IOOOA,柵極導電多晶硅的厚度為5000?20000A。
[0020]進一步地，所述第2步中淀積的二氧化硅厚度為2000?8000A,淀積的多晶硅厚度為4000?8000A。
[0021]進一步地，所述第3步中離子注入的劑量范圍為4xl015?SxlO15CmA
[0022]進一步地，所述第4步中淀積的層間介質厚度為4000?ΙΟΟΟΟΑ。
[0023]本發明所述的集成過流保護的MOSFET，通過在MOSFET中內置NPN管，通過NPN管監測MOSFET源端的電流，當源端電流超過額定值時自動調節MOSFET的柵極電壓使MOSFET具有過流自我保護功能。
【專利附圖】
【附圖說明】
[0024]圖1是傳統MOSFET器件結構圖；
[0025]圖2是本發明MOSFET的器件結構圖；
[0026]圖3是本發明MOSFET的等效電路圖；
[0027]圖4是本發明工藝第I步完成圖；
[0028]圖5是本發明工藝第2步完成圖；
[0029]圖6是本發明工藝第3步完成圖。
[0030]附圖標記說明
[0031]201是N型外延，202是P阱，203是溝槽，204是氧化層，205是柵極導電多晶硅，206是重摻雜N型區，207是層間介質，208是頂層金屬，209是接觸孔，210是多晶硅源極電阻，211是二氧化硅，11是N型外延，12是P型區，13是重摻雜N型區，14是溝槽，15是氧化層，16是柵極導電多晶硅，17是接觸孔，18是重摻雜P型區。
【具體實施方式】
[0032]本發明所述的集成過流保護的M0SFET，其結構現參照附圖2說明如下:
[0033]在N型外延層201中具有兩個P型阱區202水平排布，一側P型阱區202用于溝槽型MOSFET單元，另一側P型阱區202是用于過流保護的NPN型晶體管單元。
[0034]所述的溝槽型MOSFET單元，包含兩個溝槽203，溝槽203內壁淀積一層的氧化層204后填充柵極導電多晶硅205，兩溝槽203之間P型阱區202中上部靠溝槽203分別具有N型區206 ;遠離NPN管單元的溝槽203的外側P型阱區202中上部也具有一個重摻雜N型區 206。
[0035]在NPN型晶體管單元所在的P型阱202中，包含有兩個重摻雜N型區206，分別構成NPN管的發射區和集電區，所述P型阱202作為NPN管的基區，在基區上具有一段二氧化硅211，二氧化硅211上淀積多晶硅210，構成源極電阻。
[0036]在整個器件表面具有層間介質層207。MOSFET單元部分，兩溝槽203之間的兩個重摻雜N型區206通過穿通層間介質207的接觸孔209連接到頂層金屬208引出源極，一側溝槽203通過穿通層間介質207的接觸孔209連接到頂層金屬208引出柵極，遠離NPN管單元的溝槽柵203為水平引出(是為公知技藝圖中未示出)。
[0037]NPN管單元部分，所述兩個重摻雜N型區206通過穿通層間介質207的接觸孔209引出連接到頂層金屬208分別形成NPN管的發射極及集電極，其集電極是與MOSFET的柵極連接，發射區通過穿通層間介質207的接觸孔209連接到頂層金屬208，并與源極電阻210的一端相連，NPN管的基區即P阱202通過接觸孔209連接到頂層金屬208并再與源極電阻210的另一端相連。
[0038]本發明所述的集成過流保護的M0SFET，其等效電路如圖3所示，源極電阻Rs串接在MOSFET的源極，NPN管的發射極和基極分別連接在Rs的兩端，集電極連接到MOSFET的柵極。當流過MOSFET源極的電流達到一定程度時，源極電阻Rs上的壓降達到了 NPN管的發射極開啟電壓，使NPN管導通，將MOSFET的柵極電壓拉低，從而實現了源極電流的降低，保護了 MOSFET不會由于電流過大而燒毀。
[0039]本發明所述的集成過流保護的MOSFET的制造方法，包含如下工藝步驟:
[0040]第I步，在N型外延中201采用注入劑量為6xl012?2xl013cnT2的離子注入并進行熱推進工藝形成兩個結深為0.8 μ m左右的P阱202，分別用于制作MOSFET單元及NPN管。如圖4所示，在用于制作MOSFET單元的P阱202中刻蝕兩個深度為0.8?2.0 μ m溝槽203，兩溝槽203內均淀積一層厚度為100?IOOOA的氧化層204并再淀積厚度為5000?20000A的柵極導電多晶硅205填充滿所述的兩個溝槽203。
[0041]第2步,如圖5所示,在用于制作NPN管的P阱202表面制作厚度為2000'?8000A的二氧化硅211及源極電阻210，源極電阻210是由一段淀積在所述二氧化硅211上的厚度為4000?8000A的多晶硅構成。
[0042]第3步，如圖6所示,采用注入劑量為4xl015?8xl015cnT2的離子注入形成MOSFET以及NPN管的重摻雜N型區206，其中MOSFET的重摻雜N型區206用于形成MOSFET的源極，NPN管的重摻雜N型區206用于形成集電區及發射區。
[0043]第4步，淀積厚度為4000 ΙΟΟΟΟΑ的氧化物作為層間介質207，然后在層間介質上蝕刻出接觸孔，作為MOSFET及NPN管的接觸孔209，接著做頂層金屬208等連接工藝，器件最終完成如圖2所示。
[0044]以上所述即為本發明的一具體實施例，但并不以此構成本發明的權利保護范圍，本領域的技術人員仍能進行一定的更改或變化，凡在本發明的技術思想之內進行的改進或者變化，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種集成過流保護的MOSFET，其特征在于: 在N型外延層中具有兩個P阱水平排布，一側P阱用于溝槽型MOSFET單元，另一側P阱是用于過流保護的NPN型晶體管單元； 所述的溝槽型MOSFET單元，包含兩個溝槽，兩溝槽內壁附有一層氧化層后填充滿柵極導電多晶硅，兩溝槽之間P型阱區中上部靠溝槽分別具有重摻雜的N型區；一側溝槽的外側P阱區中上部也具有一重摻雜N型區； 在NPN型晶體管單元所在的P阱中，包含有兩個重摻雜N型區，分別構成NPN管的發射區和集電區，所述P阱作為NPN管的基區，在基區上具有一段二氧化硅，二氧化硅上淀積多晶硅，構成源極電阻； 在包含MOSFET單元部分和NPN管單元部分的整個器件表面具有層間介質層； MOSFET單元部分，兩溝槽之間的兩個重摻雜N型區通過穿通層間介質的接觸孔連接到頂層金屬引出源極，靠近NPN管單元的溝槽通過穿通層間介質的接觸孔連接到頂層金屬引出柵極，遠離NPN管單元的溝槽柵為水平引出； NPN管單元部分，所述兩個重摻雜N型區通過穿通層間介質的接觸孔引出連接到頂層金屬分別形成NPN管的發射極及集電極，其集電極是與MOSFET的柵極連接，發射區通過穿通層間介質的接觸孔連接到頂層金屬，并與源極電阻的一端相連，NPN管的基區通過接觸孔連接到頂層金屬并再與源極電阻的另一端相連。
2.如權利要求1所述的一種集成過流保護的MOSFET的制造方法，其特征在于:包含如下工藝步驟: 第I步，在N型外延中采用離子注入并進行熱推進工藝形成兩個P阱，分別用于制作MOSFET單元及NPN管，在用于制作MOSFET單元的P阱中刻蝕兩個溝槽，兩個溝槽內均淀積一層氧化層，然后淀積柵極導電多晶硅填充滿所述的兩個溝槽； 第2步，在用于制作NPN管的P阱表面淀積二氧化硅，并在所述二氧化硅上淀積多晶硅作為源極電阻； 第3步，采用離子注入形成MOSFET以及NPN管的重摻雜N型區； 第4步，淀積氧化物作為層間介質，然后層間介質上蝕刻出接觸孔，作MOSFET及NPN管的接觸，接著做頂層金屬連接等工藝。
3.如權利要求2所述的一種集成過流保護的MOSFET的制造方法，其特征在于:所述第I步中兩個P阱的注入劑量為6xl012?2xl013cm_2，注入的結深為0.8 μ m，刻蝕的溝槽深度為0.8?2.Ομπι,淀積氧化層厚度為100?IOOOA,柵極導電多晶娃的厚度為5000?20000A。
4.如權利要求2所述的一種集成過流保護的MOSFET的制造方法，其特征在于:所述第2步中淀積的二氧化娃厚度為2000?8000A,淀積的多晶娃厚度為4000?8000A。
5.如權利要求2所述的一種集成過流保護的MOSFET的制造方法，其特征在于:所述第3步中離子注入的劑量范圍為4xl015?8xl015cnT2。
6.如權利要求2所述的一種集成過流保護的MOSFET的制造方法，其特征在于:所述第4步中淀積的層間介質厚度為4000?ιοοοοΑ...
【文檔編號】H01L27/06GK103579229SQ201210248220
【公開日】2014年2月12日 申請日期:2012年7月18日 優先權日:2012年7月18日
【發明者】羅清威, 房寶青, 左燕麗 申請人:上海華虹Nec電子有限公司