半導體結構的形成方法及處理方法

半導體結構的形成方法及處理方法
【專利摘要】本發明提供一種半導體結構的形成方法和處理方法，所述半導體結構的形成方法包括：提供半導體基底；在所述半導體基底上形成低介電材料層；刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽；對所述形成有通孔或溝槽的低介電材料層進行退火，所述退火在氮氣、氘氣和氫氣的混合氣體、氮氣和氘氣的混合氣體或氮氣和氫氣的混合氣體的氛圍下進行；在所述退火之后在所述通孔或溝槽內填充金屬材料。與現有技術相比，本發明通過對低介電材料層形成的層間介質層在氮氣為主的混合氣體中進行退火，使得所述層間介質層在形成通孔或者溝槽時候升高的介電常數值得到降低。
【專利說明】半導體結構的形成方法及處理方法
【技術領域】
[0001]本發明涉及半導體制作工藝，尤其涉及一種對金屬互連結構的的形成方法及處理方法。
【背景技術】
[0002]隨著超大規模集成電路(ULSI)的發展，半導體器件的特征尺寸不斷縮小，線寬變窄，導致互連線之間阻容耦合增大，從而使得信號傳送延時、干擾噪聲增強和功率耗散增大，器件頻率受到抑制。這些問題，已經成為發展高速、高密度、低功耗和多功能集成電路的瓶頸。采用低介電常數(Low k)介質薄膜代替傳統SiO2介質(k~4)作為層間介質材料是降低互連延遲、串擾和能耗的重要手段。
[0003]美國半導體工業協會1997年發布的《美國國家半導體技術發展目標》報告認為，當集成電路的特征尺寸為0.18 μ m時需要介電常數k為2.5^3.0的介電材料；特征尺寸為
0.15 μ m時需要介電常數k為2.0-2.5的介電材料；特征尺寸為0.13 μ m時則需要介電常數k小于2.0的超低介電材料。
[0004]由于空氣是目前能獲得的最低K值的材料(K=1.0)，在介質層中形成空氣隙或孔洞可以有效的降低介質層的K值。因此，為了能使得介電常數低于2.0，現在廣泛應用的超低介電材料為多孔材料。但是由于多孔材料的多孔性，在除去光刻膠、濕法刻蝕或清洗的過程中，多孔材料容易吸附水汽或者有機雜質，且所述水汽和有機雜質可能與多孔材料發生反應，使得原本具有低介電常數的超低介質層受到損傷，超低介質層的介電常數增大，影響了互連結構的電學性能。類似的，低介電材料也會出現相似的問題，只是受影響的程度較低。

【發明內容】

[0005]本發明解決的問題是:由于除去光刻膠、濕法刻蝕或清洗等步驟，使低介電膜層中滯留或吸附大量水汽和有機物，導致介電常數K升高。
[0006]為解決上述問題，本發明提出了一種半導體結構的形成方法，包括:
[0007]提供半導體基底；
[0008]在所述半導體基底上形成低介電材料層；
[0009]刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽；
[0010]對形成有通孔或溝槽的低介電材料層進行退火，所述退火在氮氣、氘氣和氫氣的混合氣體、氮氣和氘氣的混合氣體或氮氣和氫氣的混合氣體的氛圍下進行；
[0011]在所述退火之后在所述通孔或溝槽內填充金屬材料。
[0012]可選的，所述低介電材料層為介電常數小于2.55的超低介電材料層。
[0013]可選的，所述低介電材料層為多孔膜層。
[0014]可選的，所述低介電材料層是利用甩膠技術制備的多孔Si02或多孔高聚物，或者是利用電子回旋共振等離子體制備的SiCOH膜層，或者是利用等離子體增強化學氣相沉積技術制備的硅基納米多孔膜層。
[0015]可選的，在所述低介電材料層內形成通孔或溝槽，包括:
[0016]利用雙大馬士革工藝在所述低介電材料層內形成通孔及連接通孔的溝槽。 [0017]可選的，刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽，包括:
[0018]在所述低介電材料層上形成光刻膠圖案；
[0019]利用所述光刻膠圖案刻蝕所述低介電材料層；
[0020]利用灰化法去除所述光刻膠圖案。
[0021 ] 可選的，刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽，包括:
[0022]在所述低介電材料層上形成硬掩膜層；
[0023]在所述硬掩膜層上形成光刻膠圖案；
[0024]利用所述光刻膠圖案刻蝕所述硬掩膜層；
[0025]利用刻蝕后的硬掩膜層作為掩模刻蝕所述低介電材料層。
[0026]可選的，在所述低介電材料層內形成通孔或溝槽后，退火之前還包括進行濕法清洗的步驟。
[0027]可選的，在所述通孔或溝槽內填充金屬材料，包括:
[0028]在所述通孔或溝槽中沉積籽晶層；
[0029]利用電鍍的方式在所述通孔或溝槽中填滿金屬材料。
[0030]可選的，所述填充金屬材料的步驟中，所填充的金屬材料為鎢或銅。
[0031]可選的，所述退火的溫度范圍為280°C ~450°C。
[0032]可選的，所述退火的時間范圍為20mirT60min。
[0033]可選的，所述退火的混合氣體中，氮氣所占體積流量比為90%~95%、氘氣所占體積流量比為0~10%、氫氣所占體積流量比為0~10%。
[0034]可選的，在所述濕法清洗后進行退火和填充金屬的步驟，所述填充金屬的方式包括:在所述通孔或溝槽中沉積籽晶層；
[0035]從所述濕法清洗結束到開始退火或從退火結束到開始沉積填充金屬材料，之間的時間間隔控制在2小時以內。
[0036]本發明還提供了一種半導體結構的處理方法，所述半導體結構用于形成半導體金屬互連結構，其包括低介電材料層、位于所述低介電材料層內的通孔或溝槽，所述處理方法用于減小所述導體金屬互連結構的互連寄生電阻電容，包括:
[0037]對所述低介電材料層進行退火；
[0038]所述退火在氮氣、氘氣和氫氣的混合氣體的氛圍下進行。
[0039]與現有技術相比，本發明具有以下優點:通過對低介電材料層形成的層間介質層在氮氣、氘氣和氫氣的混合氣體、氮氣和氘氣的混合氣體或氮氣和氫氣的混合氣體中進行退火，使得所述層間介質層具有如下的優點:其在形成通孔或者溝槽時候升高的介電常數值得到降低，從而降低了金屬互連結構中的電流滯留；增強了阻擋層/籽晶層與層間介質層之間的黏附力；減少銅電鍍時產生的空洞。
【專利附圖】

【附圖說明】
[0040]圖1至圖7為本發明提供的實施方式中的工藝過程中各步驟的示意圖。【具體實施方式】
[0041]如【背景技術】所述，利用多孔的超低介電材料作為層間介質材料經常會出現超低介電材料的介電常數升高，從而并不能使得集成電路獲得理想或預期的降低互連寄生電容電阻效果的情況。本發明的發明人經過多種處理方法的嘗試和試驗分析，最終將解決方案聚集到對低介電材料層特別是超低介電材料層在氮氣、氘氣和氫氣的混合氣體的氛圍下進行退火的方法上 。
[0042]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。
[0043]在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。
[0044]本實施例以低介電材料層作為金屬互連層中的層間介質層為例來闡述本發明的主要構思。其中金屬互連層為集成電路上將有源器件按照設計要求連接起來形成一個完整的電路和系統的材料層，其包括層間介質層和金屬層。所述層間介質層中形成有連接上下兩金屬層的通孔和連接若干通孔的溝槽，所述金屬層填充在所述通孔和溝槽中。現有半導體工藝一般采用大馬士革工藝來形成所述金屬互連層的結構。所述大馬士革工藝一般在一層層間介質層中形成通孔或者溝槽，或者在上下兩層層間介質層中通過光刻、刻蝕形成通孔和溝槽，通過清洗去除光刻膠或刻蝕中形成的聚合物，再在所述通孔或者溝槽中填充金屬。所述填充金屬的方法一般為電鍍。整個過程中，所述層間介質層中的孔隙都不斷的吸附入濕氣或者別的雜質氣體，其中所述清洗的過程為使得所述作為層間介質層的低介電材料層中吸附入濕氣的主要過程。本實施例以在這樣一個過程中形成的其層間介質層保持有低介電常數的金屬互連層的半導體結構為例來進行詳細說明。
[0045]具體的，本實施例的工藝過程包括:
[0046]執行步驟S1:提供半導體基底；
[0047]所述半導體基底可以為已形成有晶體管、電容器或電阻器等功能器件的硅襯底、SOI襯底或砷化鎵襯底等。
[0048]結合圖1所示，在本實施例中，所提供的半導體基底100是形成有MOS晶體管的硅襯底100，其包括大體由源區1、漏區2以及柵極3組成的MOS晶體管。
[0049]執行步驟S2:在所述半導體基底上形成低介電材料層；
[0050]所述低介電材料層101可以是介電常數(k)小于4的普通低介電材料層，也可以是介電常數(k)小于2的超低介電材料層。在實際工藝中，可以根據工藝的精度選擇低介電材料層。如，當工藝的特征尺寸為0.18μ m時，選擇介電常數(k)為2.55^3.0的介電材料層；特征尺寸為0.15 μ m時，選擇介電常數(k)為2.0-2.55的介電材料層；特征尺寸為
0.13 μ m時，選擇介電常數(k)小于2.0的超低介電材料。優選的，本實施例中，采用介電常數小于2.55的超低介電材料層。
[0051]在已知技術中，介電材料的多孔化處理是降低其介電常數而將其轉變為超低介電材料的方法，并且它也將在納米級半導體結構中成為主流的層間介電材料。在本實施例中，所述低介電材料層可以是利用甩膠技術(SOD)制備的多孔SiO2層或多孔高聚物層，也可以是利用電子回旋共振(ECR)等離子體制備的SiCOH薄膜，還可以是采用等離子體增強化學氣相沉積(PECVD,Plasma Enhanced Chemical Vapor Deposition)技術制備的娃基納米多孔薄膜。仍然結合圖1所示，利用上述方法制備的低介電材料層101形成在半導體基底100上。而后，可以利用平坦化工藝，例如化學機械研磨(CMP)，對其表面進行處理而獲得平整表面，以方便后續加工。
[0052]執行步驟S3:利用光刻在所述低介電材料層上形成具有通孔或者溝槽圖案的光刻膠;
[0053]優選的，在低介電材料層101上形成光刻膠之前，在所述低介電材料層101上沉積一層硬掩膜層102，如圖1所示。所述硬掩膜層102可以為利用化學氣相沉積工藝形成的氮化硅層。而后，在所述硬掩膜層102上形成作為抗反射層的底部有機涂層(未圖示)。
[0054]然后，再在底部有機涂層上旋涂光刻膠，通過對光刻膠進行曝光、顯影，以形成光刻膠圖案103。所述光刻膠圖案103與后續步驟中待形成的通孔或溝槽的圖形相一致，其具體結構如圖2所示。
[0055]執行步驟S4:以光刻膠為掩模刻蝕所述低介電材料層，以形成通孔或溝槽；
[0056]以光刻膠圖案103作為掩模，刻蝕所述硬掩膜層102，在硬掩膜層102中形成所要刻蝕的通孔或溝槽的圖形。再以所述硬掩膜層102作為掩模，刻蝕所述低介電材料層101，在所述低介電材料層101內形成通孔(未標示)或者溝槽，形成的結構如圖3所示。在本實施例中，所述低介電材料層101內形成的是金屬插塞的通孔。在其它實施例中，也可以利用雙大馬士革工藝同時在所述低介電材料層內形成通孔及連接多個通孔的溝槽。
[0057]在其它實施例中，直接在低介電材料層101上形成光刻膠，則也可以直接以光刻膠圖案作為掩模對低介電材料層101進行刻蝕而形成通孔或溝槽。
[0058]所述刻蝕的方法為等離子體干法刻蝕。并且，在刻蝕所述低介電材料層101的過程中，刻蝕劑和被刻蝕的物質會產生聚合物4，堆積在所刻蝕的通孔或者溝槽底部和側壁。
[0059]執行步驟S5:利用灰化法去除光刻膠；
[0060]光刻膠一般為有機物，去除的方法一般采用灰化法。具體操作在等離子腔室中進行，腔室內的溫度為200-300°C，壓力為50(T2000mTorr，功率為50(T3000W，導入的O2流量為 200?lOOOsccm。
[0061]執行步驟S6:用清洗液清洗所述通孔或者溝槽；
[0062]由于前面步驟S4中刻蝕產生的聚合物4堆積在通孔或溝槽的底部和側壁。為了防止其對后續結構的制作或最終形成的集成電路的性能產生影響，需要在后續步驟進行之前進行去除在通孔或溝槽的側壁堆積的聚合物4的步驟。
[0063]所述去除在通孔或溝槽的側壁堆積的聚合物4的方法為清洗。有很多種清洗液能夠實現本步驟的去除通孔或溝槽側壁的聚合物的目的，如HF水溶液，特殊藥液+H2O2溶液等等。經過步驟S5的去除光刻膠，以及本步驟的清洗掉聚合物4后，形成結構如圖4所示。
[0064]需要說明的是，由于低介電材料層101為多孔薄膜，在清洗步驟中，其不可避免的會吸收清洗溶液中的水分而受潮。
[0065]事實上，不只是去除聚合物4的步驟，去除光刻膠殘留物的步驟或其它清洗步驟，甚至只是長時間的將其直接暴露在空氣中，也會使得低介電材料層101吸水受潮或者吸入別的雜質氣體，從而導致最終形成的半導體結構的互連線的電阻電容增大，也就是使得RC系數增大。
[0066]執行步驟S7:對所述形成好通孔或溝槽的低介電材料層進行退火，所述退火在氮氣、氘氣和氫氣的混合氣體的氛圍下進行；
[0067]其中，經過發明人對不同方案的多次實踐，得到對低介電材料層在純氮氣環境下進行退火能夠驅除低介電材料層中的濕氣和其它雜質氣體；在氮氣中增加氫氣作為退火環境，能夠有助于氮氣和氫氣在低介電材料層的孔隙中鉆得更深，而能實現比純氮氣更好的驅除濕氣和其它雜質氣體的效果；在氮氣和氫氣中再增加氘氣作為退火環境，驅除效果會比只用氮氣和氫氣作為退火環境時更好，而且氘氣能夠對低介電材料層有鈍化保護作用，防止退火結束后濕氣或者別的雜質氣體進一步的被吸附到低介電材料層的孔隙內。
[0068]具體的，所述退火的溫度范圍為280°C ^450 °C,所述退火的時間范圍為20mirT60min,所述退火的混合氣體中，氮氣所占流量體積流量比為90%~95%、氣氣所占流量體積流量比為0-10%、氫氣所占流量體積流量比為0-10%。當氘氣為零時，即為氮氣和氫氣的混合氣體；當氫氣為零時，，即為氮氣和氘氣的混合氣體。
[0069]執行步驟S8:在所述退火之后在所述通孔或溝槽內填充金屬材料。
[0070]形成好通孔或者溝槽之后，就需要在其中填充金屬材料以形成金屬互連線。所填充的金屬材料可以是銅、鎢或其它金屬。在本實施例中，填充的金屬材料為銅。
[0071]如圖5所示，填充金屬材料前，可以預先沉積阻擋層104在所述通孔或者溝槽的底部和側壁，以阻擋銅的擴散。所述阻擋層可以為氮化鉭。
[0072]填充金屬材料的步驟包括以下兩個步驟:
[0073]步驟S81:在所述通孔或溝槽的底部及側壁沉積籽晶層；
[0074]沉積籽晶層的方式可以為濺射。所述籽晶層為銅籽晶層(未圖示)，其作用是為后續的銅電鍍工藝提供導電層。
[0075]步驟S82:利用電鍍(ECP)的方式在所述通孔或溝槽內填滿金屬材料105。
[0076]電鍍前，將形成有籽晶層的通孔或溝槽浸沒在電鍍槽的電鍍液中。所述電鍍液是包含有銅離子的溶液，比如硫酸銅。電鍍過程中，將電鍍液接陽極，籽晶層作為陰極，在陽極和陰極之間通電；在電場作用下，解析出的銅會附著在所述通孔或溝槽的籽晶層上。銅電鍍層完全填滿所述通孔或溝槽后，終止電鍍。
[0077]如果之前的層間介質層中仍有水分或者雜質氣體，在這一步驟中，水汽或者雜質氣體會滲出來影響，使得形成阻擋層/籽晶層不能很好的粘附在通孔或者溝槽的內壁上，并且在電鍍銅的時候，會影響銅的填充，在填充的銅中形成空洞。所以，本實施例中提供的在氮氣為主的混合氣體下進行退火的方法，不僅使得在形成通孔或者溝槽時候升高的介電常數值得到降低，還改善了阻擋層/籽晶層與超低介電材料層之間的黏附力和減少銅電鍍時產生的空洞。
[0078]另外，優選的，從所述濕法清洗結束到開始熱退火或從熱退火結束到開始沉積籽晶層，之間的時間間隔控制在2小時以內，以能較好的實現或者維持降低介電常數的效果。
[0079]電鍍過程中形成的金屬材料105通常會超出所述通孔或溝槽，并可能會形成在兩側的硬掩膜層102表面。因而，本實施例采用化學機械研磨工藝將其表面磨平，至露出硬掩膜層102方終止研磨。最終形成結構如圖6所示。
[0080]可以采用等離子體增強化學氣相沉積技術制備硅基納米多孔薄膜的工藝形成另一層低介電材料層101’。形成結構如圖7所示。然后，可以按照與前面類似的方法對其處理，比如形成通孔、退火、填充金屬材料等，從而形成另一層的互連孔。并且，對于具有多層互連孔的半導體結構而言，其每一層互連孔都可以以上述方法形成或處理。
[0081]以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。
[0082]雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【權利要求】
1.一種半導體結構的形成方法，其特征在于，包括: 提供半導體基底； 在所述半導體基底上形成低介電材料層； 刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽； 對所述形成有通孔或溝槽的低介電材料層進行退火，所述退火在氮氣、氘氣和氫氣的混合氣體、氮氣和氘氣的混合氣體或氮氣和氫氣的混合氣體的氛圍下進行； 在所述退火之后在所述通孔或溝槽內填充金屬材料。
2.如權利要求1所述的形成方法，其特征在于，所述低介電材料層為介電常數小于2.55的超低介電材料層。
3.如權利要求1所述的形成方法，其特征在于，所述低介電材料層為多孔膜層。
4.如權利要求3所述的形成方法，其特征在于，所述低介電材料層是利用甩膠技術制備的多孔SiO2或多孔高聚物，或者是利用電子回旋共振等離子體制備的SiCOH膜層，或者是利用等離子體增強化學氣相沉積技術制備的硅基納米多孔膜層。
5.如權利要求1所述的形成方法，其特征在于，在所述低介電材料層內形成通孔或溝槽，包括: 利用雙大馬士革工藝在所 述低介電材料層內形成通孔及連接通孔的溝槽。
6.如權利要求1所述的形成方法，其特征在于，刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽，包括: 在所述低介電材料層上形成光刻膠圖案； 利用所述光刻膠圖案刻蝕所述低介電材料層； 利用灰化法去除所述光刻膠圖案。
7.如權利要求1所述的形成方法，其特征在于，刻蝕所述低介電材料層，在所述低介電材料層內形成通孔或溝槽，包括: 在所述低介電材料層上形成硬掩膜層； 在所述硬掩膜層上形成光刻膠圖案； 利用所述光刻膠圖案刻蝕所述硬掩膜層； 利用刻蝕后的硬掩膜層作為掩模刻蝕所述低介電材料層。
8.如權利要求1所述的形成方法，其特征在于，在所述低介電材料層內形成通孔或溝槽后，退火之前還包括進行濕法清洗的步驟。
9.如權利要求1所述的形成方法，其特征在于，在所述通孔或溝槽內填充金屬材料，包括: 在所述通孔或溝槽中沉積籽晶層； 利用電鍍的方式在所述通孔或溝槽中填滿金屬材料。
10.如權利要求1的形成方法，其特征在于，所述填充金屬材料的步驟中，所填充的金屬材料為鎢或銅。
11.如權利要求1所述的形成方法，其特征在于，所述退火的溫度范圍為280°c^450°C。
12.如權利要求1所述的形成方法，其特征在于，所述退火的時間范圍為20mirT60min。
13.如權利要求1所述的形成方法，其特征在于，所述退火的混合氣體中，氮氣所占體積流量比為90%~95%、氘氣所占體積流量比為0~10%、氫氣所占體積流量比為0~10%。
14.如權利要求8所述的形成方法，其特征在于，從所述濕法清洗結束到開始退火或從退火結束到開始沉積填充金屬材料，之間的時間間隔控制在2小時以內。
15.一種半導體結構的處理方法，其特征在于，所述半導體結構用于形成半導體金屬互連結構，其包括低介電材料層、位于所述低介電材料層內的通孔或溝槽，所述處理方法用于減小所述導體金屬互連結構的互連寄生電阻電容，包括: 對所述低介電材料層進行退火； 所述退火在氮氣、氘氣和氫氣的混合氣體的氛圍下進行。
16.如權利要求15所述的處理方法,其特征在于,所述低介電材料層為介電常數小于2.55的超低介電材料層。
17.如權利要求15所述的處理方法，其特征在于，所述低介電材料層為多孔膜層。
18.如權利要求15所述的處理方法，其特征在于，所述退火的的溫度范圍為2800C ~450O。
19.如權利要求15所述的處理方法，其特征在于，所述退火的時間范圍為20min~60mino
20.如權利要求15所述的處理方法，其特征在于，所述退火的混合氣體中，氮氣所占體積流量比為90%~95%、氘氣所占體積流量比為0~10%、氫氣所占體積流量比為0~10%。
【文檔編號】H01L21/768GK103545245SQ201210238582
【公開日】2014年1月29日 申請日期:2012年7月10日 優先權日:2012年7月10日
【發明者】劉煥新 申請人:中芯國際集成電路制造(上海)有限公司