半導體工藝、半導體結構及其封裝構造的制作方法
【專利摘要】本發明是有關于一種半導體工藝、半導體結構及其封裝構造，該半導體工藝包含提供一個載體，該載體具有金屬層，該金屬層具有多個襯底區及多個外側區；形成第一光刻膠層；形成多個承載部；移除該第一光刻膠層以顯露出所述承載部，各該承載部具有承載面，各該承載面具有第一區及第二區；形成第二光刻膠層，該第二光刻膠層顯露所述承載面的所述第一區；形成多個接合部，且所述接合部覆蓋所述承載面的所述第一區，以使各該接合部連接各該承載部且形成鈕扣狀凸塊(snap?bump)；移除該第二光刻膠層以顯露出所述鈕扣狀凸塊；移除該金屬層的所述外側區，以使所述襯底區形成多個凸塊下金屬層。
【專利說明】半導體工藝、半導體結構及其封裝構造
【技術領域】
[0001]本發明是有關于一種半導體工藝，特別是有關于一種具有鈕扣狀凸塊的半導體工藝。
【背景技術】
[0002]現有習知的半導體封裝結構具有基板、芯片及焊料，其中現有習知的半導體封裝結構借由焊料使芯片的凸塊與基板的連接墊電性接合，然而由于目前的電子產品體積越來越小，因此芯片上的凸塊間距也越來越小，在此情形下，焊料在回焊時容易溢流至鄰近凸塊而廣生短路的情形，影響廣品的正品率。
[0003]由此可見，上述現有的半導體工藝在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新型結構的半導體工藝、半導體結構及其封裝構造，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。
【發明內容】
[0004]本發明的目的在于，克服現有的半導體工藝存在的缺陷，而提供一種新型結構的半導體工藝、半導體結構及其封裝構造，所要解決的技術問題是在提供一種半導體工藝，非常適于實用。
[0005]本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的其至少包含下列步驟：提供一個載體，該載體具有表面及形成于該表面的金屬層，該金屬層具有多個襯底區及多個位于襯底區外側的外側區；形成第一光刻膠層在該金屬層，該第一光刻膠層具有多個第一開口 ；形成多個承載部在所述第一開口 ；移除該第一光刻膠層以顯露出所述承載部，各該承載部具有承載面，各該承載面具有第一區及第二區；形成第二光刻膠層在該金屬層，且該第二光刻膠層覆蓋所述承載部，該第二光刻膠層具有多個第二開口且所述第二開口顯露所述承載面的所述第一區；形成多個接合部在所述第二開口，且所述接合部覆蓋所述承載面的所述第一區，以使各該接合部連接各該承載部且形成鈕扣狀凸塊（snap bump);移除該第二光刻膠層以顯露出所述鈕扣狀凸塊；以及移除該金屬層的所述外側區，以使該金屬層的所述襯底區形成多個凸塊下金屬層。
[0006]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0007]前述的半導體工藝，其中所述的各該承載部具有第一厚度，各該接合部具有第二厚度，該第二厚度大于該第一厚度。
[0008]前述的半導體工藝，其中所述的各該承載部包含有第一承載層及第二承載層。
[0009]前述的半導體工藝，其中所述的所述承載部的材質能夠選自于金、鎳或銅等。
[0010]前述的半導體工藝，其中所述的所述接合部的材質能夠選自于金、鎳或銅等。
[0011]前述的半導體工藝，其中所述的所述凸塊下金屬層的材質能夠選自于鈦/銅、鈦鎢/銅或鈦鎢/金等。
[0012]本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本發明提出的其至少包含：一個載體，其具有表面及多個形成于該表面的凸塊下金屬層；以及多個鈕扣狀凸塊（snap bump)，其形成于所述凸塊下金屬層上，各該鈕扣狀凸塊具有承載部及連接該承載部的接合部，各該承載部具有承載面，各該承載面具有第一區及第二區，各該接合部覆蓋各該承載面的該第一區。
[0013]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0014]前述的半導體結構，其中所述的其另包含有鍍金層，該鍍金層包覆各該鈕扣狀凸塊。
[0015]前述的半導體結構，其中所述的各該凸塊下金屬層具有環壁，該鍍金層包覆所述環壁。
[0016]前述的半導體結構，其中所述的各該承載部具有第一厚度，各該接合部具有第二
厚度，該第二厚度大于該第一厚度。
[0017]前述的半導體結構，其中所述的各該承載部包含有第一承載層及第二承載層。
[0018]前述的半導體結構，其中所述的所述承載部的材質能夠選自于金、鎳或銅等。
[0019]前述的半導體結構，其中所述的所述接合部的材質能夠選自于金、鎳或銅等。
[0020]前述的半導體結構，其中所述的所述凸塊下金屬層的材質能夠選自于鈦/銅、鈦鎢/銅或鈦鎢/金等。
[0021]本發明的目的及解決其技術問題另外還采用以下技術方案來實現。依據本發明提出的
[0022]本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
[0023]前述的半導體封裝構造，其中所述的其至少包含：一個半導體結構，其包含：一個載體，其具有表面及多個形成于該表面的凸塊下金屬層；及多個鈕扣狀凸塊（snap bump),其形成于所述凸塊下金屬層上，各該鈕扣狀凸塊具有承載部及連接該承載部的接合部，各該承載部具有承載面，各該承載面具有第一區及第二區，各該接合部覆蓋各該承載面的該第一區；以及一個基板，其具有多個連接元件及多個焊料，各該焊料形成于各該連接元件上，所述連接元件結合于所述鈕扣狀凸塊的所述接合部，所述焊料包覆所述接合部且所述焊料連接所述承載部及所述連接元件。
[0024]前述的半導體封裝構造，其中所述的所述焊料限位于所述承載面的所述第二區。
[0025]前述的半導體封裝構造，其中所述的所述金屬環的材質為金。
[0026]前述的半導體封裝構造，其中所述的各該承載部具有第一厚度，各該接合部具有
第二厚度，該第二厚度大于該第一厚度。
[0027]前述的半導體封裝構造，其中所述的所述承載部的材質能夠選自于金、鎳或銅
坐寸ο
[0028]前述的半導體封裝構造，其中所述的所述接合部的材質能夠選自于金、鎳或銅
坐寸O
[0029]前述的半導體封裝構造，其中所述的所述凸塊下金屬層的材質能夠選自于鈦/銅、鈦鶴/銅或鈦鶴/金等。
[0030]本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，為達到上述目的，本發明提供了一種半導體工藝，其包含下列步驟：提供一個載體，該載體具有表面及形成于該表面的金屬層，該金屬層具有多個襯底區及多個位于襯底區外側的外側區；形成第一光刻膠層在該金屬層，該第一光刻膠層具有多個第一開口 ；形成多個承載部在所述第一開口 ；移除該第一光刻膠層以顯露出所述承載部，各該承載部具有承載面，各該承載面具有第一區及第二區；形成第二光刻膠層在該金屬層，且該第二光刻膠層覆蓋所述承載部，該第二光刻膠層具有多個第二開口且所述第二開口顯露所述承載面的所述第一區；形成多個接合部在所述第二開口，且所述接合部覆蓋所述承載面的所述第一區，以使各該接合部連接各該承載部且形成鈕扣狀凸塊（snap bump);移除該第二光刻膠層以顯露出所述鈕扣狀凸塊；移除該金屬層的所述外側區，以使該金屬層的所述襯底區形成多個凸塊下金屬層。
[0031]借由上述技術方案，本發明半導體工藝、半導體結構及其封裝構造至少具有下列優點及有益效果：由于所述鈕扣狀凸塊具有所述承載部及些接合部，因此與基板結合時，基板上的焊料能夠承載及限位于所述承載部上，防止焊料溢流至鄰近鈕扣狀凸塊而導致電性失效的情形。
[0032]綜上所述，本發明半導體工藝，其包含提供一個載體，該載體具有金屬層，該金屬層具有多個襯底區及多個外側區；形成第一光刻膠層；形成多個承載部；移除該第一光刻膠層以顯露出所述承載部，各該承載部具有承載面，各該承載面具有第一區及第二區；形成第二光刻膠層，該第二光刻膠層顯露所述承載面的所述第一區；形成多個接合部，且所述接合部覆蓋所述承載面的所述第一區，以使各該接合部連接各該承載部且形成鈕扣狀凸塊(snap bump);移除該第二光刻膠層以顯露出所述鈕扣狀凸塊；移除該金屬層的所述外側區，以使所述襯底區形成多個凸塊下金屬層。本發明在技術上有顯著的進步，并具有明顯的積極效果，誠為新穎、進步、實用的新設計。
[0033]上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和其它目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【專利附圖】
【附圖說明】
[0034]圖I :依據本發明的第一較佳實施例，一種半導體工藝的流程圖。
[0035]圖2A至圖2H :依據本發明的第一較佳實施例，該半導體工藝的截面示意圖。
[0036]圖3 :依據本發明的第二較佳實施例，另一種半導體結構的截面示意圖。
[0037]圖4 :依據本發明的第三較佳實施例，另一種半導體結構的截面示意圖。
[0038]圖5 :依據本發明的第一較佳實施例，一種半導體封裝結構的截面示意圖。
[0039]10:提供一個載體，該載體具有表面及形成于該表面的金屬層
[0040]11:形成第一光刻膠層在該金屬層
[0041]12:形成多個承載部
[0042]13:移除該第一光刻膠層以顯露出所述承載部
[0043]14:形成第二光刻膠層在該金屬層
[0044]15:形成多個接合部
[0045]16:移除該第二光刻膠層[0046]17:移除該金屬層
[0047]100:半導體結構
[0048]110:載體111:表面
[0049]112:凸塊下金屬層I12a:環壁
[0050]120:鈕扣狀凸塊121:承載部
[0051]121’ :第一承載層121”:第二承載層
[0052]121a :承載面121b :第一區
[0053]121c :第二區122 :接合部
[0054]130 :鍍金層20 0 :半導體封裝結構
[0055]210:基板211 :連接元件
[0056]211a:外側壁212 :焊料
[0057]213 :金屬環A :金屬層
[0058]Al :襯底區A2 :外側區
[0059]Hl :第一厚度H2 :第二厚度
[0060]01 :第一開02:第二開口
[0061]Pl:第一光刻膠層P2:第二光刻膠層
【具體實施方式】
[0062]為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的半導體工藝、半導體結構及其封裝構造其【具體實施方式】、結構、特征及其功效，詳細說明如后。
[0063]請參閱圖I及圖2A至圖2H，其本發明的較佳實施例，一種半導體工藝包含下列步驟：首先，請參閱圖I及圖2A，提供一個載體110，該載體110具有表面111及形成于該表面111的金屬層A，該金屬層A具有多個襯底區Al及多個位于襯底區Al外側的外側區A2 ;接著，請參閱圖I及圖2B，形成第一光刻膠層Pl在該金屬層A，該第一光刻膠層Pl具有多個第一開口 01 ;之后，請參閱圖I及圖2C，形成多個承載部121在所述第一開口 01，所述承載部121的材質能夠選自于金、鎳或銅等；接著，請參閱圖I及圖2D，移除該第一光刻膠層Pl以顯露出所述承載部121，各該承載部121具有承載面121a，各該承載面121a具有第一區121b及第二區121c ;之后，請參閱圖I及圖2E，形成第二光刻膠層P2在該金屬層A，且該第二光刻膠層P2覆蓋所述承載部121，該第二光刻膠層P2具有多個第二開02且所述第二開02顯露所述承載面121a的所述第一區121b ;接著，請參閱圖I及圖2F，形成多個接合部122在所述第二開02，且所述接合部122覆蓋所述承載面121a的所述第一區121b，以使各該接合部122連接各該承載部121且形成鈕扣狀凸塊（snap bump) 120，所述接合部122的材質能夠選自于金、鎳或銅等，其中所述承載部121及所述接合部122的材質可相同或不相同；之后，請參閱圖I及圖2G，移除該第二光刻膠層P2以顯露出所述鈕扣狀凸塊120，在本實施例中，各該承載部121具有第一厚度Hl，各該接合部122具有第二厚度H2，該第二厚度H2大于該第一厚度Hl ;最后，請參閱圖I及圖2H，移除該金屬層A的所述外側區A2，以使該金屬層A的所述襯底區Al形成多個凸塊下金屬層112以形成半導體結構100，所述凸塊下金屬層112的材質能夠選自于鈦/銅、鈦鎢/銅或鈦鎢/金等。[0064]請再參閱圖2H，其為本發明第一實施例的一種半導體結構100，該半導體結構100至少包含有一個載體110以及多個鈕扣狀凸塊（snap bump) 120，該載體110具有表面111及多個形成于該表面111的凸塊下金屬層112，所述鈕扣狀凸塊120形成于所述凸塊下金屬層112上，各該鈕扣狀凸塊120具有承載部121及連接該承載部121的接合部122，各該承載部121具有承載面121a，各該承載面121a具有第一區121b及第二區121c，各該接合部122覆蓋各該承載面121a的該第一區121b。由于所述鈕扣狀凸塊120具有所述承載部121及些接合部122，因此與基板結合時，基板上的焊料能夠承載及限位于所述承載部121上，防止焊料溢流至鄰近鈕扣狀凸塊120而導致電性失效的情形。
[0065]另，請參閱圖3，其為本發明第二實施例的一種半導體結構100，該半導體結構100至少包含有一個載體110以及多個鈕扣狀凸塊（snap bump) 120，第二實施例與第一實施例不同處在于各該承載部121包含有第一承載層121’及第二承載層121”，其在形成多個承載部121在所述第一開01的步驟中，先形成各該第一承載層121’，之后在各該第一承載層121’上形成各該第二承載層121”，在本實施例中，各該第二承載層121”具有各該承載面121a。
[0066]接著，請參閱圖4，其為本發明第三實施例的一種半導體結構100，該半導體結構100至少包含有一個載體110、多個鈕扣狀凸塊120以及鍍金層130，其中第三實施例與第一實施例不同處在于該半導體結構100包含有該鍍金層130，該鍍金層130包覆各該鈕扣狀凸塊120，且在本實施例中，各該凸塊下金屬層112具有環壁112a，該鍍金層130亦包覆所述環壁112a以防止所述鈕扣狀凸塊120及所述凸塊下金屬層112氧化或受潮。
[0067]此外，請參閱圖5，其應用本發明第一實施例所形成的一種半導體封裝結構200，其包含有一個半導體結構100以及一個基板210，該半導體結構100包含一個載體110以及多個鈕扣狀凸塊120，該載體110具有表面111及多個形成于該表面111的凸塊下金屬層112，所述鈕扣狀凸塊120形成于所述凸塊下金屬層112上，各該鈕扣狀凸塊120具有承載部121及連接該承載部121的接合部122，各該承載部121具有承載面121a，各該承載面121a具有第一區121b及第二區121c，各該接合部122覆蓋各該承載面121a的該第一區121b，該基板210具有多個連接元件211、多個焊料212及多個金屬環213，各該連接元件211具有外側壁211a，各該焊料212形成于各該連接元件211上，各該金屬環213包覆各該外側壁211a，所述金屬環213的材質為金，所述連接元件211結合于所述鈕扣狀凸塊120的所述接合部122，所述焊料212包覆所述接合部122且所述焊料212連接所述承載部121及所述連接元件211，在本實施例中，所述焊料212承載且限位于所述承載面121a的所述第二區 121c。
[0068]以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。
【權利要求】
1.一種半導體工藝，其特征在于其至少包含下列步驟： 提供一個載體，該載體具有表面及形成于該表面的金屬層，該金屬層具有多個襯底區及多個位于襯底區外側的外側區； 形成第一光刻膠層在該金屬層，該第一光刻膠層具有多個第一開口 ； 形成多個承載部在所述第一開口； 移除該第一光刻膠層以顯露出所述承載部，各該承載部具有承載面，各該承載面具有第一區及第二區； 形成第二光刻膠層在該金屬層，且該第二光刻膠層覆蓋所述承載部，該第二光刻膠層具有多個第二開口且所述第二開口顯露所述承載面的所述第一區； 形成多個接合部在所述第二開口，且所述接合部覆蓋所述承載面的所述第一區，以使各該接合部連接各該承載部且形成鈕扣狀凸塊； 移除該第二光刻膠層以顯露出所述鈕扣狀凸塊；以及 移除該金屬層的所述外側區，以使該金屬層的所述襯底區形成多個凸塊下金屬層。
2.如權利要求1所述的半導體工藝，其特征在于各該承載部具有第一厚度，各該接合部具有第二厚度，該第二厚度大于該第一厚度。
3.如權利要求1所述的半導體工藝，其特征在于各該承載部包含有第一承載層及第二承載層。
4.如權利要求1所述的半導 體工藝，其特征在于所述承載部的材質選自于金、鎳或銅。
5.如權利要求1所述的半導體工藝，其特征在于所述接合部的材質選自于金、鎳或銅。
6.如權利要求1所述的半導體工藝，其特征在于所述凸塊下金屬層的材質選自于鈦/銅、鈦鶴/銅或鈦鶴/金。
7.一種半導體結構，其特征在于其至少包含： 一個載體，其具有表面及多個形成于該表面的凸塊下金屬層；以及多個鈕扣狀凸塊，其形成于所述凸塊下金屬層上，各該鈕扣狀凸塊具有承載部及連接該承載部的接合部，各該承載部具有承載面，各該承載面具有第一區及第二區，各該接合部覆蓋各該承載面的該第一區。
8.如權利要求7所述的半導體結構，其特征在于其另包含有鍍金層，該鍍金層包覆各該鈕扣狀凸塊。
9.如權利要求8所述的半導體結構，其特征在于各該凸塊下金屬層具有環壁，該鍍金層包覆所述環壁。
10.如權利要求7所述的半導體結構，其特征在于各該承載部具有第一厚度，各該接合部具有第二厚度，該第二厚度大于該第一厚度。
11.如權利要求7所述的半導體結構，其特征在于各該承載部包含有第一承載層及第二承載層。
12.如權利要求7所述的半導體結構，其特征在于所述承載部的材質選自于金、鎳或銅。
13.如權利要求7所述的半導體結構，其特征在于所述接合部的材質選自于金、鎳或銅。
14.如權利要求7所述的半導體結構，其特征在于所述凸塊下金屬層的材質選自于鈦/銅、鈦鶴/銅或鈦鶴/金。
15.一種半導體封裝構造，其特征在于其至少包含： 一個半導體結構，其包含： 一個載體，其具有表面及多個形成于該表面的凸塊下金屬層 '及 多個鈕扣狀凸塊，其形成于所述凸塊下金屬層上，各該鈕扣狀凸塊具有承載部及連接該承載部的接合部，各該承載部具有承載面，各該承載面具有第一區及第二區，各該接合部覆蓋各該承載面的該第一區；以及 一個基板，其具有多個連接元件及多個焊料，各該焊料形成于各該連接元件上，所述連接元件結合于所述鈕扣狀凸塊的所述接合部，所述焊料包覆所述接合部且所述焊料連接所述承載部及所述連接元件。
16.如權利要求15所述的半導體封裝構造，其特征在于所述焊料限位于所述承載面的所述第二區。
17.如權利要求15所述的半導體封裝構造，其特征在于各該連接元件具有外側壁，該基板另具有多個金屬環，各該金屬環包覆各該外側壁。
18.如權利要求17所述的半導體封裝構造，其特征在于所述金屬環的材質為金。
19.如權利要求15所述的半導體封裝構造，其特征在于各該承載部具有第一厚度，各該接合部具有第二厚度，該第二厚度大于該第一厚度。
20.如權利要求15所述的半導體封裝構造，其特征在于所述承載部的材質選自于金、鎳或銅。
21.如權利要求15所述的半導體封裝構造，其特征在于所述接合部的材質選自于金、鎳或銅。
22.如權利要求15所述的半導體封裝構造，其特征在于所述凸塊下金屬層的材質選自于鈦/銅、鈦鶴/銅或鈦鶴/金。
【文檔編號】H01L21/60GK103531491SQ201210231782
【公開日】2014年1月22日 申請日期:2012年7月5日 優先權日:2012年7月5日
【發明者】郭志明, 何榮華, 林恭安, 陳昇暉 申請人:頎邦科技股份有限公司