溝槽隔離結構及其制造方法
【專利摘要】本發明提供一種溝槽隔離結構的制造方法。在一基板上形成一硬式掩模層，其中硬式掩模層包括至少三層，且具有至少一開口以局部暴露出基板的一表面。經由開口蝕刻基板的表面，以在基板中形成具有一第一深度的一溝槽。在溝槽中形成一第一絕緣層。回蝕刻第一絕緣層，使第一絕緣層低于基板表面至一第二深度。在第一絕緣層上方形成一第二絕緣層，以填滿溝槽。移除硬式掩模層。本發明所形成的溝槽隔離結構不具空隙或縫隙。
【專利說明】溝槽隔離結構及其制造方法
【技術領域】
[0001]本發明涉及一種半導體結構的制造方法，特別是涉及一種溝槽隔離結構及其制造方法。
【背景技術】
[0002]在半導體裝置中，經常需要電性隔離不同元件或界定有源區。可通過使用各類隔離方法達成電性隔離，例如使用溝槽隔離(trench isolation)等。一般來說,形成溝槽隔離包括以下步驟:沉積一掩模層于半導體基板上，并沉積一光致抗蝕劑層于掩模層上且圖案化光致抗蝕劑層，接著通過圖案化的光致抗蝕劑層移除特定區域的掩模層以暴露部分的半導體基板，再蝕刻暴露的半導體基板至一合適深度以形成一溝槽。最后，以一絕緣層填入上述溝槽并進行表面平坦化，借此完成溝槽隔離結構的制作。
[0003]然而，隨著半導體裝置的集成度持續提高，半導體裝置中各類元件的特征尺寸(feature size)持續下降，因此溝槽隔離結構的寬度需要變得更窄，使其深寬比(aspectratio, AR)大幅提高，因而增加溝槽隔離結構的制造困難度。對于具有高深寬比的溝槽來說，會在填入溝槽的絕緣層中形成空隙(void)或縫隙(seam)，降低半導體裝置的可靠度。空隙形成的原因是由于在填入絕緣層時，絕緣層沉積于溝槽上部側壁的速度較其下部側壁的速度快，因此在絕緣層未完全填滿溝槽之前，溝槽上部的開口就已經閉合。而縫隙則是在絕緣層從溝槽的側壁往中心持續沉積到一定厚度時，溝槽中兩相對側的絕緣層接觸而形成。這些空隙或縫隙可能全部都位于半導體基板的表面下，造成溝槽隔離及絕緣層的電性隔離效果下降。或者，這些空隙或縫隙可能部分延伸到半導體基板表面上方，因此在表面平坦化之后溝槽隔離表面可能會有空隙或縫隙使后續可能形成于其上的導電層得以填入，造成元件之間的電性短路。
[0004]因此，亟需一種改良的溝槽隔離工藝以解決上述問題。
【發明內容】
[0005]有鑒于此，本發明通過回蝕刻已形成于溝槽內的絕緣層，以移除形成于溝槽中的絕緣層中的空隙或縫隙，且在之后第二次填入絕緣層。因此所形成的溝槽隔離結構不具空隙或縫隙。
[0006]根據上述的目的，本發明提供一種溝槽隔離結構的制造方法，包括下列步驟:在一基板上形成一硬式掩模層，其中硬式掩模層包括至少三層，且具有至少一開口以局部暴露出基板的表面；經由開口蝕刻基板的表面，以在基板中形成具有一第一深度的一溝槽；在溝槽中形成一第一絕緣層；回蝕刻第一絕緣層，使第一絕緣層低于基板表面至一第二深度；在第一絕緣層上方形成一第二絕緣層，以填滿溝槽；及移除硬式掩模層。
[0007]又根據上述的目的，本發明提供一種溝槽隔離結構，包括:一基板，其內具有至少一溝槽；一第一絕緣層，形成于溝槽下部；及一第二絕緣層，填入溝槽中且位于第一絕緣層上，其中第一絕緣層及第二絕緣層之間存在一界面。[0008]為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下。
【專利附圖】
【附圖說明】
[0009]圖1-圖5是示出圖6中溝槽隔離結構100的制造方法流程剖面示意圖。
[0010]圖6是示出根據本發明實施例的溝槽隔離結構100的剖面示意圖。
[0011]【主要附圖標記說明】
[0012]10~基板
[0013]1Oa~表面
[0014]30-硬式掩模層
[0015]30a~開口
[0016]77~界面
[0017]99~空隙或裂縫
[0018]100~溝槽隔離結構
[0019]101~溝槽
[0020]150、170~第一襯層
[0021]160~第一絕緣層
[0022]180~第二絕緣層
[0023]301、302、303~層
[0024]Η1第一深度
[0025]H2~第二深度
【具體實施方式】
[0026]以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。在附圖中，實施例的形狀或是厚度可擴大，以簡化或是方便標示。再者，圖中未示出或描述的元件，為所屬【技術領域】的技術人員所知的形式。
[0027]圖6是示出根據本發明實施例的溝槽隔離結構100的剖面示意圖。在本實施例中，溝槽隔離結構100可包括一基板10，例如一硅基板或其他半導體基板。基板10內可具有至少一溝槽101。在每一個溝槽101中，具有一第一絕緣層160形成于溝槽101下部以及一第二絕緣層180填入溝槽101中且位于第一絕緣層160上，其中第一絕緣層160及第二絕緣層180之間存在一界面77。第一絕緣層160及第二絕緣層180可分別包括氮化硅、氮氧化硅、氧化硅、或上述的任意組合。
[0028]在一些實施例中，溝槽隔離結構100還包括一襯層150形成于溝槽101的側壁與第一絕緣層160之間，以及一襯層170形成于溝槽101的側壁與第二絕緣層180之間。[0029]圖1-圖5是示出圖6中溝槽隔離結構100的制造方法流程剖面示意圖。參見圖1，提供一基板10，其可包括一硅基板或其他半導體基板，且在基板10上形成一硬式掩模層30。在本實施例中，硬式掩模層30可包括至少三層，且具有至少一開口 30a以局部暴露出基板10的一表面10a。使用包括至少三層的硬式掩模層30的優點在于可增加蝕刻工藝的時間，使所形成的溝槽比起使用單層硬式掩模層所形成的溝槽具有更高的深寬比。在本實施例中，硬式掩模層30可為三層結構，包括膜層301、302及303。在一實施例中，膜層301、302及303由下而上可依序包括一硅外延層、一氮化硅層及一硅硼玻璃(borosilicateglass, BSG)層。在另一實施例中，膜層301、302及303由下而上可依序包括一氧化層、一氮化硅層、及一硅硼玻璃層。然而膜層301、302及303的材料不限于上述的材料且可包括其他合適材料。需注意的是，硬式掩模層30的層數不限于圖1所示的三層。在替代實施例中，硬式掩模層30可包括更多層，例如四層等。舉例來說，這些層由下而上可依序包括一氧化層、一硅外延層、一氮化硅層及一硅硼玻璃層。雖然增加硬式掩模層30中的層數可使所形成的溝槽隔離結構具有更高的深寬比，然而，隨著硬式掩模層30所包括的層數增加，可能會提高工藝復雜度及/或對蝕刻品質造成不良影響，因此需視實際需求調整硬式掩模層30所包括的層數及各層的厚度。
[0030]接著，如圖2所示，經由開口 30a蝕刻基板10的表面IOa以在基板10中形成具有一第一深度Hl的溝槽101。在一些實施例中，可通過各種非等向性干蝕刻工藝進行蝕刻以形成溝槽101，例如一反應性離子蝕刻(reactive ion etching, RIE)工藝。
[0031]之后，如圖3所示，在溝槽101中形成第一絕緣層160。在一些實施例中，可通過一高密度等離子體化學氣相沉積工藝或旋轉涂布工藝在硬式掩模層30上形成第一絕緣層160，并填入開口 30a及溝槽101中，然不限于此。再者，第一絕緣層160可包括氮化硅、氮氧化硅、氧化硅、或上述的任意組合。另外，在形成第一絕緣層160之前，可在溝槽101的側壁及底部順應性形成一襯層150，接著去除位于底部的襯層150。在一些實施例中，可通過一化學氣相沉積工藝形成襯層150。或者，可通過一熱氧化工藝在溝槽101的側壁形成氧化層以作為襯層150。在形成襯層150之后，可選擇性地實施一熱處理，例如回火處理，以消除襯層150與第一溝槽101之間可能存在的應力。然而，由于第一絕緣層160的填入深度為溝槽101的第一深度Hl與硬式掩模層30的高度的總和，因此第一絕緣層160難以完全填滿具有如此高深寬比的開口(含開口 30a及下方的溝槽101)，容易在其中形成空隙99a與縫隙99b,如圖3所示。
[0032]接著，為了消除空隙99a與縫隙9%，如圖4所示，回蝕刻第一絕緣層160，使第一絕緣層160低于基板表面IOa至一第二深度H2，借此在回蝕刻之后完全移除空隙99a與縫隙 99b。
[0033]之后，如圖5所示，在第一絕緣層160上方形成一第二絕緣層180，以填滿溝槽101。由于第二絕緣層180的填入深度為第二深度Hl與硬式掩模層30的高度的總和，因此填入的第二絕緣層180不易在其中形成空隙99a或縫隙99b。在一些實施例中，可通過一高密度等離子體化學氣相沉積工藝或旋轉涂布工藝在硬式掩模層30上形成第二絕緣層180，并填入開口 30a及溝槽101中，然不限于此。相似地，第二絕緣層180可包括氮化硅、氮氧化硅、氧化硅、或上述的任意組合。第二絕緣層180與第一絕緣層160可包括相同或相似的材料，或者包括不同材料。另外，在形成第二絕緣層180之前，也可在溝槽101的側壁上順應性形成一襯層170。在一些實施例中，可通過與形成襯層150相似的工藝形成襯層170。在形成襯層170之后，可選擇性地實施一熱處理以消除襯層170與第一溝槽101之間可能存在的應力。
[0034]最后，可通過一化學機械研磨(chemical mechanical polishing, CMP)工藝，以移除多余的第二絕緣層160及下方的硬式掩模層30，借此形成圖6所示的溝槽隔離結構。
[0035]根據上述實施例，可通過回蝕刻已形成于溝槽內的絕緣層，以移除形成于溝槽中的絕緣層中的空隙或縫隙，且在之后第二次填入絕緣層。因此所形成的溝槽隔離結構不具空隙或縫隙，進而具有良好的特性及電性隔離效果，而減少元件之間的電性短路。
[0036]雖然本發明已以多個較佳實施例發明如上，然其并非用以限定本發明，任何所屬【技術領域】技術人員，在不脫離本發明的精神和范圍內，當可作任意的更動與潤飾，因此本發明的保護范圍當視所附的權利要求所界定的范圍為準。
【權利要求】
1.一種溝槽隔離結構的制造方法，包括下列步驟: 在一基板上形成一硬式掩模層，其中該硬式掩模層包括至少三層，且具有至少一開口以局部暴露出該基板的一表面； 經由該開口蝕刻該基板的該表面，以在該基板中形成具有一第一深度的一溝槽； 在該溝槽中形成一第一絕緣層； 回蝕刻該第一絕緣層，使該第一絕緣層低于該基板表面至一第二深度； 在該第一絕緣層上方形成一第二絕緣層，以填滿該溝槽 '及 移除該硬式掩模層。
2.如權利要求1所述的溝槽隔離結構的制造方法，其中該硬式掩模層由下而上依序包括一硅外延層、一氮化硅層、及一硅硼玻璃層。
3.如權利要求1所述的溝槽隔離結構的制造方法，其中該硬式掩模層由下而上依序包括一氧化層、一氮化娃層、及一娃硼玻璃層。
4.如權利要求1所述的溝槽隔離結構的制造方法，其中使用一高密度等離子體化學氣相沉積工藝或旋轉涂布工藝形成該第一絕緣層。
5.如權利要求1所述的溝槽隔離結構的制造方法，其中使用一高密度等離子體化學氣相沉積工藝或旋轉涂布工藝形成該第二絕緣層。
6.如權利要求1所述的溝槽隔離結構的制造方法，還包括在形成該第一絕緣層或該第二絕緣層之前，在該溝槽的側壁上形成一襯層。
7.如權利要求6所述的溝槽隔離結構的制造方法，還包括在形成該襯層之后實施一熱處理。
8.—種溝槽隔離結構，包括: 一基板，其內具有至少一溝槽； 一第一絕緣層，形成于該溝槽下部 '及 一第二絕緣層，填入該溝槽中且位于該第一絕緣層上，其中該第一絕緣層及該第二絕緣層之間存在一界面。
9.如權利要求8所述的溝槽隔離結構，其中該第一絕緣層及第二絕緣層分別包括氮化硅、氮氧化硅、氧化硅、或上述的任意組合。
10.如權利要求8所述的溝槽隔離結構，還包括一襯層形成于該溝槽的側壁與該第一或該第二絕緣層之間。
【文檔編號】H01L21/762GK103515284SQ201210215520
【公開日】2014年1月15日 申請日期:2012年6月27日 優先權日:2012年6月27日
【發明者】陳逸男, 徐文吉, 葉紹文, 劉獻文 申請人:南亞科技股份有限公司