專利名稱：部分氣隙低k沉積的集成技術的制作方法
技術領域：
本發明一般地涉及半導體技術領域，更具體地來說，涉及一種半導體器件。
背景技術：
在半導體制造過程中，低k電介質是相對于二氧化硅具有較小的介電常數的材料。低K介電材料的實施是用于不斷減小微電子器件尺寸的若干策略之一。在集成電路中，絕緣電介質將導電部件(即，線互連)彼此分離。隨著元件尺寸不斷減小并且與晶體管之間的距離越來越近，絕緣電介質變薄到電荷積累的程度，并且在某種情況下，串擾對器件的性能產生不良影響。用相同厚度的低K電介質代替傳統的二氧化硅介電層減小了寄生電容，因此能夠具有較快的轉換速度和較低的熱損失。
發明內容
為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體器件，包括:襯底；以及低K介電層,位于所述襯底上方,其中，所述低K介電層的第一部分包括介電材料，以及所述低K介電層的第二部分包括氣隙，其中，所述第一部分和所述第二部分彼此橫向設置。在該半導體器件中，所述第一部分的所述介電材料不是低K介電材料。在該半導體器件中，所述半導體材料包括:氮化硅、氮氧化硅、碳化硅、摻氧碳化硅和摻氮碳化娃中的一種。在該半導體器件中，所述低K介電層進一步包括第三部分，其中，所述第一部分和所述第三部分橫向設置在所述第二部分的相對兩側。在該半導體器件中，所述第一部分包括:垂直延伸的第一濕氣阻擋層，與所述第二部分相鄰；以及介電材料，鄰近所述第一濕氣阻擋層的所述介電材料與所述第二部分相對。在該半導體器件中，所述第三部分包括:垂直延伸的第二濕氣阻擋層，與所述第二部分相鄰；以及導電材料，鄰近所述第二濕氣阻擋層的所述導電材料與所述第二部分相對。在該半導體器件中，所述導電材料包括銅，以及其中，所述垂直延伸的第一濕氣阻擋層和所述垂直延伸的第二濕氣阻擋層包括銅擴散阻擋材料。在該半導體器件中，所述低K介電層的所述第一部分和所述第三部分包括:蝕刻停止層，覆蓋半導體襯底；介電材料，覆蓋所述蝕刻停止層，其中，所述介電材料不是低K介電材料；以及硬掩模材料，覆蓋所述介電材料。根據本發明的另一方面，提供了一種半導體器件，包括:襯底；以及低K介電層，位于所述襯底上方，所述低K介電層包括其中具有多個氣隙區的介電層，其中，所述多個氣隙區彼此橫向設置。在該半導體器件中，所述介電層不是低K介電材料。在該半導體器件中，所述介電層包括:氮化硅、氮氧化硅、碳化硅、摻氧碳化硅和摻氮碳化娃中的一種。
在該半導體器件中，所述多個氣隙中的每一個都包括:設置在氣隙中的導電柱，從而限定出第一子氣隙和第二子氣隙，其中，第一子氣隙和第二子氣隙位于導電柱的相對兩側。在該半導體器件中，每一個氣隙都具有由所述介電層限定出的第一相對側面和第二相對側面，進一步包括:第一垂直濕氣阻擋層和第二垂直濕氣阻擋層，分別設置在所述氣隙的所述第一相對側面上和所述第二相對側面上，并且鄰接所述介電層。在該半導體器件中，所述第一子氣隙由所述第一濕氣阻擋層和所述導電柱的第一側面限定出，以及所述第二子氣隙由所述第二濕氣阻擋層和所述導電層的相對的第二側面限定出。根據本發明的又一方面，提供了一種半導體器件，包括:襯底；以及低K介電層，包括非低K介電材料,所述非低K介電材料具有橫向設置在所述低K介電層中的多個氣隙。在該半導體器件中，至少一個氣隙包括:橫向設置的第一垂直壁和第二垂直壁，其中，所述第一垂直壁是所述非低K介電材料的第一壁部，以及其中，所述第二垂直壁是所述至少一個氣隙中的柱結構的第一側壁。在該半導體器件中，所述柱結構包括導電柱，以及進一步包括:垂直濕氣阻擋層，設置在所述非低K介電材料的第一壁部上；以及垂直擴散阻擋層，設置在所述導電柱的所述第一側壁上，從而限定出所述垂直濕氣阻擋層和所述垂直擴散阻擋層之間的至少一個氣隙。在該半導體器件中，所述導電柱包括銅，并且所述垂直擴散阻擋層包括銅擴散阻擋材料。在該半導體器件中，至少一個氣隙由所述非低K介電材料的第一相對側壁和第二相對側壁限定出，并且包括:第一子氣隙和第二子氣隙，通過導電柱間隔開；其中，所述第一子氣隙的一側由所述非低K介電材料的所述第一側壁限定出，并且第一子氣隙的另一側由所述導電柱的所述第一側壁限定出，以及其中，所述第二次子氣隙的一側由所述非低K介電材料的所述第二側壁限定出，并且所述第二次子氣隙的另一側由所述導電柱的第二側壁限定出。該半導體器件進一步包括:在第一子氣隙中的第一垂直濕氣阻擋層，設置在所述非低K介電材料的所述第一側壁上；在第二子氣隙中的第二垂直濕氣阻擋層，設置在所述非低K介電材料的所述第二側壁上；在第一子氣隙中的第一垂直擴散阻擋層，設置在所述導電柱的所述第一側壁上；在第二子氣隙中的第二垂直擴散阻擋層，設置在所述導電柱的所述第二側壁上，其中，所述第一子氣隙由所述第一垂直濕氣阻擋層和所述第一垂直擴散阻擋層之間的間隙限定出，以及其中，所述第二子氣隙由所述第二垂直濕氣阻擋層和所述第二垂直擴散阻擋層之間的間隙限定出。
圖1和圖2是根據本公開內容的一個實施例示出有關低介電常數結構的各個部件的部分橫截面圖。圖3是根據本公開內容的實施例示出形成低介電常數層的方法的流程圖。圖4至圖8是根據圖3的方法示出在形成低介電常數層過程中的各個步驟的部分橫截面圖。圖9是根據本公開內容的另一個實施例示出形成低介電常數層的方法的流程圖。圖10至圖20是根據圖9的方法示出在形成低介電常數層過程中的各個步驟的部分橫截面圖。
具體實施例方式現在將參考
本發明的一個或多個實施例，其中，在整個附圖和所描述的實施例中，將相同的參考標號用于指定相同的元件。附圖沒有必要按比例繪制。傳統的介電層(如二氧化硅)具有大約3.9的相對較高的介電常數，而其它材料(如摻氟氧化硅)，具有大約3.7的介電常數。一種稱為低K介電材料的材料具有大約3.0或更低的介電常數，而2.0或更低的介電常數被視為超低K介電材料。另一方面,空氣的介電常數為1.0。使用各種低K介電材料的策略具有機械性能差、附著力低、集成困難以及缺陷控制落后的缺點。本公開內容利用在較多的傳統介電層中的氣隙來降低介電層的有效介電常數。圖1是根據一個實施例示出半導體器件的部分橫截面圖。該器件包括半導體襯底100 (semiconductor body),如襯底,或襯底中的摻雜講區，如形成在輕摻雜p型襯底102中的η阱區。任何類型的半導體襯底(諸如原始材料、摻雜的原始材料、形成在襯底上方的外延層等)都可以構成半導體襯底，并且認為所有這些變型例都屬于本公開內容的范圍。一般來說，低K介電層106覆蓋半導體襯底102，其中，在一個區域108中的低K介電層106包括:第一部分110、第二部分112和第三部分114。在一個實施例中，第一部分110和第三部分114包括介電材料，而第二部分112包括氣隙。雖然圖1僅僅示出具有第一部分110，第二部分112和第三部分114的一個區域108，但是可以通過低K介電層106再生成很多這種區域，例如區域108。在低K介電層106中的氣隙112用于降低整個層的有效介電常數。通過形成很多氣隙112和橫向位于氣隙兩側的電介質110和114,能夠保持低K介電層106的結構穩定性。此外，在圖2所示的一個實施例中，可以形成濕氣阻擋層(moisture barrier layer)118和濕氣阻擋層120 (在氣隙112的兩個側面上垂直延伸)，以提供濕氣阻擋層，該濕氣阻擋層保護第一部分110和第三部分114中的介電材料以免由于可能存在于氣隙112內的任何濕氣而導致污染和/或劣化。此外，如圖2所示，導電材料122 (諸如，銅)可能位于氣隙112附近，導電材料122橫向設置成與第二濕氣阻擋層120緊接。在一個實施例中，可以同時形成導電材料122和其它導電金屬，或者可選地，在獨立的工藝步驟中形成導電材料122和其它導電金屬。在一個實施例中，導電層122是銅并且濕氣阻擋層120也可以作為銅擴散阻擋層。在一個實施例中，濕氣阻擋層包括氮化硅，然而，可以采用提供濕氣阻擋和防止擴散的任何材料，并且認為這些材料都屬于本公開內容的范圍。在實施例中，導電層122包括銅，擴散阻擋層124也位于導電層的相對側面上，以防止銅向外擴散進入介電材料中。再者，盡管圖1和圖2僅僅示出了介電層中的一個氣隙112，但是可以增加氣隙的數量從而包括大量的氣隙，因此，在保持該層的結構穩定性的同時，降低了低K介電層106的有效介電常數。而且，如圖2所示，在介電層106中形成氣隙112以后，可以在介電層106上方形成覆蓋層126，諸如，蝕刻停止層。
現在參考圖3，圖3是表示方法200中的各個步驟的流程圖，方法200可以用來制造低K介電層，諸如圖1和圖2中的介電層106。盡管下文作為一系列步驟或事件示出并描述了方法200，但是應該理解，本發明不僅限于這些步驟或者事件的所示順序。例如，根據本發明，除了本文所示的和/或所描述的順序以外，一些步驟可以以不同的順序發生和/或與其它步驟或事件同時發生。此外，根據本公開內容，可能不需要全部示出的步驟來實施方法。而且，也可以結合制造包括有源器件和無源器件的集成電路(IC)來實施根據本公開內容的方法。方法200從步驟202開始并且進行至步驟204，其中，阱可以形成在襯底中，以形成半導體襯底。可選地，半導體襯底可以包括:襯底本身或在襯底上方生長的外延層。可以采用任何形式的半導體襯底并且認為這些半導體襯底都屬于本公開內容的范圍。再次參考圖3，在步驟206中，一個或多個氣隙112形成在介電層106中。在一個實施例中，例如，通過使用圖案化的光刻膠作為掩模進行蝕刻，然后，例如通過灰化去除光刻膠來形成氣隙112。然后，在圖3中的步驟208中，在基本共形沉積工藝過程中，在氣隙中形成濕氣阻擋層，隨后如圖5所示，進行各向異性蝕刻以去除橫向表面上的濕氣阻擋材料，留下在氣隙112的兩個側面上垂直延伸的濕氣阻擋層118和濕氣阻擋層120。在一個實施例中，沉積技術可以包括原子層沉積(ALD)并且各向異性蝕刻可以包括反應性離子蝕刻(RIE)，然而，也可以采用其他共形沉積和各向異性蝕刻并且認為其他共形沉積和各向異性蝕刻都屬于在本公開內容的范圍。再次參考圖3，方法200包括:在步驟210中，在氣隙112中形成導電柱以限定出子氣隙(sub-air gaps)。在一個實施例中，可以通過以下工藝來實施步驟210:首先,在濕氣阻擋層118和濕氣阻擋層120的橫向的兩個側面上沉積犧牲層，然后，進行各向異性蝕刻以形成垂直延伸的犧牲區216，犧牲區216緊接濕氣阻擋層118和濕氣阻擋層120。隨后，形成導電層以填充剩余氣隙112并且例如，通過化學機械拋光(CMP)進行平坦化，以形成更平坦的表面，從而暴露介電層106、濕氣阻擋層118、濕氣阻擋層120、犧牲區216和導電柱122的頂部邊緣。如圖7所示，當蝕刻暴露的犧牲區216以去除該暴露的犧牲區時，步驟210結束，從而限定出位于導電柱122兩側的子氣隙218。在一個實施例中，犧牲區216是氧化物，然而，相對于介電層106、濕氣阻擋層118、濕氣阻擋層120以及導電柱122具有充分選擇性的其它材料都可以采用，并且所有認為這些材料都屬于本公開內容的范圍。此外，用來去除犧牲區216的蝕刻可以是濕蝕刻，但是也可以采用具有充分選擇性的干蝕刻。而且，在一個實施例中，導電圓柱或導電柱122由銅構成，但是可以采用其它材料，例如，導電材料、半導體材料、或者絕緣材料。最后，方法200包括在下層結構上方形成覆蓋層220，以覆蓋子氣隙。在一個實施例中，覆蓋層220包括蝕刻停止層，但是可以采用任何層并且認為這些層都屬于本公開內容的范圍。在一個實施例中，可以通過化學汽相沉積(CVD)或其它膜形成工藝來形成覆蓋層 220。在流程圖9和圖10至圖20的部分橫截面圖中示出了形成低K介電層106的另一種方法300。方法300從進行介電層工藝的步驟302開始，其中，在半導體襯底100上方形成介電層106。在一個實施例中，通過化學汽相沉積(CVD)形成介電層106，然而，任何形成該層的方式都可以采用并且認為所有這些變型例都屬于本公開內容的范圍。在圖10示出的一個實施例中，介電層106直接形成在作為半導體襯底的原始材料襯底上方，然而，摻雜區或外延形成區也可以包括這種半導體襯底。此外，盡管圖10示出了直接位于半導體襯底100上方的介電層106，但是應該理解，半導體襯底和介電層之間可以存在一個或多個中間層(intervening layer)。方法300繼續進行至圖9的步驟304，其中，圖案化沉積的介電層106形成介電柱。其中，在圖10中分別用參考標號106a、106b和106c標示出這種介電柱。盡管圖10示出了三個介電柱，但是應該理解，介電柱的數量可以變化并且認為所有這些變型例都屬于本公開內容的范圍。在一個實施例中，介電柱106a是由下層的蝕刻停止層306(ESL)、介電材料106和上層的硬掩模層308 (HM)構成的多層。在步驟302中，依次沉積這些層，例如，可以通過化學汽相沉積來沉積這些層。在一個示例中，蝕刻停止層306可以是氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)、摻氧碳化硅(SiOC)和摻氮碳化硅(SiCN)。在一個示例中，硬掩模層308可以是氮氧化娃(SiON)或摻氧碳化娃(SiOC)。一旦將多層介電層圖案化為形成介電柱106a、106b、和106c，就在對應介電柱之間限定出了間隙310。參考圖9和圖10，方法300包括:在步驟314中，在介電柱106a、介電柱106b和介電柱106c上方形成濕氣阻擋層312。為了沿著介電柱的側壁316共形粘附，通過共形沉積工藝(如原子層沉積(ALD))形成濕氣阻擋層312。在一個實施例中，如在進一步的處理中可以理解的，濕氣阻擋層包括:還可以作為擴散阻擋層的氮化硅。可以采用任何防濕氣阻擋材料(例如，ALD氮化硅(SiN)或碳氮化硅(SiCN))并且認為所有這些材料都屬于本發明的范圍。在步驟318中，圖案化濕氣阻擋層312，以去除位于橫向表面上方的濕氣阻擋層的部分，如介電柱106a、介電柱106b和介電柱106c和多個介電柱之間的間隙310的區域的頂部。如圖11所示，該圖案化留下在介電柱的兩個側面上垂直延伸的濕氣阻擋層320、濕氣阻擋層322。在一個實施例中，使用各向異性蝕刻(如反應離子蝕刻(RIE))圖案化濕氣阻擋層，基本上相對于硬掩模308和半導體襯底100選擇各向異性蝕刻。參考圖9，在步驟326中，如圖12所示，在共形沉積工藝(如ALD)過程中，在介電柱106a、106b和106c上方形成犧牲層324。在一個實施例中，犧牲層324是氧化物，然而，可以采用具有相同功能的其它材料，這將在后文中得到充分的理解。例如，這些材料包括ALD二氧化硅(SiO2),由于對于SiN或SiCN阻擋膜具有很大的蝕刻選擇性，所以ALD SiO2是優選的。然后，在圖9的步驟328中，實施犧牲層蝕刻，以去除位于橫向表面上方(例如，位于介電柱106a、介電柱106b和介電柱106c的硬掩模308上方，以及位于介電柱之間的間隙310中)的犧牲層324部分。此外，如圖13所示，這種蝕刻可以是各向異性蝕刻，從而生成在介電柱106a、介電柱106b和介電柱106c的相對側面上垂直延伸的犧牲區330和犧牲區332，并且犧牲區330和犧牲區332分別設置成緊接濕氣阻擋層320和322。再次參考圖9，在步驟336中，如圖14所示，形成位于介電柱106a、介電柱106b和介電柱106上方的第二濕氣阻擋層334。然后，如圖15所示，圖案化第二濕氣阻擋層334，以去除位于介電柱106a、介電柱106b和介電柱106c頂部的橫向部分以及位于間隙310中的橫向部分。如圖15所示，在圖9的步驟337中，圖案化第二濕氣阻擋層334生成在相對兩個側面上垂直延伸的第二對濕氣阻擋層338和340，其中，如圖15所示，第一濕氣阻擋層320和322和第二濕氣阻擋層338和340分別有效地介于犧牲區332和犧牲區330之間。
在圖9的步驟342中，如圖16所示，方法300繼續在介電柱106a、介電柱106b和介電柱106c上方并且在介電柱106a、介電柱106b和介電柱106c之間形成導電層344,從而填充介電柱之間的間隙310。在一個示例中，在形成導電層344之前，如果由銅形成導電層344，則形成銅阻擋層，如氮化鈦(TiN)層或氮化鉭(TaN)層。在一個示例中，通過物理汽相沉積形成銅阻擋層。在一個實施例中，導電層344包括銅，并且通過沉積銅種子層，接著通過電鍍工藝來形成導電層344。可選地，導電層可以由諸如鋁的其它材料形成。可以采用任何導電材料并且認為這些導電材料都屬于本公開內容的范圍。在一個可選實例中，采用了石墨烯(Graphene)。在一個實施例中，與在集成電路芯片上方形成器件的金屬化層同時，沉積形成銅層。然后，在圖9的步驟346中，平坦化導電層，如圖17所示，導致去除位于介電柱106a、介電柱106b和介電柱106c的頂部的導電材料(例如,暴露硬掩模部分308),并且留下位于第二濕氣阻擋層338和第二濕氣阻擋層340之間的導電材料，以形成導電柱348。在一個實施例中，在步驟346中，通過CMP實施平坦化，然而，可以實施任何平坦化工藝，并且認為所有這些工藝都屬于本公開內容的范圍。如圖17所示，平坦化導電層344導致濕氣阻擋層320、濕氣阻擋層322、濕氣阻擋層338和濕氣阻擋層340和犧牲層330和犧牲層332的部分350暴露出來。在圖9的步驟352中，由于這種暴露，如圖18所示，去除犧牲層材料330和犧牲層材料332，從而限定出了氣隙112，該氣隙112由第一濕氣阻擋層320、322和第二濕氣阻擋層338、340限定出。在圖9的步驟354中，如圖19所示，在介電柱106a、介電柱106b和介電柱106c、以及氣隙112上方形成覆蓋層220，從而覆蓋氣隙。然后，方法300在步驟356處停止，然而，應該理解，也可以繼續進行其它有關后道工序的其他的介電層工藝。參考圖19，放大該圖19的一部分以有助于詳細說明圖20中的各個部件。可以看出，在兩個介電柱106a和106b之間存在兩對濕氣阻擋層322、340和320、338，這兩對濕氣阻擋層圍繞位于導電柱348的兩側的氣隙112。濕氣阻擋層322、340和濕氣阻擋層320、338防止濕氣從氣隙移動到介電材料106a，106b中，否則濕氣可能對器件性能和/或可靠性產生負面影響。此外，如圖20所示，氣隙112的寬度360與在圖12中形成的犧牲層324的厚度相對應。通過制造更厚的犧牲層324，可以增加氣隙112的厚度360。同樣地，通過降低犧牲層324厚度，可以降低氣隙112的厚度360。以這種方式，可以調節介電層106的有效介電常數，或者根據需要改變介電層106的介電常數。可以理解，氣隙變得越大，該層的有效介電常數降低的越多。類似地,再次參考圖20，通過改變介電柱106a、介電柱106b和介電柱106c的間距(pitch)，可以改變導電柱或導電圓柱348的寬度362，其中，圖10中的間隙310也改變。同樣地,也可以改變介電柱106a、介電柱106b和介電柱106c的寬度，從而也調節由介電柱和相應的間隙310的寬度限定出的間距。在上述方式中，也可以改變在介電層106內的氣隙112的密度以提供改變介電層106的有效介電常數的另一自由度(degree of freedom)。盡管期望以任何程度改變氣隙112的寬度360和導電柱348的寬度362，但是需要考慮一些實際情況。即，氣隙的寬度360不能太大以至于隨后形成的覆蓋層220填充氣隙112。類似地，導電柱348的寬度不能太窄以至于間隙310太小沒有適當地形成在其中銅或其它導電材料。
雖然相對于一個或多個實施例說明和描述了本發明，但在不違背所附權利要求的精神和范圍內可以對所示實例進行變更和/或修改。特別是對于上述元件或結構(組件、器件、電路、系統等)所實現的各個功能來說，除非特別說明，即使結構上不等效于在本發明所示的示例性實施例中實現這種功能的公開結構，用來描述這些元件的術語(包括“裝置”的相關術語)旨在與實現所述元件的特定功能的任何元件或結構(例如，在功能上等效)相對應。此外，雖然相對于幾個實施例中的僅一個公開了本發明的特定特征，但是由于任何給定或特定應用來說，該特征是預期的或者優選的，所以這種特征可與其他實施例的一個或多個其它特征相結合。而且，在一定程度上，在具體說明書和權利要求書中均使用的術語“包括”、“包含”、“具有”、“有”、“含有” ("including" /'includes", "having"，"has", "wUh")或其變形，這些術語旨在以與“包括”類似的方式涵蓋。
權利要求
1.一種半導體器件，包括: 襯底；以及 低K介電層,位于所述襯底上方，其中，所述低K介電層的第一部分包括介電材料，以及所述低K介電層的第二部分包括氣隙，其中，所述第一部分和所述第二部分彼此橫向設置。
2.根據權利要求1所述的半導體器件，其中，所述第一部分的所述介電材料不是低K介電材料。
3.根據權利要求2所述的半導體器件，其中，所述半導體材料包括:氮化硅、氮氧化硅、碳化娃、摻氧碳化娃和摻氮碳化娃中的一種。
4.根據權利要求1所述的半導體器件，其中，所述低K介電層進一步包括第三部分，其中，所述第一部分和所述第三部分橫向設置在所述第二部分的相對兩側。
5.根據權利要求4所述的半導體器件，其中，所述第一部分包括: 垂直延伸的第一濕氣阻擋層，與所述第二部分相鄰；以及 介電材料，鄰近所述第一濕氣阻擋層的所述介電材料與所述第二部分相對。
6.根據權利要求5所述的半導體器件，其中，所述第三部分包括: 垂直延伸的第二濕氣阻擋層，與所述第二部分相鄰；以及 導電材料，鄰近所述第二濕氣阻擋層的所述導電材料與所述第二部分相對。
7.根據權利要求6所述的半導體器件，其中，所述導電材料包括銅，以及其中，所述垂直延伸的第一濕氣阻擋層和所述垂直延伸的第二濕氣阻擋層包括銅擴散阻擋材料。
8.根據權利要求4所述的半導體器件，其中，所述低K介電層的所述第一部分和所述第三部分包括: 蝕刻停止層，覆蓋半導體襯底； 介電材料，覆蓋所述蝕刻停止層，其中，所述介電材料不是低K介電材料；以及 硬掩模材料，覆蓋所述介電材料。
9.一種半導體器件，包括: 襯底；以及 低K介電層,位于所述襯底上方,所述低K介電層包括其中具有多個氣隙區的介電層，其中，所述多個氣隙區彼此橫向設置。
10.一種半導體器件，包括: 襯底；以及 低K介電層,包括非低K介電材料,所述非低K介電材料具有橫向設置在所述低K介電層中的多個氣隙。
全文摘要
一種半導體器件包括半導體襯底和覆蓋半導體襯底的低K介電層。低K介電層的第一部分包括介電材料，并且低K介電層的第二部分包括氣隙，其中，第一部分和第二部分彼此橫向設置。還公開了形成低K介電層的一種方法，包括在半導體襯底上方形成介電層；形成多個氣隙，多個氣隙在介電層中彼此橫向設置；以及在介電層和氣隙上方形成覆蓋層。本發明還提供了部分氣隙低K沉積的集成技術。
文檔編號H01L21/762GK103151296SQ20121020866
公開日2013年6月12日 申請日期2012年6月19日 優先權日2011年12月7日
發明者張宏睿, 李志聰, 周友華, 張簡旭珂, 郭銘修 申請人:臺灣積體電路制造股份有限公司