半導體結構及其形成方法
【專利摘要】本發明提供一種利用溝槽工藝形成的半導體結構及其形成方法，通過設置與柵極溝槽連接的柵極引出溝槽，該柵極引出溝槽通過柵極接觸孔與柵極金屬電極接觸，替代傳統的柵極接觸溝槽與柵極金屬電極直接接觸的結構，形成該半導體結構僅需要使用三次掩膜：溝槽掩膜、接觸孔掩膜、金屬層掩膜。相對于傳統的五次掩膜工藝，在不降低器件性能的同時，大大減少MOSFET器件制造過程中的掩膜次數，降低工藝復雜度，降低成本，減少器件的制造時間，提供生產效率。
【專利說明】半導體結構及其形成方法
【技術領域】
[0001]本發明涉及半導體設計和制造【技術領域】，特別涉及一種半導體結構及其形成方法。
【背景技術】
[0002]MOSFET功率器件的制造工藝包括:傳統的平面工藝和當前的溝槽工藝。以溝槽工藝為例，圖1所示為通過溝槽工藝形成的N溝道的MOSFET器件的結構剖面圖。如圖1所示，其工藝步驟通常是在N+半導體襯底9’上形成N-型外延層8，;在外延層8，上形成二氧化硅層，使用P阱(P-well)掩膜板(mask)定義P阱區；在硅片表面生長一層厚的二氧化硅層，使用溝槽掩膜板定義溝槽區域，并在N-外延層上形成多個溝槽，通過熱氧化在溝槽中生長柵氧化層7’，在柵氧化層7’上淀積多晶硅層，然后對多晶硅層進行回刻，形成柵電極6’ ；接著在所定義的P阱區內，進行P型雜質離子注入和擴散，形成P阱區5’ ；再使用N+掩膜板，在P阱區內定N+源極接觸區域，進行N型雜質離子的注入和擴散，形成N+源極接觸區域4’ ；隨后在芯片表面淀積絕緣介質層3’，使用接觸孔掩膜板定義接觸孔圖形，光刻源極孔2’，在孔內填充阻擋層金屬；在芯片表面形成金屬層；然后使用金屬層掩膜板，定義柵極金屬區域和源極金屬區域，并采用干法刻蝕形成柵極金屬電極11’和源極金屬電極I’ ；最后在半導體襯底9’的背面淀積金屬層形成漏極金屬電極10’。
[0003]從以上制造流程可以看出，現有的溝槽工藝制程至少包括五層光刻掩膜版:P阱掩膜板、溝槽掩膜層、N+掩膜板、接觸孔掩膜板和金屬層掩膜板。即在器件制造過程中，需要經過5次光刻，而每次光刻需要經過至少8個工藝步驟，包括氣相成膜、旋轉涂膠、烘焙、曝光、曝光后烘陪、顯影、固膜烘陪和顯影檢查，這些步驟在芯片制造過程中占有非常大的機臺比例和時間比例。
[0004]因此，需要一種能夠減少MOSFET器件制造過程中的掩膜次數的溝槽工藝，以大幅度降低成本，減少器件的制造時間，提供生產效率。
【發明內容】
[0005]本發明的目的旨在至少解決上述技術缺陷之一，特別是提供一種利用溝槽工藝形成的MOSFET器件結構及其形成方法，通過減少MOSFET器件制造過程中的掩膜次數，從而大幅度降低成本，減少器件的制造時間，提供生產效率。
[0006]為達到上述目的，本發明一方面提出了一種半導體結構，包括:
[0007]半導體襯底，所述半導體襯底的第一表面依次形成有外延層和絕緣層；
[0008]源極區，形成在所述半導體襯底的所述第一表面，所示源極區包括:多條相互連通的柵極溝槽，形成在所述外延層中，分別沿第一方向和第二方向平行設置，所述多條柵極溝槽將所述源極區劃分為多個元胞區；源極金屬電極，形成在所述絕緣層上；和多個源極接觸孔，每個所述源極接觸孔分別位于每個所述元胞區，貫通所述源極金屬電極和絕緣層到達所述外延層；[0009]柵極區，形成在所述半導體襯底的所述第一表面，所述柵極區包括:至少一條柵極引出溝槽，形成在所述外延層中，且與所述柵極溝槽連接，柵極金屬電極，形成在所述絕緣層上，和至少一個柵極接觸孔，每條所述柵極引出溝槽分別通過每個所述柵極接觸孔與所述柵極金屬電極連接；和
[0010]漏極，形成在所述半導體襯底的第二表面。
[0011]在本發明的一個實施例中，所述半導體結構還包括形成在所述半導體襯底上的所述源極區和柵極區兩側的至少一條隔離溝槽，所述隔離溝槽形成在所述外延層中作為截止環，一方面用于隔離各個器件，另一方面用于使電場均勻分布在各個截止環上，防止電擊穿。本發明實施例中隔離溝槽設計具有較好的電場截止效果，并且高溫漏電小，高溫可靠性好。
[0012]在本發明的一個實施例中，所述隔離溝槽的寬大于所述柵極溝槽的寬度，以增強隔離效果。
[0013]在本發明的一個實施例中，所述柵極溝槽、柵極引出溝槽和隔離溝槽中形成有柵介質層，所述柵介質層上形成有柵極層。
[0014]在本發明的一個實施例中，所述外延層從下至上依次包括:第一類型輕摻雜外延
層、第二類型阱層、第一類型重摻雜外延層。
[0015]在本發明的一個實施例中，所述源極區的邊界處形成有至少一個邊界接觸孔，所述邊界接觸孔貫通所述源極金屬電極和絕緣層到達所述外延層。通過設置邊界接觸孔，使元胞區外圍的外延層的第二類型阱層和第一類型重摻雜外延層與源極等電位，以避免由于第二類型阱層和第一類型重摻雜外延層的懸空而造成表面漏電。
[0016]在本發明的一個實施例中，所述源極接觸孔、柵極接觸孔和邊界接觸孔分別到達所述外延層的第二類型阱層。
[0017]本發明另一方面還提出了一種上述半導體結構的形成方法，包括以下步驟:
[0018]SOl:提供所述半導體襯底；
[0019]S02:在所述半導體襯底的所述第一表面上形成所述第一類型輕摻雜外延層；
[0020]S03:刻蝕所述第一類型輕摻雜外延層形成溝槽，所述溝槽包括所述柵極溝槽和柵極弓丨出溝槽，在所述溝槽中形成所述柵介質層，在所述柵介質層上形成所述柵極層；
[0021]S04:在所述第一類型輕摻雜外延層內的上部區域形成所述第二類型阱層，在所述第二類型阱層內的上部區域形成所述第一類型重摻雜外延層；
[0022]S05:在所述第一類型重摻雜外延層上形成所述絕緣層；
[0023]S06:刻蝕所述絕緣層和部分所述第二類型阱層形成所述源極接觸孔和柵極接觸孔；
[0024]S07:在所述絕緣層表面形成第一金屬層，刻蝕所述第一金屬層形成所述源極金屬電極和柵極金屬電極；和
[0025]S08:在所述半導體襯底的所述第二表面上形成作為漏極的第二金屬層。
[0026]在本發明的一個實施例中，步驟S02中形成所述第一類型輕摻雜外延層之后，還包括:在所述第一類型輕摻雜外延層上形成氧化層，以防止步驟S03中刻蝕溝槽時對半導體襯底造成損傷。
[0027]在本發明的一個實施例中，步驟S03進一步包括:S031:刻蝕所述氧化層和第一類型輕摻雜外延層形成所述溝槽；S032:去除所述氧化層，并在所述溝槽中形成犧牲氧化層；
S033:去除所述犧牲氧化層，并在所述溝槽中形成所述柵介質層；和S034:在所述柵介質層上形成所述柵極層。通過在溝槽中形成犧牲氧化層的方式，可以去除溝槽內壁的晶格棱角，形成平滑的暴露表面。
[0028]在本發明的一個實施例中，步驟S03中形成的所述溝槽還包括:至少一條所述隔離溝槽。所述隔離溝槽形成在所述外延層中，用于隔離各個器件。本發明實施例中隔離溝槽設計具有較好的電場截止效果，并且高溫漏電小，高溫可靠性好。
[0029]在本發明的一個實施例中，所述隔離溝槽的寬度大于所述柵極溝槽的寬度，以增強隔離效果。
[0030]在本發明的一個實施例中，步驟S06包括:刻蝕所述絕緣層和部分所述第二類型阱層形成至少一個所述邊界接觸孔。通過設置邊界接觸孔，使元胞區外圍的外延層的第二類型阱層和第一類型重摻雜外延層與源極等電位，以避免由于第二類型阱層和第一類型重摻雜外延層的懸空而造成表面漏電。
[0031]本發明提供一種利用溝槽工藝形成的MOSFET器件結構及其形成方法，通過設置與柵極溝槽連接的柵極引出溝槽，該柵極引出溝槽通過柵極接觸孔與柵極金屬電極接觸，替代傳統的柵極接觸溝槽與柵極金屬電極直接接觸的結構。并且，通過對整個器件表面進行注入，以形成阱區和源極接觸區域，故形成該器件結構僅需要使用三次掩膜:溝槽掩膜、接觸孔掩膜、金屬層掩膜。相對于傳統的五次掩膜工藝，節省了阱區掩膜和源極接觸區域掩膜，在不降低器件性能的同時，大大減少MOSFET器件制造過程中的掩膜次數，降低工藝復雜度，降低成本，減少器件的制造時間，提供生產效率。
[0032]本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
【專利附圖】
【附圖說明】
[0033]本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中:
[0034]圖1為通過現有的溝槽工藝形成的N溝道的MOSFET器件的結構剖面圖；
[0035]圖2為本發明實施例的半導體結構的俯視圖；
[0036]圖3為沿圖2所示的半導體結構的線AA’的剖面圖；
[0037]圖4為圖2所示的半導體結構的柵極接觸孔的局部剖面圖；
[0038]圖5-11為本發明實施例的半導體結構的形成方法的中間步驟的結構剖面圖。
【具體實施方式】
[0039]下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。
[0040]在本發明的描述中，需要理解的是，術語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
[0041]需要說明的是，此外，術語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特征的數量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。進一步地，在本發明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。
[0042]在本發明的描述中，需要說明的是，除非另有明確的規定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本發明中的具體含義。
[0043]需指出的是，本發明實施例以N溝道的MOSFET器件為例描述本發明提供的半導體結構及其形成方法，對于P溝道的MOSFET器件可以參照本實施例對應改變摻雜狀態，在此不再贅述。對于與本實施例所描述的MOSFET器件具有相同或相似結構的半導體結構，均落在本發明的保護范圍之內。
[0044]圖2為本發明實施例的半導體結構的俯視圖，圖3為沿圖2所示的半導體結構的線AA’的剖面圖。如圖2和圖3所示，該半導體結構包括:半導體襯底9、形成在半導體襯底9的第一表面的源極區100和柵極區200，形成在半導體襯底9的第二表面的漏極10。其中，第一表面和第二表面分別為半導體襯底9的頂面和底面。
[0045]其中，半導體襯底9可以是制備MOS器件的任何半導體襯底，具體可以是但不限于硅、鍺硅、鍺、砷化鎵、砷化鎵、砷化銦或者磷化銦等半導體材料。半導體襯底9可以可選地包括外延層，可以被應力改變以增強其性能，以及也可以包括絕緣體上半導體(SOI)結構。在本實施例中，半導體襯底9可以為N型重摻雜的娃襯底,其第一表面形成有外延層8。其中，外延層8自下至上依次包括N型輕摻雜的外延層12、P型阱層5、N型重摻雜外延層4。在外延層8上形成有絕緣層3，絕緣層3可以是硼磷硅玻璃(BPSG)，也可以是正硅酸乙脂(TEOS)或者其他絕緣介質。
[0046]源極區100包括:多條柵極溝槽13、源極金屬電極I和源極接觸孔2。其中，多條柵極溝槽13形成在外延層8中、分別沿第一方向(橫向，即圖2中W方向)和第二方向(縱向，即圖2中L方向)平行設置且相互連通；源極金屬電極I形成在絕緣層3上；多條柵極溝槽13將源極區100劃分為多個元胞區14，每個源極接觸孔2分別位于每個元胞區14，且貫通源極金屬電極I和絕緣層3到達外延層8的P型阱層5。
[0047]柵極區200包括:至少一條柵極引出溝槽15、柵極金屬電極11、至少一個柵極接觸孔16。其中，圖2中所示為兩條柵極引出溝槽15形成在外延層8中、沿第一方向設置，且與橫向的柵極溝槽13連接；柵極金屬電極11形成在在絕緣層3上；柵極接觸孔16貫通柵極金屬電極11和絕緣層3到達外延層8的P型阱層5 ;每條柵極引出溝槽15分別通過每個柵極接觸孔16與柵極金屬電極11連接，請參見如圖4所示的柵極接觸孔局部剖面圖。
[0048]需指出的是，在本實施例中，為了清楚顯示該半導體結構的元胞區結構，在圖2中未顯示絕緣層3以及覆蓋在柵極溝槽13上的柵極金屬電極11和覆蓋在柵極引出溝槽15上的源極金屬電極I。并且，為清楚簡潔起見，圖2中的柵極溝槽13和柵極引出溝槽15中未顯不柵介質層7和柵極層6。
[0049]在本發明實施例中，該半導體結構還可以包括形成在半導體襯底9上的源極區100和柵極區200兩側的至少一條隔離溝槽17作為截止環，一方面用于隔離各個器件，另一方面用于使電場均勻分布在各個截止環上，防止電擊穿。圖2示出形成在柵極區200 —側的4條隔離溝槽17作為示例，需指出的是，圖中所示的隔離溝槽17的形狀和數量僅用于描述方便起見，并不用于限制本發明。四條隔離溝槽17平行設置在外延層8中，且隔離溝槽17的上沿與形成在外延層8上的絕緣層3相接，隔離溝槽17的深度可以與柵極溝槽13、柵極引出溝槽15相當，從而可以利用同一塊溝槽掩膜板一體化形成。本發明實施例中隔離溝槽設計可以配合其3mask的制造方法，具有較好的電場截止效果，較小的高溫漏電，以及較好的高溫可靠性。優選地，隔離溝槽17的寬度大于柵極溝槽13的寬度，以增強隔離效果。
[0050]在本發明實施例中，柵極溝槽13、柵極引出溝槽15和隔離溝槽17中形成有柵介質層7，柵介質層7上形成有柵極層6。如圖3所示，柵介質層7形成在隔離溝槽17的內壁，柵極層6進一步形成在柵介質層7上，且柵介質層7和柵極層6的上表面與形成在外延層8上的絕緣層3相接。其中，柵介質層7的材料可以是常規的二氧化硅等絕緣介質，柵極層6的材料可以是多晶硅。
[0051]在本發明實施例中，優選地，源極區100的邊界處形成有至少一個邊界接觸孔18。圖2所示為三個邊界接觸孔18貫通源極金屬電極I和絕緣層3到達外延層8的P型阱層
5。通過設置邊界接觸孔18，使元胞區14外圍的外延層8的P型阱層5、N型重摻雜外延層4與源極等電位，以避免由于P型阱層5和N型重摻雜外延層4的懸空而造成表面漏電。
[0052]在本發明實施例中，源極接觸孔2、柵極接觸孔16和邊界接觸孔18的深度可以相當，從而可以利用同一塊接觸孔掩膜板一體化形成。在各個接觸孔中形成有金屬阻擋層，從而與孔壁和孔底形成歐姆接觸。例如金屬阻擋層可以包括金屬鈦(Ti)粘結層和氮化鈦(TiN)阻擋層。
[0053]本發明實施例進一步提供一種上述半導體結構的形成方法，下面參照圖5-11具體描述該形成方法的具體步驟。該方法包括以下步驟:
[0054]步驟SOl:提供半導體襯底9。半導體襯底9可以是制備MOS器件的任何半導體襯底，具體可以是但不限于硅、鍺硅、鍺、砷化鎵、砷化鎵、砷化銦或者磷化銦等半導體材料。半導體襯底9可以可選地包括外延層，可以被應力改變以增強其性能，以及也可以包括絕緣體上半導體(SOI)結構。在本實施例中，半導體襯底9可以為N型重摻雜的硅襯底。
[0055]步驟S02:在半導體襯底9的第一表面上形成N型輕摻雜的外延層12，如圖5所示。優選地，形成N型輕摻雜的外延層12之后，還可以在N型輕摻雜的外延層12上形成厚氧化層，以防止步驟S03中刻蝕溝槽時對半導體襯底9造成損傷。該厚氧化層的厚度可以大于或等于2000A。
[0056]步驟S03:刻蝕N型輕摻雜的外延層12形成溝槽19，溝槽19包括柵極溝槽13和柵極引出溝槽15 (圖5中未示出)，如圖6所示。優選地，溝槽19還包括:至少一條隔離溝槽17，用于隔離各個器件。本發明實施例中隔離溝槽設計可以配合其3mask的制造方法，具有較好的電場截止效果，較小的高溫漏電，以及較好的高溫可靠性。優選地，隔離溝槽17的寬度大于柵極溝槽13的寬度，以增強隔離效果。在本實施例中，步驟S03可以包括以下步驟:S031:刻蝕厚氧化層和N型輕摻雜的外延層12形成溝槽19，具體地，使用溝槽掩膜板進行光刻，通過涂膠、曝光、顯影和去膠步驟，在芯片表面形成圖案化的第一掩膜層，然后通過干法刻蝕厚氧化層，接著通過反應離子刻蝕法(Reactive 1n Etching)刻蝕外延層12,在外延層12上形成具有預定深寬比的溝槽19 ；S032:去除厚氧化層，并在溝槽19中形成犧牲氧化層，具體地，可以采用濕法刻蝕去除剩余厚氧化層，采用熱氧化法在溝槽19形成犧牲氧化層；S033:去除犧牲氧化層，并在溝槽19中形成柵介質層7，柵介質層7的厚度小于犧牲氧化層的厚度；和S034:在柵介質層7上形成柵極層6，具體地，柵介質層7的材料可以是常規的二氧化硅等絕緣介質，在柵氧化層7上用低壓化學氣相淀積(LPCVD)淀積多晶硅形成柵電極層6。優選地，根據需要，步驟S034之后還可以包括:根據溝槽19的深度采用干法回刻多晶硅層6。通過在溝槽中形成犧牲氧化層的方式，可以去除溝槽內壁的晶格棱角，形成平滑的暴露表面。
[0057]步驟S04:在N型輕摻雜的外延層12內的上部區域形成P型阱層5，在P型阱層5內的上部區域形成N型重摻雜外延層4。在本實施例中，具體地，可以采用大束流注入機在N型輕摻雜的外延層12內的上部區域注入P型本體區離子，在高溫爐管中退火，以激活本體區雜質離子，如圖7所示；然后采用大束流注入機在P型阱層5內的上部區域注入N型源區離子，在高溫爐管中退火，激活源區的雜質離子，如圖7所示。
[0058]步驟S05:在N型重摻雜外延層4上形成絕緣層3,如圖9所示。絕緣層3可以采用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的工藝等方法形成。絕緣層3的材料可以是硼磷硅玻璃(BPSG)，也可以是正硅酸乙脂(TEOS)或者其他絕緣介質。
[0059]步驟S06:刻蝕絕緣層3和部分P型阱層5形成源極接觸孔2和柵極接觸孔16。優選地，刻蝕絕緣層3和部分P型阱層5可以同時形成至少一個邊界接觸孔18，如圖10所示。通過設置邊界接觸孔18，使元胞區14外圍的外延層8的P型阱層5、N型重摻雜外延層4與源極等電位，以避免由于P型阱層5和N型重摻雜外延層4的懸空而造成表面漏電。在本實施例中，具體地，使用接觸孔掩膜板進行光刻，通過涂膠、曝光、顯影和去膠步驟，在芯片表面形成圖案化的第二掩膜層，然后采用濕法刻蝕絕緣層3，打開接觸孔窗口，再采用等離子體刻蝕部分P型阱層5，以形成具有預定深寬比的源極接觸孔2、柵極接觸孔16和邊界接觸孔18。接著，在各個接觸孔中形成有金屬阻擋層，從而與孔壁和孔底形成歐姆接觸。具體可以包括:在接觸孔中注入重攙雜的P型離子；在接觸孔中用化學氣相淀積法(CVD)淀積金屬鈦(Ti)粘結層和氮化鈦(TiN)阻擋層，在高溫爐中快速熱退火，使金屬阻擋層與孔壁和孔底形成歐姆接觸。在覆蓋有TiN阻擋層的通孔中用低壓化學氣相淀積法(LPCVD)形成鎢塞，采用干法等離子體回刻刻蝕掉多余的鎢覆蓋層。
[0060]步驟S07:在絕緣層3表面形成第一金屬層，刻蝕第一金屬層形成源極金屬電極I和柵極金屬電極11，如圖11所示。在本實施例中，具體地，可以采用物理氣相淀積(PVD)工藝在器件表面淀積第一金屬層，使用金屬層掩膜板光刻，通過涂膠、曝光、顯影和去膠步驟，在芯片表面形成圖案化的第三掩膜層，然后干法刻蝕刻掉不需要的金屬覆蓋層，剩下的第一金屬層即為MOS器件的柵極金屬電極I和源極金屬電極11。步驟S07之后還包括將晶圓減薄的步驟。
[0061]步驟S08:在半導體襯底9的第二表面上形成作為漏極10的第二金屬層，如圖2所示。具體地，可以采用背晶工藝在半導體襯底9的第二表面淀積第二金屬層(如1K/2K/10K的 Ti/Ni/Ag 金屬)。
[0062]本發明提供一種利用溝槽工藝形成的MOSFET器件結構及其形成方法，通過設置與柵極溝槽連接的柵極引出溝槽，該柵極引出溝槽通過柵極接觸孔與柵極金屬電極接觸，替代傳統的柵極接觸溝槽與柵極金屬電極直接接觸的結構，形成該器件結構僅需要使用三次掩膜:溝槽掩膜、接觸孔掩膜、金屬層掩膜。相對于傳統的五次掩膜工藝，在不降低器件性能的同時，大大減少MOSFET器件制造過程中的掩膜次數，降低工藝復雜度，降低成本，減少器件的制造時間，提供生產效率。
[0063]在本說明書的描述中，參考術語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結合該實施例或示例描述的具體特征、結構、材料或者特點包含于本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
[0064]盡管已經示出和描述了本發明的實施例，對于本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的范圍由所附權利要求及其等同限定。
【權利要求】
1.一種半導體結構，其特征在于，包括: 半導體襯底，所述半導體襯底的第一表面依次形成有外延層和絕緣層； 源極區，形成在所述半導體襯底的所述第一表面，包括: 多條相互連通的柵極溝槽，形成在所述外延層中，分別沿第一方向和第二方向平行設置，所述多條柵極溝槽將所述源極區劃分為多個元胞區， 源極金屬電極，形成在所述絕緣層上，和 多個源極接觸孔，每個所述源極接觸孔分別位于每個所述元胞區，貫通所述源極金屬電極和絕緣層到達所述外延層； 柵極區，形成在所述半導體襯底的所述第一表面，包括: 至少一條柵極引出溝槽，形成在所述外延層中，與所述柵極溝槽連接， 柵極金屬電極，形成在所述絕緣層上，和 至少一個柵極接觸孔，每條所述柵極引出溝槽分別通過每個所述柵極接觸孔與所述柵極金屬電極連接；和 漏極，形成在所述半導體襯底的第二表面。
2.如權利要求1所述的半導體結構，其特征在于，還包括形成在所述半導體襯底上的所述源極區和柵極區兩側的至少一條隔離溝槽，所述隔離溝槽形成在所述外延層中。
3.如權利要求2所述的半導體結構，其特征在于，所述隔離溝槽的寬度大于所述柵極溝槽的寬度。`
4.如權利要求2所述的半導體結構，其特征在于，所述柵極溝槽、柵極引出溝槽和隔離溝槽中形成有柵介質層，所述柵介質層上形成有柵極層。
5.如權利要求1所述的半導體結構，其特征在于，所述外延層從下至上依次包括:第一類型輕摻雜外延層、第二類型阱層、第一類型重摻雜外延層。
6.如權利要求5所述的半導體結構，其特征在于，所述源極區的邊界處形成有至少一個邊界接觸孔，所述邊界接觸孔貫通所述源極金屬電極和絕緣層到達所述外延層的第二類型阱層。
7.如權利要求5所述的半導體結構，其特征在于，所述源極接觸孔、柵極接觸孔分別到達所述外延層的第二類型阱層。
8.如權利要求1-7任一項所述的半導體結構的形成方法，其特征在于，包括以下步驟: 501:提供所述半導體襯底； 502:在所述半導體襯底的所述第一表面上形成所述第一類型輕摻雜外延層； 503:刻蝕所述第一類型輕摻雜外延層形成溝槽，所述溝槽包括所述柵極溝槽和柵極引出溝槽，在所述溝槽中形成所述柵介質層，在所述柵介質層上形成所述柵極層； S04:在所述第一類型輕摻雜外延層內的上部區域形成所述第二類型阱層，在所述第二類型阱層內的上部區域形成所述第一類型重摻雜外延層； 505:在所述第一類型重摻雜外延層上形成所述絕緣層； 506:刻蝕所述絕緣層和部分所述第二類型阱層形成所述源極接觸孔和柵極接觸孔； S07:在所述絕緣層表面形成第一金屬層，刻蝕所述第一金屬層形成所述源極金屬電極和柵極金屬電極；和 S08:在所述半導體襯底的所述第二表面上形成作為漏極的第二金屬層。
9.如權利要求8所述的半導體結構的形成方法，其特征在于，步驟S02中形成所述第一類型輕摻雜外延層之后，還包括:在所述第一類型輕摻雜外延層上形成氧化層。
10.如權利要求9所述的半導體結構的形成方法，其特征在于，步驟S03進一步包括: 5031:刻蝕所述氧化層和第一類型輕摻雜外延層形成所述溝槽； 5032:去除所述氧化層，并在所述溝槽中形成犧牲氧化層； 5033:去除所述犧牲氧化層，并在所述溝槽中形成所述柵介質層；和 5034:在所述柵介質層上形成所述柵極層。
11.如權利要求8所述的半導體結構的形成方法，其特征在于，步驟S03中形成的所述溝槽還包括:至少一條所述隔離溝槽。、
12.如權利要求11所述的半導體結構的形成方法，其特征在于，所述隔離溝槽的寬度大于所述柵極溝槽的寬度。
13.如權利要求8所述的半導體結構的形成方法，其特征在于，步驟S06包括:刻蝕所述絕緣層和部分所述第二類型阱層形成至少一個所述邊界接觸孔。
【文檔編號】H01L21/28GK103489901SQ201210190898
【公開日】2014年1月1日 申請日期:2012年6月11日 優先權日:2012年6月11日
【發明者】婁翠紅, 劉厚超, 唐翠, 陳宇 申請人:比亞迪股份有限公司