專利名稱：一種用于功率器件擊穿保護的柵漏箝位和靜電放電保護電路的制作方法
技術領域：
本發明主要涉及半導體功率器件的設計和制造。更具體地說，本發明是關于柵漏箝位與靜電放電保護電路相結合、用于功率器件擊穿保護的ー種新型結構，通過這種結構， 能夠獲得更小的晶片尺寸、降低漏電流、更好地控制柵漏箝位擊穿電壓以及更低的生產成本。
背景技術：
傳統的用于制造帶有擊穿和靜電放電保護電路的半導體功率器件的結構，仍然存在局限性。通常采用將多個柵漏穩壓ニ極管置于晶粒周圍。這些柵漏穩壓ニ極管的制作方法可與柵源靜電放電ニ極管用同樣方法制造。這種結構會增加晶片尺寸，進而增加功率器件的制作成本。另ー方面的技術難題來自于柵漏穩壓ニ極管巨大的寬度。在這種結構中，漏電流Idss與穩壓ニ極管的寬度成正比。穩壓ニ極管越寬，就越難將漏電流限制在10微安以下，然而要使用這種功率器件，多數情況都要求漏電流在10微安以下。圖I為傳統半導體功率器件中經常使用的柵漏箝位的俯視圖。柵漏箝位電壓是由器件周圍的多個穩壓ニ極管110提供的。因此，如圖所示，這些穩壓ニ極管在晶片上占據了很大的面積。此外，正如上文提到的那樣，這些形成在周圍邊緣的穩壓ニ極管寬度很寬，會導致漏源漏電流IdSS急劇升高，對箝位電路的性能造成不良的影響。
柵漏箝位和柵極晶體管一起工作，使場效應管形成開路，用于在漏源電壓達到雪崩擊穿之前，將場效應管保護起來，避免造成永久損害。正如美國專利5，365，099中所述，柵漏箝位僅與背對背多晶硅ニ極管一同起作用。背對背多晶硅ニ極管通常由P條紋和N條紋交替制成。但是，這種器件的缺陷在于多晶硅ニ極管占據了過多空間，其中每個條紋寬度約為5微米，才能承受高達6伏的擊穿電壓，
Shen等人在美國專利5，536，958中提出，ー種通過ー個集成肖特基ニ極管與多個背對背多晶硅ニ極管相連的有更好的電壓保護的半導體器件，用于限制柵極和漏極終端之間可能升高的電勢。在美國專利5，536，958的另ー個實施例中，并不是在肖特基ニ極管中，而是在襯底中形成接觸區，接觸背對背ニ極管，接觸區承載部分電壓，通過夾斷效應，由襯底承載剩余電壓。此結構可以承載導電模式中的多余電壓，而不是雪崩模式中的電壓。另外，在1993年5月舉行的功率半導體器件和集成電路國際研討會上，Yamazaki等人提出通過集成含有多晶硅穩壓ニ極管的絕緣柵雙極晶體管(IGBT)結構與ー個硅雪崩ニ極管，形成ー種過電壓保護電路。文中還指出，這種將多晶硅ニ極管與肖特基ニ極管或硅ニ極管組合的器件，僅能用于高擊穿電壓。另外，這種類型的箝位器件的擊穿電壓比較難控制。因此，在控制良好的低擊穿電壓時與硅ニ極管一起應用，通過空間有效結構，增補背對背多晶硅ニ極管，它們的柵漏箝位功能仍不可用。原有技術制造的柵漏箝位方法存在的另ー問題是，在硅ニ極管末端的擊穿電壓比硅ニ極管其他區域的擊穿電壓更低。在達到所需的擊穿電壓之前，允許電流通過，這將對柵漏箝位的性能造成不良影響。由于在P-N結末端的電場較高，擊穿電壓也因此降低。ー個含有多晶硅ニ極管的柵漏箝位占據了很大的空間。正如之前介紹那樣，傳統的含有多晶硅ニ極管、用硅或肖特基ニ極管增補的柵漏箝位很難控制控制擊穿電壓。因此，有必要研發ー種能夠克服上述難題與局限的先進結構，用于半導體功率器件上的靜電放電以及柵漏箝位電路。
發明內容
因此，本發明一方面在于提出了一種在半導體功率器件上，結合柵漏箝位的靜電 放電保護電路的新型改進結構，通過形成柵漏穩壓ニ極管、硅ニ極管和小柵極電阻器的組合，用于功率金屬氧化物半導體場效應管擊穿保護。柵漏穩壓ニ極管僅位于晶片的ー側。因此，晶片尺寸與傳統設計相比有減小。又由于柵漏穩壓ニ極管的寬度很小，漏電流Idss很低。與通過多晶硅靜電放電ニ極管處理的傳統功率金屬氧化物半導體場效應管相比，它不需要另外的掩膜。可以在不増加成本的情況下，増加用于靜電保護的柵源穩壓ニ極管。本發明的另一方面在于，提出了一種在更小的晶片尺寸上，低成本地獲得低漏電流Idss、低柵源箝位阻抗的方法。本發明的另一方面在于，獲得了很好控制的柵漏箝位擊穿電壓，可用于低壓器件應用。本發明的一個較佳實施例提出了一個位于半導體襯底上的半導體功率器件，其中半導體襯底含有多個晶體管単元，每個晶體管都有一個源極和ー個漏扱，以及ー個控制源極和漏極之間傳輸電流的柵極。此半導體還包括一個柵漏嵌位電路，串聯在柵極和漏極之間，還包括與一個硅ニ極管串聯的多個背對背多晶硅ニ極管，其中硅ニ極管包括在半導體襯底中的平行摻雜縱欄，平行摻雜縱欄帶有一個預定義的間隙。在另ー個典型實施例中，摻雜縱欄的間隙范圍在2至5微米之間，以便獲得63至75伏的擊穿電壓。在另ー個典型實施例中，摻雜縱欄還包括ー個將平行摻雜縱欄連接在一起的U形(如上所示)彎管。在另ー個可選實施例中，與平行摻雜縱欄的導電類型相同的摻雜井，設置在縱欄末端下方及周圍，在底部井中包住U形彎管，底部井確保摻雜縱欄末端的擊穿電壓不低于縱欄其余位置的擊穿電壓。在另ー個典型實施例中，背對背多晶硅ニ極管的一端，通過浮動金屬，串聯到硅ニ極管上，另一端串聯到柵極金屬上；其中柵極金屬通過柵極電阻Rg與柵極電極(柵極墊)相連，并直接接觸柵極澆道溝道。在另ー個典型實施例中，柵漏箝位終端僅設置在半導體襯底邊緣附近的ー側，半導體功率器件位于半導體襯底上。在另ー個典型實施例中，柵源箝位終端僅設置在半導體襯底邊緣附近的ー側，用于設置ー個柵極墊，通過多個延伸過去的柵極澆道連接柵極。在另ー個典型實施例中，半導體襯底還包括一個設置在硅ニ極管下方的深摻雜井。在另ー個典型實施例中，半導體襯底還包括接觸開ロ，在硅ニ極管摻雜縱欄上方開ロ，用接觸金屬填充，用于連接到硅ニ極管上，在半導體襯底中形成摻雜縱欄。在另ー個典型實施例中，其中用于連接硅ニ極管的接觸金屬為浮動金屬，連接在背對背多晶硅ニ極管和硅ニ極管的摻雜縱欄之間。在另ー個典型實施例中，半導體襯底還包括一個浮動井(可選用深井)，設置在半導體襯底邊緣周圍的溝道終止附近。在另ー個典型實施例中，背對背ニ極管在多晶硅層中含有多個交替摻雜區，設置在半導體襯底上方的絕緣層頂部。在另ー個典型實施例中，此半導體功率器件還包括一個帶有柵源背對背穩壓ニ極管的柵源靜電放電保護電路。在另ー個典型實施例中，柵漏箝位終端和柵源靜電放電保護電路無需另外的生產掩膜。形成柵漏箝位穩壓ニ極管所使用的掩膜與柵源靜電放電結構相同。本發明還提出了ー種箝位柵漏電壓的方法，用于形成在含有多個晶體管単元的半導體襯底上的半導體功率器件，每個晶體管単元都有一個包圍在本體區中的源極、和ー個漏扱、以及ー個控制源極和漏極之間傳輸電流的柵極。本方法還包括通過形成多個串聯到硅ニ極管上的背對背ニ極管，在柵極和漏極之間，形成互聯柵漏嵌位電路，其中硅ニ極管在半導體襯底中含有摻雜區，并將背對背ニ極管連接到柵極上。在ー個典型實施例中，本方法還包括在半導體襯底中，形成摻雜縱欄作為摻雜區，半導體襯底起硅ニ極管的作用，連 接到背對背ニ極管上。在另ー個典型實施例中，本方法還包括形成摻雜縱欄作為摻雜區，連接到縱欄的ー個末端上，通過U形彎管摻雜區，起硅ニ極管的作用，連接到背對背ニ極管上。
圖I為傳統器件一角的俯視原理圖，以展示傳統柵漏箝位的結構特點；
圖2為本發明的ー種改良柵漏嵌位電路的電路 圖3A為帶有改良柵漏箝位的金屬氧化物半導體場效應管器件的俯視圖，圖3B-1和3B-2為圖3A中器件的左下角的爆炸圖，圖3C和圖3D為圖3B-2分別沿A-A橫截面和B-B橫截面的橫截面視 圖4為本發明的ー個可選實施例沿圖3B-2的A-A的橫截面視 圖4A為本發明的一個可選實施例的俯視 圖4B為本發明的ー個可選實施例沿圖4A的C-C的橫截面視 圖5為帶有改良柵漏箝位以及柵源靜電放電保護電路的金屬氧化物半導體場效應管器件的俯視 圖6為帶有改良柵漏箝位以及帶有柵極金屬可選裝置的柵源靜電放電保護電路的金屬氧化物半導體場效應管器件的俯視 圖7A-7I表示帶有改良柵漏箝位的金屬氧化物半導體場效應管器件的制作方法的一系列橫截面視圖。
具體實施例方式圖2為本發明的金屬氧化物半導體場效應管器件100的擊穿保護電路的電路圖。金屬氧化物半導體場效應管器件帶有柵極電極101、源極電極102以及漏極電極103。柵漏嵌位電路采用以帶有寄生電阻Rz2 115的多晶硅ニ極管110表示的柵漏穩壓ニ極管對、硅ニ極管120以及小柵極電阻Rg125的組合，對功率金屬氧化物半導體場效應管起擊穿保護的作用。穩壓ニ極管對110由背對背穩壓ニ極管組成。擊穿保護電路除了含有柵漏嵌位電路之外，還含有ー個柵源靜電放電保護電路，柵源靜電放電保護電路包括帶有寄生電阻Rzi115的柵源穩壓ニ極管對130。圖3A-D還說明，柵漏穩壓ニ極管對110，僅形成在晶片的一偵U。因此，晶片尺寸要比傳統的設計小得多。柵漏箝位電路電連接到設置在襯底底部表面上的漏極電極103上，其中電連接方式已廣為人知，在此不再詳細說明。由于柵漏穩壓ニ極管110的寬度減小了，因此漏電流Idss很低。在不產生多余費用的基礎上，可以通過増加柵源穩壓ニ極管對130，進行靜電放電保護。相對于傳統制作エ藝，制作柵漏箝位的エ藝中，為功率金屬氧化物半導體場效應管提供靜電放電保護，無需額外的掩膜エ藝。圖3A為本發明帶有改良柵漏箝位電路的半導體晶片的俯視圖。圖3B-1和3B-2為圖3A的左下角的爆炸圖，圖3C和3D分別為圖3B-2沿A-A和B-B的橫截面視圖。圖3A、3B-1和3B-2中沒有表示出氧化層和鈍化層，以免產生混淆。圖3B-2與圖3B-1表示的是同一區域，所不同的是圖3B-2中的金屬層表示為透明的，以便清楚說明多晶硅ニ極管110和硅ニ極管120。圖3B-1表示多晶硅ニ極管110和硅ニ極管120的外形輪廓。柵漏箝位電路僅形成在晶片的ー側，減少了在晶片上占據的面積，使更多的晶片區域可作為有源區使用。柵極電極101，例如柵極墊，通過柵極電阻Rg125連接到柵極金屬111上。柵極金屬111包圍著源極金屬102，并直接連接到柵極澆道溝道131上。柵極金屬111和源極金屬102由金屬墊分割開。柵極金屬111連接到柵漏多晶硅ニ極管110的ー側。多晶硅ニ極管110通過浮動金屬118連接到硅ニ極管120的另ー側。浮動金屬118將硅ニ極管120與多晶硅ニ極 管110串聯起來。如圖3C所示，硅ニ極管為ー個PN結，硅ニ極管植入物與本體區的導電類型相同，例如對于η-溝道場效應管，導電類型為P-型。在這種情況下，ニ極管的N側為外延層145，外延層145位于襯底150上，起金屬氧化物半導體場效應管器件的漏極作用。在另ー側，外延層145和襯底150有時統稱為半導體襯底。溝道終止區160形成在半導體晶片的邊緣處。穿過氧化層中的接觸開ロ 121，作為襯底中的植入區形成硅ニ極管120。浮動井140提供隔離。浮動井140在硅ニ極管120周圍形成一個環。用于形成硅ニ極管120的植入區以及浮動井140的導電類型與金屬氧化物半導體場效應管的本體區導電類型相同。溝道終端160、浮動井140、硅ニ極管120和柵極澆道溝道131都形成在晶片的外延層145中。外延層145形成在襯底150上方。此附圖并沒有按照實際比例表示。外延層145和襯底150的導電類型與源極相同，并作為金屬氧化物半導體場效應管的漏扱。漏極電極103連接到襯底150的底部。硅ニ極管120含有兩個平行摻雜縱欄，其間隔距離為預設的縫隙d。在一個較佳實施例中，平行摻雜縱欄還包括ー個U形彎管122 (圖3B-1和3B-2)，將縱欄的末端連接在一起。鋭角和拐角都使電場升高，降低擊穿電壓。因此，區域末端的擊穿電壓比其余地方的低，導致漏電流、過早開啟等不良后果。U形彎管122有助于減少這種后果，使擊穿電壓更加穩定、易于控制。在ー個典型實施例中，如圖3D所示，硅ニ極管120的平行摻雜縱欄末端還被尾井140-1包圍。尾井140-1的導電類型與硅ニ極管120的平行條紋的導電類型相同，但摻雜濃度較低，將硅ニ極管120末端的擊穿電壓升高到所需擊穿電壓之上，來進ー步增強對擊穿電壓的控制。這樣ー來，硅ニ極管的末端就不會出現漏電流、過早開啟等上述問題。U形彎管122和尾井140-1能夠很好地控制整體擊穿電壓。硅ニ極管的間隔可用于調節擊穿電壓。由于電場的變化，間隔越大，擊穿電壓越小，反之亦然。例如，2微米的間隔對應的整體擊穿電壓為75V,5微米的間隔對應的整體(穩壓+娃)擊穿電壓為63. 7V。僅對于硅ニ極管的擊穿電壓而言，2微米的間隔對應的擊穿電壓為44. 5V，4微米的間隔對應的擊穿電壓為35. 6V。
圖4表示本發明的一個可選實施例的橫截面視圖。與圖3D類似，本圖也是沿圖3B-2的A-A橫截面。在該實施例中，植入硅ニ極管120之前，先通過接觸開ロ 120-1和120-2進行淺硅刻蝕。刻蝕過程使多余的拐角和邊緣深入到平行摻雜縱欄中，硅ニ極管120的電場増大，擊穿電壓降低。接觸區(硅ニ極管的陽極區)深度很淺，經過植入和擴散后約為O. 1-0. 2微米。如上所述，ニ極管淺接觸區的擊穿電壓較低。圖4A為本發明的一個可選實施例的俯視圖，圖4B為圖4A沿C-C的橫截面視圖。大部分與圖3B-2和3D類似，不同的是其中硅ニ極管120’僅有ー個單ー縱欄，而不是兩個平行縱欄。硅ニ極管120’縱欄的末端帶有ー個尾井140-1，用于改善對于硅ニ極管120’的擊穿電壓的控制。無論ニ極管的設計結構如何，密封深井中的ニ極管末端都可以改善對擊穿電壓的控制，對本領域的技術人員而言，這種方法是顯而易見的。例如，ニ極管可以含有ー個、兩個或多個縱欄。另外，縱欄的末端也可以不連接在U型彎管中，就封閉在尾井140-1中。浮動井140和尾井可以形成為深約2微米的深井。浮動井和尾井不一定必須是深井， 其深度可以與普通本體區深度相同。作為示例，帶有單一深井保護環的器件，其中保護環距尚娃ニ極管120的間隔為4微米,其擊穿電壓為97V。圖5為本發明的一個可選實施例的俯視原理圖。半導體晶片帶有一個柵漏箝位電路，以及ー個柵源靜電放電保護電路130。靜電放電保護電路130的技術已廣為人知。對于本領域的技術人員，柵源保護電路130顯然可以用柵漏箝位的制作エ藝形成，因此無需增加成本。圖6表示本發明的另ー個可選實施例的俯視圖。大部分與圖5類似，不同的是柵極金屬111’含有一個附加部分111-1’，這個附加部分111-1’使溝道柵漏電流流經柵極電阻 Rg125。圖7A至71為一系列橫截面視圖，表示制備改良柵漏箝位的方法。圖7A開始在襯底750上設置ー個外延層745。柵極溝道(圖中沒有表示出)和柵極澆道731都形成在外延層745中。然后在氧化層715上生長ー個多晶硅層730，并形成如圖7B所示的圖案。多晶硅層730摻雜的導電類型與金屬氧化物半導體場效應管的本體區中的導電類型相同。使用本體掩膜和本體植入物723，形成本體區722和浮動井區740，以及如圖7C-D所示的尾井740-1。在圖7D中，通過擴散植入物，形成浮動井區740、尾井740-1以及本體區722。如果浮動井740和尾井740-1為深井，那么就需要另外的掩膜和擴散來形成它們。也可以在形成多晶硅層730和氧化層715之前，形成本體區722、浮動井區740以及尾井740-1。在圖7E中，利用源極掩膜植入并形成源極區(圖中沒有表示出)、多晶硅層730中的條紋724以及溝道終端760。由于多晶硅層730帶有交替P、N型條紋，因此形成柵漏箝位的背對背穩壓ニ極管710。由氧化物等形成的絕緣層725沉積并形成圖案，以形成如圖7F所示的接觸開ロ 732。在圖7G中，使用本體接觸植入，通過接觸開ロ 721形成本體接觸(圖中沒有表示出)以及硅ニ極管720，然后通過圖7H所示的金屬沉積和形成圖案，形成頂部金屬層源極金屬(圖中沒有表示出)、柵極金屬721以及浮動金屬718。在圖71中，沉積背部金屬，形成柵極金屬703。本領域的技術人員應明白，與帶有背對背多晶硅ニ極管的標準柵源靜電放電保護電路的制備エ藝相比，改良的柵漏箝位并沒有增加額外的エ藝。因此，在不増加生產成本的基礎上，可以在帶有柵源靜電放電保護電路的金屬氧化物半導體場效應管器件上，形成柵漏箝位。盡管上述內容已經詳細說明了本發明現有的較佳實施例，但這些內容并不應作為局限。本領域的技術人員在閱讀上述說明后，無疑將容易地做出各種改變和修正。例如，可以使用其他導電材料代替多晶硅。采用N-和P-溝道金屬氧化物半導體場效應管以及輕摻
雜漏金屬氧化物半導體場效應管技木。因此，應通過所附的權利要求書來界定本發明真實意圖，將其理解為包括范圍內全部改變和修正。
權利要求
1.一個位于半導體襯底上的半導體功率器件由多個溝道金屬氧化物半導體場效應管單元組成，其特征在于，半導體功率器件還包括 一個串聯在所述的柵極和所述的漏極之間的柵漏箝位終端，包括在一側串聯在ー個硅ニ極管上的多個背對背多晶硅ニ極管，在所述的半導體襯底中，硅ニ極管含有至少ー個摻雜縱欄，其中多個背對背多晶硅ニ極管在另ー側連接到一個柵極金屬上，柵極金屬與柵極澆道溝道直接接觸； 所述的柵漏箝位終端僅設置在支撐著所述的半導體功率器件的所述半導體襯底ー個邊緣附近的ー側。
2.如權利要求I所述的半導體功率器件，其特征在于，還包括 設置在下方的尾井包圍了所述的至少ー個摻雜縱欄的末端，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低于摻雜縱欄的摻雜濃度。
3.一種箝位半導體功率器件的柵漏電壓的方法，該半導體功率器件位于半導體襯底上，并含有多個晶體管単元，每個晶體管単元都有一個圍繞在本體區中的源極和ー個漏扱，以及ー個控制源極和漏極之間傳輸電流的柵極，其特征在于，此方法還包括 通過形成多個背對背多晶硅ニ極管，在第一邊串聯到硅ニ極管上，在所述的半導體襯底中，硅ニ極管含有至少ー個摻雜縱欄，并在第二邊通過一個柵極電阻連接到柵極電極上，以便在所述的柵極和所述的漏極之間，相互連接柵漏箝位終端；所述的柵漏箝位終端僅設置在支撐著所述的半導體功率器件的所述半導體襯底ー個邊緣附近的ー側。
4.如權利要求3所述的箝位半導體功率器件的柵漏電壓的方法，其特征在于，還包括以下步驟 在所述的半導體襯底中，形成平行摻雜縱欄，起所述的硅ニ極管的作用，其中平行摻雜縱欄帶有預設的縫隙，用于控制擊穿電壓。
5.如權利要求4所述的箝位半導體功率器件的柵漏電壓的方法，其特征在干，形成所述的平行摻雜縱欄的所述的步驟還包括將摻雜縱欄的末端用ー個U-型彎管連接在一起。
6.如權利要求3所述的箝位半導體功率器件的柵漏電壓的方法，其特征在干，還包括以下步驟 在所述的至少ー個摻雜縱欄末端的下方，形成ー個尾井，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低于摻雜縱欄的摻雜濃度。
7.如權利要求3所述的箝位半導體功率器件的柵漏電壓的方法，其特征在于，與帶有背對背多晶硅ニ極管的標準柵源靜電放電保護電路的半導體功率器件的制造エ藝相比，所述的方法并沒有增加額外的エ藝。
全文摘要
一種位于半導體襯底上的半導體功率器件，由多個晶體管單元組成，每個晶體管單元都有一個源極、一個柵極以及一個控制源極和柵極之間電流傳輸的漏極。這種半導體還包括一個柵漏箝位終端，串聯在柵極和漏極之間，還包括多個背對背多晶硅二極管，串聯在一個硅二極管上，在半導體襯底中，硅二極管含有平行摻雜縱欄，其中平行摻雜縱欄帶有一個預設的縫隙。摻雜縱欄還包括一個U形彎管縱欄，將設置在U形彎管下方并包圍U形彎管的深摻雜井，與平行摻雜縱欄末端連接在一起。
文檔編號H01L27/02GK102655166SQ201210181610
公開日2012年9月5日 申請日期2010年1月20日 優先權日2009年2月9日
發明者伍時謙, 安荷·叭剌, 蘇毅 申請人:萬國半導體有限公司