淺溝槽隔離的制造方法和cmos的制造方法
【專利摘要】本發明提供了一種淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結構時，執行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側壁，并對該暴露的淺溝槽頂端側壁執行氟離子摻雜，后續工藝形成STI結構后，由于產生凹陷，該摻有氟離子的淺溝槽頂端側壁同樣被暴露出來，且由于氟離子摻雜的影響在后續形成柵氧化層時，氧化物在摻雜有氟離子的半導體區域生長速率高于其他區域，因此對于凹陷區域處襯底表面的氧化層要厚于其他區域上生成的柵絕緣層，進而抑制了窄溝道效應，穩定了器件的閾值電壓，提高了半導體器件的性能。
【專利說明】淺溝槽隔離的制造方法和CMOS的制造方法
【技術領域】
[0001]本發明涉及半導體制造領域，尤其涉及淺溝槽隔離的制造方法和CMOS(Complementary Metal Oxide Semiconductor,互補金屬氧化物半導體)的制造方法。
【背景技術】
[0002]隨著半導體工藝進入深亞微米階段后，為實現高密度、高性能的大規模集成電路，半導體器件之間的隔離工藝變得越來越重要。現有技術一般采用淺溝槽隔離技術(STI, Shallow Trench Isolation)來實現有源器件的隔離，如CMOS(Complementary Metal Oxide Semiconductor,互補金屬氧化物半導體)器件中，NMOS (N-Mental-Oxi de-Semi conductor, N 型金屬氧化物半導體)晶體管和 PMOS(P-Mental-Oxide-Semiconductor,P型金屬氧化物半導體)晶體管之間的隔離層均采用STI工藝形成。
[0003]如圖1a至圖1c所示，現有的STI工藝流程通常是在半導體襯底I上，如在Si襯底I上形成襯墊氧化層2，并在氧化襯墊層2上沉積一層硬掩膜層3，如氮化硅(SiN)，并對硬掩膜層3進行圖案化以對應半導體襯底中淺溝槽位置，通過圖案化的硬掩膜層3對半導體襯底I進行刻蝕，形成淺溝槽4 ;在淺溝槽4中生長一層襯墊氧化層，并執行亞常壓化學氣相沉積(SACVD)結合高深寬比工藝(HARP)填充氧化物5，然后在高溫下致密化；執行化學機械拋光(CMP,Chemical Mechanical Polish)去除多余的氧化物5以平坦化；最后濕法刻蝕去除硬掩膜層3和剩余的襯墊氧化物層2。在隨后的制作CMOS的現有工藝中，在STI結構的兩側襯底I上分別進行離子注入以形成N阱和P阱，N阱和P阱由所形成的淺溝槽隔離結構進行隔離，其中N阱和P阱稱為有源區，淺溝槽隔離區域稱為無源區。
[0004]如圖1c所示，由于現有工藝中，去除硬掩膜層3和剩余的襯墊氧化物層2的過程中，氧化物層5頂端也會受到濕法刻蝕的影響而損失，在氧化物層5頂端與襯底交界面處會形成凹陷6 ;在隨后制造CMOS的工藝中，在氧化物層5兩側的襯底表面會熱氧化生長柵氧化層，由于形貌的影響，在凹陷6處，即襯底I中淺溝槽頂部側壁處的襯底I表面生成的柵氧化層要比位于水平表面處生成的柵氧化層薄，此時相當于在有源區邊緣生成薄柵氧化層的寄生晶體管，并由此誘發窄溝道效應(Narrow width effect, NWE), Burenkov& Lorenz,Fraunhofer Institut (2003),從而降低半導體器件的閾值電壓,使得窄溝道半導體器件的有效開啟電壓降低，漏電變大。
【發明內容】
[0005]有鑒于此，本發明提供一種淺溝槽隔離的制造方法和CMOS的制造方法，以控制窄溝道效應，進而降低半導體器件的漏電，提升半導體器件性能。
[0006]本發明采用的技術手段如下:一種淺溝槽隔離的制備方法，包括:
[0007]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進行刻蝕形成淺溝槽；[0008]沉積氧化物以在所述淺溝槽內形成第一填充氧化物，并對所述淺溝槽內沉積的第一填充氧化物進行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側壁；
[0009]以所述硬掩膜層作為屏蔽，執行傾斜氟離子注入，以對暴露的所述頂部側壁進行摻雜；
[0010]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執行化學機械研磨，以暴露所述硬掩膜層表面；
[0011]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結構。
[0012]進一步，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
[0013]進一步，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側壁的高度為100-1000埃。
[0014]進一步，所述傾斜氟離子注入的傾斜角度為5°至45°，所述氟離子注入能量為Ikev 至 IOOkev,劑量為 IE12/cm2 至 Ie 15/Cm20
[0015]進一步，對所述淺溝槽內沉積的第一填充氧化物進行回刻采用干法刻蝕。
[0016]本發明還提供了一種CMOS的制造方法，包括:
[0017]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進行刻蝕形成淺溝槽；
[0018]沉積氧化物以在所述淺溝槽內形成第一填充氧化物，并對所述淺溝槽內沉積的第一填充氧化物進行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側壁；
[0019]以所述硬掩膜層作為屏蔽，執行傾斜氟離子注入，已對暴露的所述頂部側壁進行摻雜；
[0020]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執行化學機械研磨，以暴露所述硬掩膜層表面；
[0021]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結構；
[0022]對所述淺溝槽隔離結構兩側的半導體襯底執行離子注入，以形成有源區；
[0023]在所述有源區表面熱氧化形成柵氧化層；
[0024]分別制作NMOS及PMOS的柵極、源/漏極。
[0025]進一步，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
[0026]進一步，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側壁的高度為100-1000埃。
[0027]進一步，所述傾斜氟離子注入的傾斜角度為5°至45°，所述氟離子注入能量為Ikev -IOOkev,劑量為 1Ε12/cm2 -lel5/cm2。
[0028]進一步，對所述淺溝槽內沉積的第一填充氧化物進行回刻采用干法刻蝕。
[0029]依據本發明提供的淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結構時，執行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側壁，并對該暴露的淺溝槽頂端側壁執行氟離子摻雜，后續工藝形成STI結構后，由于產生凹陷，該摻有氟離子的淺溝槽頂端側壁同樣被暴露出來，且由于氟離子的影響在后續形成柵氧化層時，氧化物在摻雜有氟離子的半導體區域生長速率高于其他區域，因此對于凹陷區域處襯底表面的氧化層要厚于其他區域上生成的柵絕緣層，進而抑制了窄溝道效應，并穩定了器件的閾值電壓，提高了半導體器件的性能。
【專利附圖】
【附圖說明】
[0030]圖1alc為現有淺溝槽隔離制作方法流程結構示意圖；
[0031]圖2為本發明淺溝槽隔離制作方法流程圖；
[0032]圖3a-圖3e為本發明CMOS制作方法一種實施例的流程結構示意圖。
【具體實施方式】
[0033]以下結合附圖對本發明的原理和特征進行描述，所舉實例只用于解釋本發明，并非用于限定本發明的范圍。
[0034]針對導致現有技術缺陷，即由于不可避免的在淺溝槽中填充的氧化物頂端與襯底交界界面處出現凹陷，導致形成柵氧化層時在該處受到形貌影響，生成較薄的氧化層，進而誘發窄溝道效應，是以本發明的出發點在于增加凹陷處襯底表面生成的氧化層厚度，且由于襯底中摻有氟離子的區域在氧化層生長時氧化物生長速率高于未摻雜氟離子的區域，基于上述原理提出了本發明。
[0035]如圖2所示，本發明提供了一種淺溝槽隔離的制備方法，包括:
[0036]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進行刻蝕形成淺溝槽；
[0037]沉積氧化物以在所述淺溝槽內形成第一填充氧化物，并對所述淺溝槽內沉積的第一填充氧化物進行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側壁；
[0038]以所述硬掩膜層作為屏蔽，執行傾斜氟離子注入，以對暴露的所述頂部側壁進行摻雜；
[0039]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執行化學機械研磨，以暴露所述硬掩膜層表面；
[0040]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結構。
[0041]進一步的，本發明還提供了一種CMOS的制造方法，作為該方法的一典型實施例，如圖3a-圖3e所示:
[0042]參照圖3a，提供半導體襯底11，并依次在半導體襯底11上沉積形成氧化硅層12和氮化硅層13，并以氧化硅層12作為襯墊氧化層，氮化硅層13作為硬掩膜層；圖案化氮化硅層13，圖案化的氮化硅層13對應半導體襯底11中預設的淺溝槽位置，并以圖案化的氮化硅層13作為屏蔽，依次刻蝕氧化硅層12和半導體襯底11，以在半導體襯底η中形成淺溝槽14，在本實施例中淺溝槽的深度優選為2000-4000埃；其中，本步驟中的圖案化、刻蝕等工藝，本領域技術人員依據慣用技術手段均可實現，因此不再贅述；
[0043]如圖3b所示，沉積氧化物以在淺溝槽14內形成第一填充氧化物15a，并對淺溝槽14內的第一填充氧化物15a進行回刻，刻蝕后的第一填充氧化物15a的厚度小于淺溝槽14的深度，具體的，可在圖3a所示的結構上通過化學氣相沉積氧化硅，并通過化學機械研磨去除多余的氧化硅以平坦化，再通過干法刻蝕對淺溝槽14內的氧化硅15a進行刻蝕，以降低氧化硅15a的厚度，暴露部分淺溝槽的頂部側壁，在本實施例中，暴露的頂部側壁的高度為100?1000埃之間，優選200埃；
[0044]接著，以圖案化的氮化硅層13作為屏蔽，對暴露的頂部側壁進行氟離子傾斜注入，具體的，本實施例中，氟離子傾斜注入的角度為5°至45°，氟離子注入能量為Ikev至lOOkev，劑量為lE12/cm2至lel5/cm2，作為優選的，氟離子傾斜注入的角度為30°，離子注入的能量為30kev，劑量為lE14/cm2 ;參照圖3b所示的，在氟離子傾斜注入后，在淺溝槽的頂部側壁處，亦即在該處的半導體襯底11中形成了氟離子摻雜區14a ；
[0045]如圖3c所示，再次沉積氧化物，形成第二填充氧化物15，以完全填充淺溝槽14，并執行化學機械研磨以平坦化，并暴露氮化硅層13表面，且以第一及第二填充氧化物作為最終的填充氧化物15 (為了方便表達仍以15作為填充氧化物的附圖標記)，其中，再次沉積氧化物的具體工藝及材料選擇可與形成第一填充氧化物15a的相同，是以不再贅述；
[0046]參照圖3d，刻蝕去除氮化硅層13及氧化硅層12，具體的可采用濕法刻蝕依次去除氮化硅層13及氧化硅層12，基于與現有技術相同的原因，在氧化物層15頂端與襯底交界面處會形成凹陷16，且由于凹陷16的存在，暴露了部分具有氟離子摻雜區14a的淺溝槽14的側壁頂端；
[0047]如圖3e所示，對圖3d所得結構進行離子注入，以形成具有N阱和P阱的有源區17，并在有源區17的襯底表面熱氧化形成柵氧化層18，由于在凹陷16處的襯底11中氟離子摻雜區14a的影響，在凹陷16處的襯底11表面，亦即淺溝槽14的頂端側壁上生長的柵氧化層18要厚于未摻雜氟離子的襯底11區域，最后依據現有技術的工藝制作PMOS及NMOS的柵極、源極和漏極，以完成CMOS的制作，本領域技術人員可依據慣用技術手段實施后續步驟，是以在此不再贅述。
[0048]綜上所述，本發明提供的淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結構時，執行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側壁，并對該暴露的淺溝槽頂端側壁執行氟離子摻雜，后續工藝形成STI結構后，由于產生凹陷，該摻有氟離子的淺溝槽頂端側壁同樣被暴露出來，且由于氟離子的影響在后續形成柵氧化層時，氧化物在摻雜有氟離子的半導體區域生長速率高于其他區域，因此對于凹陷區域處襯底表面的氧化層要厚于其他區域上生成的柵絕緣層，進而抑制了窄溝道效應，并穩定器件的閾值電壓，提高了半導體器件的性能。
[0049]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的范圍之內。
【權利要求】
1.一種淺溝槽隔離的制備方法，包括: 提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進行刻蝕形成淺溝槽； 沉積氧化物以在所述淺溝槽內形成第一填充氧化物，并對所述淺溝槽內沉積的第一填充氧化物進行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側壁； 以所述硬掩膜層作為屏蔽，執行傾斜氟離子注入，以對暴露的所述頂部側壁進行摻雜； 再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執行化學機械研磨，以暴露所述硬掩膜層表面； 刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結構。
2.根據權利要求1所述的方法，其特征在于，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
3.根據權利要求1所述的方法，其特征在于，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側壁的高度為100-1000埃。
4.根據權利要求1所述的方法，其特征在于，所述傾斜角度為5°至45°，所述氟離子注入能量為Ikev至IOOkev,劑量為lE12/cm2至lel5/cm2。
5.根據權利要求1所述的方法，其特征在于，對所述淺溝槽內沉積的第一填充氧化物進行回刻采用干法刻蝕。
6.一種CMOS的制造方法，包括: 提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進行刻蝕形成淺溝槽； 沉積氧化物以在所述淺溝槽內形成第一填充氧化物，并對所述淺溝槽內沉積的第一填充氧化物進行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側壁； 以所述硬掩膜層作為屏蔽，執行傾斜氟離子注入，已對暴露的所述頂部側壁進行摻雜； 再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執行化學機械研磨，以暴露所述硬掩膜層表面； 刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結構； 對所述淺溝槽隔離結構兩側的半導體襯底執行離子注入，以形成有源區； 在所述有源區表面熱氧化形成柵氧化層； 分別制作NMOS及PMOS的柵極、源/漏極。
7.根據權利要求6所述的方法，其特征在于，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
8.根據權利要求6所述的方法，其特征在于，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側壁的高度為100-1000埃。
9.根據權利要求6所述的方法，其特征在于，所述傾斜角度為5°至45°，所述氟離子注入能量為Ikev至IOOkev,劑量為lE12/cm2至lel5/cm2。
10.根據權利要求6所述的方法，其特征在于，對所述淺溝槽內沉積的第一填充氧化物進行回刻采用干 法刻蝕。
【文檔編號】H01L21/762GK103456673SQ201210171879
【公開日】2013年12月18日 申請日期:2012年5月29日 優先權日:2012年5月29日
【發明者】劉金華 申請人:中芯國際集成電路制造(上海)有限公司