Cmos的制造方法
【專利摘要】本發明提供了一種CMOS的制造方法，通過去除定義NMOS柵極結構的硬掩膜層，保留PMOS柵極結構上的硬掩膜后通過一次刻蝕在NMOS柵極結構兩側形成低于NMOS柵極結構的第一側壁，以及在PMOS柵極結構兩側形成高于PMOS柵極結構的第二側壁，在為形成NMOS柵極金屬硅化物提供了更多位置的同時，避免了PMOS柵極形成金屬硅化物時多晶硅側擴散的問題，且簡化了工藝流程。
【專利說明】CMOS的制造方法
【技術領域】
[0001]本發明涉及半導體制造領域，尤其涉及一種CMOS (Complementary Metal OxideSemiconductor,互補金屬氧化物半導體)的制造方法。
【背景技術】
[0002]隨著半導體技術的發展，為實現高密度、高性能的大規模集成電路，半導體器件尺寸也持續的縮小。伴隨器件尺寸的減小，以CMOS為例，源極、漏極以及柵極的電阻值亦相對提高。為了降低電阻值，現有技術中廣泛采用低電阻值的金屬硅化物用于CMOS的柵極、源極和漏極上，其中，較為常見的制造方法為自對準金屬娃化物(Self-Aligned Silicide,Salicide)技術。
[0003]圖1:圖1c是典型自對準金屬硅化物工藝流程的結構示意圖，如圖1a所示，提供半導體襯底10，如單晶硅襯底，襯底10上預定義有NMOS和PMOS區域，在半導體襯底10上形成隔離結構11，接著依次沉積氧化層12和多晶硅層13經過刻蝕，以在NMOS和PMOS區域形成柵極結構14和15，再于柵極結構14和15的兩側形成側壁16，并進行離子注入形成源/漏極區17 ;參照圖lb，在半導體襯底10上形成金屬層18，金屬層18覆蓋半導體襯底10表面、柵極結構14和15以及側壁16，執行快速熱退火，使得金屬層18與柵極結構14和15、源/漏極區17的硅反應生成金屬硅化物19 ;如圖1c所示，生成金屬硅化物19后，去除未反應的殘余金屬層18，僅保留柵極結構14和15以及源/漏極區17上的金屬硅化物19。
[0004]但是以現有的自對準金屬硅化物技術制造CMOS時，對于NMOS而言，其柵極的雜質會影響金屬硅化物的形成，當進行快速退火時，若溫度較低則難以在NMOS柵極上形成金屬硅化物；對于PMOS而言，若快速退火溫度過高，又會使其柵極的多晶硅滲出，造成側擴散，導致位于PMOS柵極側壁的表面上亦生成硅化鈦，進而導致將使得源/漏極區、柵極側壁與柵極之間形成橋接的金屬硅化物，造成PMOS的短路，使得CMOS失效。
【發明內容】
[0005]有鑒于此，本發明提供一種CMOS的制造方法，以解決NMOS柵極不能有效地形成金屬硅化物，且PMOS柵極多晶硅在形成金屬硅化物時產生的側擴散的問題。
[0006]本發明采用的技術手段如下:一種CMOS的制造方法，包括:
[0007]提供預定義有NMOS區域及PMOS區域的襯底，并在NMOS區域及PMOS區域之間形成隔離結構；
[0008]在所述襯底上依次形成氧化層、多晶硅層和硬掩膜層，圖案化所述硬掩膜層并對所述多晶硅層及氧化層進行刻蝕，以分別形成NMOS及PMOS的柵極結構；
[0009]形成覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的阻擋層，暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層，并刻蝕去除所述NMOS柵極結構上的硬掩膜層；
[0010]去除所述阻擋層，并形成覆蓋所述NMOS柵極結構表面、PMOS柵極結構表面、PMOS柵極結構上的硬掩膜層表面的絕緣層；[0011 ] 干法刻蝕所述絕緣層，以在所述NMOS柵極結構兩側形成第一側壁，在所述PMOS柵極結構及PMOS柵極結構上的硬掩膜層兩側形成第二側壁，其中，所述第一側壁的高度低于所述NMOS柵極結構高度，所述第二側壁的高度高于所述PMOS柵極結構的高度；
[0012]刻蝕去除所述PMOS柵極結構上的硬掩膜層；
[0013]以所述NMOS柵極結構、第一側壁、PMOS柵極結構和第二側壁作為阻擋，對所述襯底進行離子注入以形成NMOS和PMOS的源/漏極區；
[0014]沉積金屬層，以覆蓋所述襯底表面、NMOS柵極結構表面、第一側壁表面、PMOS柵極結構表面和第二側壁表面，并退火以形成金屬娃化物；
[0015]刻蝕去除剩余的所述金屬層。
[0016]進一步，所述阻擋層為光刻膠，其中，形成覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的阻擋層，暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層的步驟包括:
[0017]在所述襯底表面、NMOS柵極結構及匪OS柵極結構上的硬掩膜層表面、PMOS柵極結構和PMOS柵極結構上的硬掩膜層表面涂覆光刻膠；
[0018]圖案化所述光刻膠，以暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層；
[0019]去除所述阻擋層的步驟包括灰化去除覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的光刻膠。
[0020]進一步，所述硬掩膜層和絕緣層的材料為氮化硅、二氧化硅、氮氧化硅、無定形碳其中的一種或組合。
[0021]進一步，所述硬掩膜的厚度為100至1000埃。
[0022]依據本發明提供的CMOS的制造方法，通過去除定義NMOS柵極結構的硬掩膜層，保留PMOS柵極結構上的硬掩膜后通過一次刻蝕在NMOS柵極結構兩側形成低于NMOS柵極結構的第一側壁，以及在PMOS柵極結構兩側形成高于PMOS柵極結構的第二側壁，在為形成NMOS柵極金屬硅化物提供了更多位置的同時，避免了 PMOS柵極形成金屬硅化物時多晶硅側擴散的問題，且簡化了工藝流程。
【專利附圖】
【附圖說明】
[0023]圖1alc為現有自對準金屬硅化物工藝流程結構示意圖；
[0024]圖2為本發明CMOS制造方法流程圖；
[0025]圖3a?圖3e為本發明CMOS制造方法一種實施例的流程結構示意圖。
【具體實施方式】
[0026]以下結合附圖對本發明的原理和特征進行描述，所舉實例只用于解釋本發明，并非用于限定本發明的范圍。
[0027]如圖2所示，本發明提供了一種CMOS的制造方法，包括:
[0028]提供襯底，并形成NMOS及PMOS的柵極結構的步驟，包括:
[0029]提供預定義有NMOS區域及PMOS區域的襯底，并在NMOS區域及PMOS區域之間形成隔離結構；
[0030]在所述襯底上依次形成氧化層、多晶硅層和硬掩膜層，圖案化所述硬掩膜層并對所述多晶硅層及氧化層進行刻蝕，以分別形成NMOS及PMOS的柵極結構。[0031]通過阻擋層遮蔽PMOS柵極結構及其上的硬掩膜層，刻蝕去除NMOS柵極結構上的硬掩膜層，保留PMOS柵極結構上的硬掩膜層的步驟，包括:
[0032]形成覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的阻擋層，暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層，并刻蝕去除所述NMOS柵極結構上的硬掩膜層；
[0033]去除阻擋層，并形成第一及第二側壁的步驟包括:
[0034]去除所述阻擋層，并形成覆蓋所述NMOS柵極結構表面、PMOS柵極結構表面、PMOS柵極結構上的硬掩膜層表面的絕緣層；
[0035]干法刻蝕所述絕緣層，以在所述NMOS柵極結構兩側形成第一側壁，在所述PMOS柵極結構及PMOS柵極結構上的硬掩膜層兩側形成第二側壁，其中，所述第一側壁的高度低于所述NMOS柵極結構高度，所述第二側壁的高度高于所述PMOS柵極結構的高度。
[0036]刻蝕去除所述PMOS柵極結構上的硬掩膜層。
[0037]形成NMOS和PMOS的源/漏極區的步驟包括:以所述NMOS柵極結構、第一側壁、PMOS柵極結構和第二側壁作為阻擋，對所述襯底進行離子注入以形成NMOS和PMOS的源/漏極區；
[0038]形成金屬硅化物的步驟，包括:
[0039]沉積金屬層，以覆蓋所述襯底表面、NMOS柵極結構表面、第一側壁表面、PMOS柵極結構表面和第二側壁表面，并退火以形成金屬娃化物；
[0040]刻蝕去除剩余的所述金屬層。
[0041]作為該方法的一典型實施例，如圖3a?圖3e所示:
[0042]參照圖3a，提供襯底20，襯底20上預定義有NMOS區域和PMOS區域，且在NMOS區域和PMOS區域之間形成有隔離結構21，隔離結構21可以為淺溝槽隔離(STI)或區域氧化隔離(L0C0S)，在襯底20上依次沉積形成氧化物層22、多晶硅層23和硬掩膜層，并圖案化硬掩膜層，形成分別對應PMOS和NMOS柵極結構位置的硬掩膜24a和24b，以硬掩膜24a和24b為屏蔽，對多晶硅層23及氧化層22進行刻蝕形成PMOS柵極結構25a和NMOS柵極結構25b ;在本實施例中，硬掩膜層的材料為氮化硅、二氧化硅、氮氧化硅、無定形碳中的一種或多種組合的堆疊，硬掩膜層的厚度可以為100至1000埃；
[0043]在所襯底20表面、NMOS柵極結構25b及NMOS柵極結構25b上的硬掩膜層24b表面、PMOS柵極結構25a和PMOS柵極結構25a上的硬掩膜層24a表面涂覆光刻膠26，圖案化光刻膠26，以暴露NMOS柵極結構25b及NMOS柵極結構上的硬掩膜層24b，圖案化的光刻膠26仍覆蓋PMOS柵極結構25a和PMOS柵極結構25a上的硬掩膜層24a ；
[0044]參照圖3b，通過干法刻蝕或濕法刻蝕去除NMOS柵極結構25b上的硬掩膜層24b，并形成覆蓋NMOS柵極結構25b表面、PMOS柵極結構25a表面、PMOS柵極結構25a上的硬掩膜層24a表面的絕緣層26，其中絕緣層26的材料為氮化硅、二氧化硅、氮氧化硅、無定形碳中的一種或多種組合的堆疊；
[0045]如圖3c所示，利用干法刻蝕去除絕緣層26，以在NMOS柵極結構25b兩側形成第一側壁26b，在PMOS柵極結構25a及PMOS柵極結構25a上的硬掩膜層24a兩側形成第二側壁26a，其中，第一側壁26b的高度低于NMOS柵極結構25b高度，第二側壁26a的高度高于PMOS柵極結構25a的高度，并如圖3d所示，刻蝕去除PMOS柵極結構25a之上的硬掩膜層24a，是以由此形成的第一側壁26b為NMOS柵極25b在后續形成金屬硅化物的過程中為金屬硅化物提供了較現有技術更大的反應面積，有利用NMOS柵極25b上金屬硅化物的形成，且如此形成第二側壁26a由于高于PMOS柵極結構25a，所以阻擋了在后續形成PMOS柵極25a上的金屬硅化物過程中多晶硅的側擴散，避免了器件的失效；
[0046]再如圖3d所示，以NMOS柵極結構25b、第一側壁26b、PMOS柵極結構25a和第二側壁24a作為阻擋，對襯底20進行離子注入以形成NMOS和PMOS的源/漏極區27 ；
[0047]參照圖3e，沉積金屬層28，以覆蓋襯底20表面、NMOS柵極結構25b表面、第一側壁26b表面、PMOS柵極結構25a表面和第二側壁26a表面,并退火以形成金屬娃化物29 ；
[0048]最后刻蝕去除剩余的金屬層28。
[0049]需要說明的是，本發明中的柵極結構高度、硬掩膜層厚度、絕緣層厚度以及第一側壁和第二側壁的高度本領域人員可結合具體器件的大小及工藝參數自行選取，因此再次不做具體的限定。
[0050]綜上所述，本發明提供的CMOS制造方法，通過去除定義NMOS柵極結構的硬掩膜層，保留PMOS柵極結構上的硬掩膜后通過一次刻蝕在NMOS柵極結構兩側形成低于NMOS柵極結構的第一側壁，以及在PMOS柵極結構兩側形成高于PMOS柵極結構的第二側壁，在為形成NMOS柵極金屬硅化物提供了更多位置的同時，避免了 PMOS柵極形成金屬硅化物時多晶硅側擴散的問題，且簡化了工藝流程。
[0051]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的范圍之內。
【權利要求】
1.一種CMOS的制造方法，包括: 提供預定義有NMOS區域及PMOS區域的襯底，并在NMOS區域及PMOS區域之間形成隔離結構； 在所述襯底上依次形成氧化層、多晶硅層和硬掩膜層，圖案化所述硬掩膜層并對所述多晶硅層及氧化層進行刻蝕，以分別形成NMOS及PMOS的柵極結構； 形成覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的阻擋層，暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層，并刻蝕去除所述NMOS柵極結構上的硬掩膜層； 去除所述阻擋層，并形成覆蓋所述NMOS柵極結構表面、PMOS柵極結構表面、PMOS柵極結構上的硬掩膜層表面的絕緣層； 干法刻蝕所述絕緣層，以在所述NMOS柵極結構兩側形成第一側壁，在所述PMOS柵極結構及PMOS柵極結構上的硬掩膜層兩側形成第二側壁，其中，所述第一側壁的高度低于所述NMOS柵極結構高度，所述第二側壁的高度高于所述PMOS柵極結構的高度； 刻蝕去除所述PMOS柵極結構上的硬掩膜層； 以所述NMOS柵極結構、第一側壁、PMOS柵極結構和第二側壁作為阻擋，對所述襯底進行離子注入以形成NMOS和PMOS的源/漏極區； 沉積金屬層，以覆蓋所述襯底表面、NMOS柵極結構表面、第一側壁表面、PMOS柵極結構表面和第二側壁表面，并退火以形成金屬硅化物； 刻蝕去除剩余的所述金屬層。
2.根據權利要求1所述的方法，其特征在于，所述阻擋層為光刻膠，其中，形成覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的阻擋層，暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層的步驟包括: 在所述襯底表面、NMOS柵極結構及NMOS柵極結構上的硬掩膜層表面、PMOS柵極結構和PMOS柵極結構上的硬掩膜層表面涂覆光刻膠； 圖案化所述光刻膠，以暴露NMOS柵極結構及NMOS柵極結構上的硬掩膜層； 去除所述阻擋層的步驟包括灰化去除覆蓋PMOS柵極結構和PMOS柵極結構上硬掩膜層的光刻膠。
3.根據權利要求1所述的方法，其特征在于，所述硬掩膜層和絕緣層的材料為氮化硅、二氧化硅、氮氧化硅、無定形碳其中的一種或多種組合的堆疊。
4.根據權利要求1所述的方法，其特征在于，所述硬掩膜的厚度為100至1000埃。
【文檔編號】H01L21/8238GK103456691SQ201210171864
【公開日】2013年12月18日 申請日期:2012年5月29日 優先權日:2012年5月29日
【發明者】鮑宇, 肖海波 申請人:中芯國際集成電路制造(上海)有限公司