專利名稱：Ldmos場效應晶體管及其制作方法
技術領域：
本發明涉及半導體制作領域，尤其涉及一種LDMOS (橫向雙擴散金屬氧化物半導體)場效應晶體管及其制作方法。
背景技術：
在雙擴散MOS場效應晶體管(D-MOSFET)中，利用兩次反型雜質擴散的結深之差來精確控制溝道長度。DMOS與CMOS器件結構類似，也有源、漏、柵等電極，但是漏端擊穿電壓聞。DMOS主要有兩種類型，垂直雙擴散金屬氧化物半導體場效應晶體管VDM0SFET(vertical double-diffused M0SFET)和橫向雙擴散金屬氧化物半導體場效應晶體管LDMOSFET (lateral double-diffused MOSFET)。LDMOS由于更容易與CMOS工藝兼容而被廣泛采用。在高壓功率集成電路中常采用高壓LDMOS滿足耐高壓、實現功率控制等方面的要求。與MOS場效應晶體管相比，LDMOS場效應晶體管在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面優勢很明顯。LDMOS是一種雙擴散結構的功率器件。其制作方式是在相同的源/漏區域注入兩次，其典型的方式如一次注入濃度較大(典型注入劑量IO1Vcm2)的砷(As)，另一次注入濃度較小(典型劑量IO1Vcm2)的硼(B)。注入之后再進行一個高溫推進過程，由于硼擴散比砷快，所以在柵極邊界下會沿著橫向擴散更遠，形成一個有濃度梯度的溝道，它的溝道長度由這兩次橫向擴散的距離之差決定。其中，LDMOS (橫向擴散金屬氧化物半導體)場效應晶體管的結構及雜質濃度的分布見圖I。其結構形成在N-型襯底100上，包括源極110、漏極330和柵極220，如圖I的上半部分所示。在源極110的區域，其摻雜為兩次反型摻雜，即為較淺的N+型摻雜區和較深的P型摻雜區。圖I的下半部分為上述結構對應區域的雜質濃度示意圖，其中縱向的高度代表雜質濃度的大小。源區I即為較淺的N+型摻雜，溝道2的寬度即為兩次摻雜的結深之差L。漏區4為較淺的N+型摻雜區。為了增加擊穿電壓，在源區I和漏區4之間有一個漂移區3。普通的N溝道MOSFET是N+-P-N+結構，而在LDMOS場效應晶體管中則是N+-P-N—N+結構，也就是說在溝道2和漏區4之間插入了一個長度為L’的N-漂移區3。LDMOS中的漂移區是該類器件設計的關鍵，漂移區的雜質濃度比較低，因此，當LDMOS接高壓時，漂移區由于是高阻，能夠承受更高的電壓。對LDMOS而言，外延層(襯底100)的厚度、摻雜濃度、漂移區的長度是其最重要的特性參數。我們可以通過增加漂移區的長度以提高擊穿電壓，但是這會增加芯片面積和導通電阻。高壓LDMOS器件耐壓和導通電阻取決于外延層的濃度、厚度及漂移區長度的折中選擇。在LDMOS結構尺寸條件一定的條件下，漂移區濃度條件是決定器件耐壓的主要因素。漂移區越濃，則在相同的漏極電壓下其耗盡區面積越小，因此電場線越集中，越容易發生雪崩擊穿。因此漂移區的濃度要盡量小，從而獲得較大的耗盡區面積。但是如果漂移區的濃度過小，那么它在較小的漏極電壓下就會完全耗盡。當漏極電壓進一步升高的時候，耗盡區會從漂移區擴展到漏極的N+區(以NLDMOS為例)。由于N+的濃度極大，因此擴展到此處的耗盡區寬度極小，從而在此處形成局部的大電場，引起雪崩擊穿。漂移區的濃度越大，則其電阻率越低。因此在尺寸固定的條件下，漂移區越濃，則其寄生電阻越大，增加器件的導通電阻Rdson。因為耐壓和導通阻抗對于外延層的濃度和厚度的要求是矛盾的。高的擊穿電壓要求厚的輕摻雜外延層和長的漂移區，而低的導通電阻則要求薄的重摻雜外延層和短的漂移區，因此必須選擇最佳外延參數和漂移區長度，以便在滿足一定的源漏擊穿電壓的前提下，得到最小的導通電阻。
發明內容
本發明的目的是提供一種簡單易行的方式來有效增大LDMOS場效應晶體管的擊穿電壓。 為實現上述目的，本發明提供一種LDMOS場效應晶體管的制作方法，包括提供半導體襯底；在所述半導體襯底表面形成開口 ；利用掩模圖形作為掩模，進行離子注入，以在所述開口處形成漏極緩變摻雜區，所述掩模圖形至少暴露所述開口，所述漏極緩變摻雜區環繞所述開口，包括位于所述開口兩側的側部及位于所述開口下方的凸出部；在所述漏極緩變摻雜區內形成漏區。可選的，形成漏極緩變摻雜區后，另包括形成柵極的步驟。可選的，所述制作方法另包括形成柵極的步驟，所述柵極與所述開口在同時形成；形成所述柵極與所述開口的步驟包括在半導體襯底上形成柵極材料層；選擇性刻蝕所述柵極材料層，以形成過柵結構、漏極掩模結構，所述過柵結構與所述漏極掩模結構之間存在間隔，所述過柵結構覆蓋了待形成柵極的區域及待形成漏極緩變摻雜區的一部分區域，所述過柵結構、漏極掩模結構與所述間隔共同占據了待形成柵極的區域與待形成漏極緩變摻雜區的區域；形成光刻膠掩模，所述光刻膠掩模暴露待形成漏極緩變摻雜區的區域；以光刻膠掩模作為掩模，刻蝕過柵結構、漏極掩模結構及半導體襯底，在該刻蝕中，過柵結構被去除一部分而形成所述柵極，所述漏極掩模結構被除去，所述間隔下方的半導體襯底形成所述開口。可選的，利用所述光刻膠掩模作為所述掩模圖形，進行所述離子注入。可選的，形成漏極緩變摻雜區后，在所述開口內填充氧化物，以形成氧化物隔離結構。可選的,所述LDMOS場效應晶體管還包括源區及柵極,在所述LDMOS場效應晶體管的漏區、源區及柵極制作完成后，進行所述形成氧化物隔離結構的步驟；所述形成氧化物隔離結構的步驟，包括
在半導體襯底表面形成層間介質層，所述層間介質層覆蓋所述漏區、源區及柵極，并填充在所述開口內形成所述氧化物隔離結構；形成所述層間介質層后，在所述漏區、源區、柵極上方的層間介質層內形成漏區接觸孔、源區接觸孔、柵極接觸孔。可選的，所述在半導體襯底上形成柵極材料層的步驟之前還包括進行離子注入形成源極緩變摻雜區的步驟。可選的，柵極形成后，還包括形成淺摻雜漏區、漏極摻雜區以及形成淺摻雜源區、源極摻雜區的步驟。 本發明另提供有一種LDMOS場效應晶體管，所述LDMOS場效應晶體管形成在半導體襯底上，包括柵極，所述柵極形成在所述半導體襯底表面上；形成在半導體襯底表面下的漏極緩變摻雜區，所述漏極緩變摻雜區位于所述柵極的一側；氧化物隔離結構，所述氧化物隔離結構位于半導體襯底內，且與所述柵極具有間距；其中，所述漏極緩變摻雜區環繞所述氧化物隔離結構，包括位于所述氧化物隔離結構兩側的側部及位于所述氧化物隔離結構下方的凸出部。可選的，所述凸出部的厚度和所述柵極的柵極材料層的厚度相同。可選的，所述LDMOS場效應晶體管還包括淺摻雜漏區、漏極摻雜區以及淺摻雜源區、源極慘雜區。可選的，另包括接連在所述漏極摻雜區上的漏極接觸孔、接連在所述源極摻雜區上的源極接觸孔。與現有技術相比，本發明具有以下優點本發明的LDMOS場效應晶體管的漏極和柵極之間的漏極緩變區為一個往襯底較深處具有凸出部的摻雜區域，使得漂移區的電勢沿著凸出部變化，即增大電勢變化的路徑，增大了 LDMOS場效應晶體管的擊穿電壓。
圖I是現有技術中一種LDMOS場效應晶體管的結構示意圖及其各區域的雜質濃度的分布圖；圖2是形成本發明實施例的LDMOS場效應晶體管的工藝流程圖；圖3至圖11是形成本發明實施例的LDMOS場效應晶體管的示意圖。
具體實施例方式本發明提供一種新的LDMOS場效應晶體管和其制作方法。本發明的LDMOS場效應晶體管的漏極和柵極之間的漏極緩變區為一個往襯底較深處具有凸出部的摻雜區域，使得漂移區的電勢可沿著凸出部變化，即增加了電勢變化的路徑。也就是說，利用本發明LDMOS場效應晶體管的設計可以在不增大漏極緩變區在襯底表面所占用的水平寬度，也即不增大芯片面積的情況下，提高了 LDMOS場效應晶體管漏極電壓的承受能力，即增大了 LDMOS場效應晶體管的擊穿電壓。并且，本發明提供的形成具有凸出部的漏極緩變區的摻雜區域的制作方法與現有的制作LDMOS場效應晶體管的工藝兼容；也沒有在現有的LDMOS場效應晶體管的制作工藝中增加新的光刻步驟，即不需要形成新的掩模板，沒有增加工藝復雜度、成本。為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以 很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。本發明一個實施例提供的LDMOS場效應晶體管的制作方法具體如下步驟SI :提供半導體襯底。提供的半導體襯底400，如圖3所示。其可以為體硅襯底、砷化鎵襯底或SOI襯底等。在本實施例中，半導體襯底400為常用的體硅襯底，晶向〈100〉，表面有一層N型外延層(圖中所示均為外延層部分)。按照LDMOS場效應晶體管的原理，當外延層較厚時，擊穿電壓主要由漏端和外延層之間的PN結來承擔，整個器件的擊穿電壓也就由這個PN結來決定了。但是當外延層減薄到一定程度后，在高壓下外延層很容易耗盡，使得器件的表面電場小于硅臨界電場，即由縱向的外延層和硅表面所形成的PN結來決定器件的擊穿電壓，擊穿電壓也由此提高。也正因為硅表面和外延層所形成的結決定了擊穿電壓，當外延層在一最優值后繼續變薄，擊穿電壓反而會減少。而在本實施例中，以其外延層足夠厚，其擊穿電壓由漏端和外延層之間的PN結來決定。所述半導體襯底400包括源極區域、漏極區域、柵極區域。這里的源極區域和漏極區域是較寬泛的區域，不僅包括了將形成源極/漏極的區域，還包括了其附近的摻雜形成的緩變區。這三個區域由后續各個步驟中光刻的圖案來決定。步驟S2 :在源極區域進行離子注入，形成源極緩變摻雜區。在所述半導體襯底400上形成光刻膠，所述光刻膠暴露出所述源極區域。然后進行離子注入，在源極區域形成P型源極緩變摻雜區31，所形成的源極緩變摻雜區如圖4所示。在本實施例中，注入的雜質為B+ (重摻雜硼)，注入能量70Kev，注入劑量為lel3/cm2。進行離子注入后，還需要進行擴散，擴散溫度為1100°C，在N2環境下進行30min。步驟S3 :在所述半導體襯底上形成柵絕緣層。形成柵絕緣層401的方式為干氧氧化形成氧化硅層，具體的，氧化溫度為950°C，氧化時間為15min。形成的柵絕緣層401厚度為IOOA 450A左右。步驟S4 :在所述柵絕緣層上形成柵極材料層。利用化學氣相沉積的方式在所述柵絕緣層401上形成多晶硅層作為柵極材料層402，其厚度為1500A 4500 A左右。在形成多晶硅層后，可以進行摻雜以提高其導電性。在本實施例中，對多晶硅層進行多晶擴磷的工藝，擴散溫度為940°C，擴散時間為lOmin，需要擴磷后的多晶硅的方塊電阻為20Ω 30Ω的范圍內。經過步驟S4后形成的結構如圖4所示。步驟S5 :刻蝕所述柵極材料層和所述柵絕緣層，形成過柵結構和漏極掩模結構。
利用干法刻蝕，刻蝕所述柵極材料層402和所述柵絕緣層401，如圖5所示，形成過柵結構51和漏極掩模結構54。其中，過柵結構51和位于源極區域的源極緩變摻雜區31具有較大面積的重疊。此步驟中形成的過柵結構51的寬度為第一寬度，其還和設定好的漏極區域(未圖示)一端有部分重疊。漏極區域的另一端上方為漏極掩模結構54。所述漏極掩模結構54與所述過柵結構51具有一定的間隔，這個間隔為第一間距A。所述過柵結構51、漏極掩模結構54與間隔共同占據了待形成柵極的區域與待形成漏極緩變摻雜區的區域。步驟S6 :形成柵極和開口。形成具有漏極區域圖形的光刻膠掩模7覆蓋在柵極材料層401上，如圖6所示，而暴露出所述過柵結構51的一部分、漏極掩模結構54、過柵結構51與漏極掩模結構54之間的半導體襯底400三個部分。然后進行刻蝕工藝，刻蝕過柵結構51、漏極掩模結構54、過柵結構51與漏極掩模結構54之間的半導體襯底400。所述刻蝕進行至所述柵絕緣層401，使 得暴露出來的過柵結構51的部分和漏極掩模結構54上的多晶硅層全被刻蝕掉。同時，過柵結構51與漏極掩模結構54之間的半導體襯底400也被刻蝕掉同多晶娃層厚度一樣深度的硅，形成了開口 56，所述開口 56的深度同多晶硅層厚度相等。所述開口 56的寬度為之前步驟中漏極掩模結構54與所述過柵結構51之間的第一間距A。此時，過柵結構51的寬度也縮小了，形成為具有第二寬度的柵極52。如圖6所示。需要補充說明的是，柵絕緣層402由于厚度很薄，在刻蝕柵極材料層401時可以一起被刻蝕掉。步驟S7 :對漏極區域進行離子注入，形成漏極緩變摻雜區。繼續以前一步驟刻蝕工藝結束后的光刻膠掩模7為掩模進行離子注入，以在漏極區域形成漏極緩變摻雜區，如圖8所示。注入離子的類型為N型，注入離子為磷，注入能量為60kev。進行離子注入后,還需要進行擴散,擴散溫度為1000°(,在N2環境下進行5min。去除光刻膠掩模7,如圖9所不，由于半導體襯底表面開口 56的存在,而注入離子在半導體襯底400中的深度都一樣，使得形成的漏極緩變摻雜區剖面形狀與開口 56的形狀相吻合，往襯底較深處具有凸出部，且凸出部的厚度和開口的深度相同，也和柵極材料層的厚度相同。即，所述漏極緩變摻雜區32的形狀不是整齊的，而是具有凸出的曲面的，這樣，在水平面積不變的情況下，增加了所述漏極緩變摻雜區的表面積。在本實施例中，柵極與漏極緩變摻雜區的過程是交織在一起形成的。本說明書不對具體的工藝過程做限定，只是作為較優的方案，本實施例中采用前述步驟S3到S7的方法，這樣的工藝過程具有較優的效果其只利用了一次光刻掩模就完成了刻蝕形成柵極和開口以及進行離子注入形成具有特殊構造的漏極緩變摻雜區(具有凸出部)。且這樣的方法形成的漏極緩變區的邊緣能夠更精準的只處于柵極結構的邊緣，避免了由于漏極緩變區的邊緣與柵極重合而引起的增大擊穿電壓的影響。在其它實施例中，也可以先在半導體襯底內形成開口，利用上述開口進行離子注入形成如上述實施例中所示、具特殊構造的漏極緩變摻雜區；在漏極緩變摻雜區形成后，再依次形成柵極、源/漏區等結構。具體工藝過程為本領域技術人員通用技術，在此不詳細介紹。步驟S8 :在漏極區域形成淺摻雜漏區36、漏極摻雜區38以及在源極區域形成淺摻雜源區37、源極摻雜區39。
通過離子注入在漏極區域形成較小的淺摻雜漏區36和在源極區域形成淺摻雜源區37，所述淺摻雜漏區36和淺摻雜源區37為N型雜質，本實施例中以注入磷為例，注入的能量為60kev，注入的劑量為2. 6el2/cm2。然后再進行源漏注入，即在淺摻雜漏區36之下進行漏極摻雜區38和在淺摻雜源
區39之下進行源極摻雜區37等。注入雜質為磷，注入能量為80kev，注入劑量為I. 0el3/
2
cm ο形成如圖10所示的所述淺摻雜漏區36、漏極摻雜區38、淺摻雜源區39、源極摻雜區37。 步驟S9 :在半導體襯底表面形成層間介質層，所述層間介質層填充在開口內形成隔離結構。利用沉積或旋涂的方式在半導體襯底表面形成層間介質層410，所述層間介質層410為絕緣氧化物，如氧化硅、低介電常數材料、超低介電常數材料等。同時，前面工藝中形成的開口 56中也填滿了絕緣氧化物而形成隔離結構58。即開口 56內不會導電。而漏極緩變摻雜區32環繞所述開口 56內的隔離結構58，其包括位于所述開口 56兩側的側部及位于所述開口下方的凸出部。當LDMOS工作的時候，漏極電壓的電勢降低是在漏極緩變摻雜區中沿著圍繞所述隔離結構58進行的，這樣電勢降低的路徑是曲線的，其距離大于直線距離。故具有相同直線寬度漂移區的一般LDMOS場效應晶體管和本發明的LDMOS場效應晶體管的相比較，本發明的LDMOS場效應晶體管能夠承受的擊穿電壓能夠得到增大。步驟SlO :在漏極摻雜區、源極摻雜區上方的層間介質層內形成漏極接觸孔、源極接觸孔。如圖11，利用刻蝕工藝，在源漏區上形成接觸孔50。然后在接觸孔50中填充金屬，即形成好本發明的LDMOS場效應晶體管。本發明的LDMOS場效應晶體管的具體結構如圖11所示，其包括形成在半導體襯底上的柵極52，以及位于柵極52左右兩端、形成在半導體襯底中源極緩變摻雜區31和漏極緩變摻雜區32。其中，柵極包括柵絕緣層401和柵極材料層402 ;源極緩變摻雜區31為平坦的摻雜層，和柵極52具有部分重疊；一氧化物隔離結構58形成在半導體襯底表面，并與柵極52具有一定的間距。漏極緩變摻雜區32緊貼柵極52的邊緣，且環繞所述氧化物隔離結構58，包括位于所述氧化物隔離結構58兩側的側部及其下方的凸出部。本發明的LDMOS場效應晶體管還包括淺摻雜漏區36、漏極摻雜區38、淺摻雜源區37、源極摻雜區39 ；所述淺摻雜源區37和源極摻雜區39，位于所述源極緩變摻雜區31中。所述淺摻雜源區37和源極摻雜區39的兩端邊緣分別與源極緩變摻雜區31和柵極52的邊緣靠近。所述淺摻雜漏區36和漏極摻雜區38,位于所述漏極緩變摻雜區32中，所述淺摻雜漏區36和漏極摻雜區38的兩端邊緣分別與漏極緩變摻雜區32和氧化物隔離結構58遠離柵極52 —邊的邊緣靠近。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。
雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單 修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.ー種LDMOS場效應晶體管的制作方法，其特征在于，包括 提供半導體襯底； 在所述半導體襯底表面形成開ロ； 利用掩模圖形作為掩模，進行離子注入，以在所述開ロ處形成漏極緩變摻雜區，所述掩模圖形至少暴露所述開ロ，所述漏極緩變摻雜區環繞所述開ロ，包括位于所述開ロ兩側的側部及位于所述開口下方的凸出部； 在所述漏極緩變摻雜區內形成漏區。
2.如權利要求I所述的制作方法，其特征在于，形成漏極緩變摻雜區后，另包括形成柵極的步驟。
3.如權利要求I所述的制作方法，其特征在于，所述制作方法另包括形成柵極的步驟，所述柵極與所述開ロ在同時形成； 形成所述柵極與所述開ロ的步驟包括 在半導體襯底上形成柵極材料層； 選擇性刻蝕所述柵極材料層，以形成過柵結構、漏極掩模結構，所述過柵結構與所述漏極掩模結構之間存在間隔，所述過柵結構覆蓋了待形成柵極的區域及待形成漏極緩變摻雜區的一部分區域，所述過柵結構、漏極掩模結構與所述間隔共同占據了待形成柵極的區域與待形成漏極緩變摻雜區的區域； 形成光刻膠掩摸，所述光刻膠掩模暴露待形成漏極緩變摻雜區的區域； 以光刻膠掩模作為掩模，刻蝕過柵結構、漏極掩模結構及半導體襯底，在該刻蝕中，過柵結構被去除一部分而形成所述柵極，所述漏極掩模結構被除去，所述間隔下方的半導體襯底形成所述開ロ。
4.如權利要求3所述的制作方法，其特征在于，利用所述光刻膠掩模作為所述掩模圖形，進行所述離子注入。
5.如權利要求I所述的制作方法，其特征在于，形成漏極緩變摻雜區后，在所述開口內填充氧化物，以形成氧化物隔離結構。
6.如權利要求5所述的制作方法，其特征在于，所述LDMOS場效應晶體管還包括源區及柵極，在所述LDMOS場效應晶體管的漏區、源區及柵極制作完成后，進行所述形成氧化物隔離結構的步驟； 所述形成氧化物隔離結構的步驟，包括 在半導體襯底表面形成層間介質層，所述層間介質層覆蓋所述漏區、源區及柵極，并填充在所述開口內形成所述氧化物隔離結構； 形成所述層間介質層后，在所述漏區、源區、柵極上方的層間介質層內形成漏區接觸孔、源區接觸孔、柵極接觸孔。
7.如權利要求3所述的制作方法，其特征在干，所述在半導體襯底上形成柵極材料層的步驟之前還包括進行離子注入形成源極緩變摻雜區的步驟。
8.如權利要求2或3所述的制作方法，其特征在于，柵極形成后，還包括形成淺摻雜漏區、漏極摻雜區以及形成淺摻雜源區、源極摻雜區的步驟。
9.ー種LDMOS場效應晶體管，所述LDMOS場效應晶體管形成在半導體襯底上，其特征在于，包括柵極，所述柵極形成在所述半導體襯底表面上； 形成在半導體襯底表面下的漏極緩變摻雜區，所述漏極緩變摻雜區位于所述柵極的一側； 氧化物隔離結構，所述氧化物隔離結構位于半導體襯底內，且與所述柵極具有間距； 其中，所述漏極緩變摻雜區環繞所述氧化物隔離結構，包括位于所述氧化物隔離結構兩側的側部及位于所述氧化物隔離結構下方的凸出部。
10.如權利要求9所述的LDMOS場效應晶體管，其特征在于，所述凸出部的厚度和所述柵極的柵極材料層的厚度相同。
11.如權利要求9所述的LDMOS場效應晶體管，其特征在于，所述LDMOS場效應晶體管還包括淺摻雜漏區、漏極摻雜區以及淺摻雜源區、源極摻雜區。
12.如權利要求11所述的LDMOS場效應晶體管，其特征在干，另包括接連在所述漏極摻雜區上的漏極接觸孔、接連在所述源極摻雜區上的源極接觸孔。
全文摘要
本發明提供一種LDMOS場效應晶體管及其制作方法，所述LDMOS場效應晶體管的制作方法包括提供半導體襯底；在所述半導體襯底表面形成開口；在所述半導體襯底上形成掩模圖形，所述掩模圖形至少暴露所述開口；以所述掩模圖形作為掩模，進行離子注入，以在所述開口處形成漏極緩變摻雜區，所述漏極緩變摻雜區環繞所述開口，包括位于所述開口兩側的側部及位于所述開口下方的凸出部；在所述漏極緩變摻雜區內形成漏區。本發明的LDMOS場效應晶體管漏極和柵極之間的漏極緩變區為一個往襯底較深處具有凸出部的摻雜區域，使得漂移區的電勢沿著凸出部變化，從而增大了擊穿電壓。而其制作方法不增加新的光刻掩膜版，沒有大幅度的增加工藝成本。
文檔編號H01L21/336GK102709190SQ20121016538
公開日2012年10月3日 申請日期2012年5月24日 優先權日2012年5月24日
發明者吳小利, 唐樹澍, 茍鴻雁 申請人:上海宏力半導體制造有限公司