專利名稱：一種改善側墻氮化硅不同區域的厚度均勻性的方法
技術領域：
本發明涉及半導體集成電路的制造領域，尤其涉及一種改善側墻氮化硅不同區域的厚度均勻性的方法。
背景技術：
在半導體集成電路制造工藝中，側墻(Spacer)是制作半導體CMOS器件必需的一個結構，不僅能夠保護柵極，搭配上淺摻雜(Lightly Doped Drain,簡稱LDD)工藝,還能夠很好地降低短溝道效應。目前，傳統的側墻工藝較多采用二氧化硅和氮化硅的復合層(其中氮化硅是外層)，而到了 65納米工藝及其以下工藝時，對于氮化硅薄膜的沉積要求越來越高，不僅需要低溫沉積制程(小于30(T60(TC)，還需要其具有很好的均勻性，尤其是對于不同區域(如單 個多晶柵區域的大線寬處和如靜態存儲器SRAM的多晶柵區域的小線寬處)，其側壁厚度均勻性要求極高，一般來說，普通爐管沉積的氮化硅薄膜，其沉積均勻性雖然較好但其沉積溫度較高(大于650°C )，不能滿足器件的熱預算的要求。圖I是本發明背景技術中傳統工藝沉積小線寬處氮化硅薄膜的結構示意圖，圖2是本發明背景技術中傳統工藝沉積大線寬處氮化硅薄膜的結構示意圖；對比圖I和圖2可知，在65納米及其以下更小線寬要求的制程中，如圖I所示的小線寬結構I上隨著氮化硅薄膜12沉積的進行，其多晶柵11的兩邊上角處形成的懸掛膜(overhang)越來越厚，側壁和底部的沉積量越來越少，直至懸掛膜相連接形成封口停止了厚度的增加；而如圖2所示的大線寬結構2上隨著氮化硅薄膜22沉積的進行，其多晶柵21的兩邊則不會形成懸掛膜；這樣在同樣增加厚度的情況下，兩種區域的氮化硅膜厚的均勻性將會有巨大的差異，進而造成產品良率的降低。
發明內容
本發明公開了一種改善側墻氮化硅不同區域的厚度均勻性的方法，其中，包括以下步驟
步驟SI :在一半導體結構上，沉積側墻氧化物層覆蓋所述半導體結構的上表面后；步驟S2 :沉積側墻氮化物層覆蓋所述側墻氧化物層的上表面，于小線寬處區域上形成懸掛膜；
步驟S3 :采用原位等離子刻蝕工藝部分刻蝕所述側墻氮化物層，以去除懸掛膜；
步驟S4 :依次重復步驟S2、S3直至最終形成的側墻氮化物層的厚度符合工藝需求； 其中，所述原位等離子刻蝕工藝采用的等離子在反應腔室內產生。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述小線寬處區域為靜態存儲器SRAM的多晶柵區域。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述半導體結構包括設置在硅襯底上的阱區，及部分嵌入設置所述阱區內的淺溝隔離槽，阱區上設置有多個多晶柵，所述側墻氧化物層覆蓋暴露的阱區及淺溝隔離槽的上表面、所述多個多晶柵的上表面及其側壁。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述多晶柵與所述阱區之間設置有多晶柵氧化物層。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，步驟S2中沉積側墻氮化物層的沉積溫度小于300_600°C。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，步驟S3中采用NF3、H2的原位等離子進行等離子刻蝕工藝。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述原位等離子刻蝕工藝采用的等離子在進行工藝步驟2、3的反應腔室內直接生成。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，在刻蝕去除小線寬處區域上的懸掛膜的同時，覆蓋在大線寬處區域上的氮化硅薄膜也被部分刻蝕。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述大線寬處區域為單個多晶柵區域。上述的改善側墻氮化硅不同區域的厚度均勻性的方法，其中，所述側墻氧化物層的材質為二氧化硅，所述側墻氮化物層的材質為氮化硅。綜上所述，由于采用了上述技術方案，本發明提出一種改善側墻氮化硅不同區域的厚度均勻性的方法，通過采用原位等離子刻蝕工藝去除小線寬處沉積側壁氮化物層形成的懸掛膜，以避免其造成封口影響多晶柵側壁上氮化物層厚度的生長，同時部分去除大線寬處的側壁氮化物層的厚度，以減小大、小線寬處區域側壁氮化物層厚度的差異，從而有效的提聞廣品的良率。
圖I是本發明背景技術中傳統工藝沉積小線寬處氮化硅薄膜的結構示意 圖2是本發明背景技術中傳統工藝沉積大線寬處氮化硅薄膜的結構示意 圖3-9是本發明改善側墻氮化硅不同區域的厚度均勻性的方法的流程結構示意圖。
具體實施例方式 下面結合附圖對本發明的具體實施方式
作進一步的說明
圖3-9是本發明改善側墻氮化硅不同區域的厚度均勻性的方法的流程結構示意圖。如圖3-9所示，一種改善側墻氮化硅不同區域的厚度均勻性的方法(A method toimprove SIN Spacer loading effect),包括以下步驟
首先，在半導體結構3上沉積材質為二氧化硅(SiO2)的側壁氧化物層4以覆蓋半導 體結構3的上表面；刻蝕阻擋層21 ;其中，半導體結構3包括設置在硅襯底31上的N阱區(N-Well) 32 和 P 講區(P-Well) 33，及設置在 N 阱區(N-Well) 32 和 P 阱區(P-Well) 33 之間的淺溝隔離槽(STI)36，多個柵極34設置在阱區32、33上，且柵極氧化物層35位于柵極34和阱區之間；側壁氧化物層4覆蓋暴露的阱區32、33及淺溝隔離槽36的上表面和多個多晶柵34的上表面及其側壁。其次，采用小于300-600°C的溫度，沉積材質為氮化硅(SiN)的側壁氮化物薄膜5覆蓋側壁氧化物層4的上表面，由于小線寬處區域如靜態存儲器SRAM等的多晶柵區域，多晶柵之間的距離較小，在多晶柵側壁的兩邊上易形成懸掛膜6，隨著沉積工藝的進行懸掛膜6的厚度不斷增加，多晶柵的側壁及底部的沉積量越來越小，直至懸掛膜6相連形成如圖4所示的封口，多晶柵的側壁及其底部的氮化物薄膜則停止生長，而此時，如單個多晶柵等區域的大線寬處區域的多晶柵上的氮化物薄膜由于多晶柵之間的距離較大不會生成懸掛膜，則不會影響該處氮化物薄膜的生長，這樣就造成不同區域(大線寬處區域和小線寬處區域)的側壁氮化物薄膜厚度不均勻，影響器件的性能。然后，在上述工藝步驟反應的腔室內，采用NF3、H2生成等離子，即采用NF3、H2的原位等離子刻蝕工藝7對在小線寬處區域形成封口的側壁氮化物薄膜5進行部分刻蝕，以打開由于產生懸掛膜6而造成的封口，同時由于也對大線寬處區域的側壁氮化物薄膜也進行了部分刻蝕，從而降低了大線寬處區域和小線寬處區域上側壁氮化物薄膜厚度的差異。最后，采用與沉積側壁氮化物薄膜5相同的沉積工藝沉積第二層側壁氮化物薄膜 8覆蓋剩余的側壁氮化物薄膜51，當再次形成封口時，繼續采用上述的NF3、H2的原位等離子刻蝕工藝7進行刻蝕開口，依次循環往復，直至最終制備出符合工藝需求的側壁氮化物層結構9。綜上所述，由于采用了上述技術方案，本發明提出一種改善側墻氮化硅不同區域的厚度均勻性的方法，在滿足器件熱預算的情況下，通過采用原位等離子刻蝕工藝去除小線寬處沉積側壁氮化物層形成的懸掛膜，以避免其造成封口影響多晶柵側壁上氮化物層厚度的生長，同時部分去除大線寬處的側壁氮化物層的厚度，以減小大、小線寬處區域側壁氮化物層厚度的差異，從而有效的提聞廣品的良率。通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例，基于本發明精神，還可作其他的轉換。盡管上述發明提出了現有的較佳實施例，然而，這些內容并不作為局限。對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發明的意圖和范圍內。
權利要求
1.一種改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，包括以下步驟 步驟SI :在一半導體結構上，沉積側墻氧化物層覆蓋所述半導體結構的上表面后； 步驟S2 :沉積側墻氮化物層覆蓋所述側墻氧化物層的上表面，于小線寬處區域上形成懸掛膜； 步驟S3 :采用原位等離子刻蝕工藝部分刻蝕所述側墻氮化物層，以去除懸掛膜； 步驟S4 :依次重復步驟S2、S3直至最終形成的側墻氮化物層的厚度符合工藝需求； 其中，所述原位等離子刻蝕工藝采用的等離子在反應腔室內產生。
2.根據權利要求I所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述小線寬處區域為靜態存儲器SRAM的多晶柵區域。
3.根據權利要求2所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述半導體結構包括設置在硅襯底上的阱區，及部分嵌入設置所述阱區內的淺溝隔離槽，阱區上設置有多個多晶柵，所述側墻氧化物層覆蓋暴露的阱區及淺溝隔離槽的上表面、所述多個多晶柵的上表面及其側壁。
4.根據權利要求3所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述多晶柵與所述阱區之間設置有多晶柵氧化物層。
5.根據權利要求1-4中任意一項所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，步驟S2中沉積側墻氮化物層的沉積溫度小于300-600°C。
6.根據權利要求5所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，步驟S3中采用NF3、H2的原位等離子進行等離子刻蝕工藝。
7.根據權利要求6所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述原位等離子刻蝕工藝采用的等離子在進行工藝步驟2、3的反應腔室內直接生成。
8.根據權利要求7所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，在刻蝕去除小線寬處區域上的懸掛膜的同時，覆蓋在大線寬處區域上的氮化硅薄膜也被部分刻蝕。
9.根據權利要求8所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述大線寬處區域為單個多晶柵區域。
10.跟據權利要求9所述的改善側墻氮化硅不同區域的厚度均勻性的方法，其特征在于，所述側墻氧化物層的材質為二氧化硅，所述側墻氮化物層的材質為氮化硅。
全文摘要
本發明涉及半導體制造領域，尤其涉及一種改善側墻氮化硅不同區域的厚度均勻性的方法。本發明提出一種改善側墻氮化硅不同區域的厚度均勻性的方法，通過采用原位等離子刻蝕工藝去除小線寬處沉積側壁氮化物層形成的懸掛膜，以避免其造成封口影響多晶柵側壁上氮化物層厚度的生長，同時部分去除大線寬處的側壁氮化物層的厚度，以減小大、小線寬處區域側壁氮化物層厚度的差異，從而有效的提高產品的良率。
文檔編號H01L21/336GK102709188SQ20121015872
公開日2012年10月3日 申請日期2012年5月22日 優先權日2012年5月22日
發明者張文廣, 陳玉文 申請人:上海華力微電子有限公司