一種自適應復合機制隧穿場效應晶體管及其制備方法

專利名稱：一種自適應復合機制隧穿場效應晶體管及其制備方法
技術領域：
本發明 屬于CMOS超大集成電路(ULSI)中的場效應晶體管邏輯器件與電路領域，具體涉及ー種利用自適應方法有效結合金屬-氧化層-硅場效晶體管(MOSFET)電流的隧穿場效應晶體管(TFET)及其制備方法。
背景技術：
隨著MOSFET的尺寸不斷縮小，當進入納米尺度以后，器件的短溝道效應等負面影響也愈加嚴重，使得器件關態漏泄電流不斷増大。同吋，由于傳統MOSFET的亞閾值斜率受到熱電勢的限制無法隨著器件尺寸的縮小而同步減小，存在60mV/dec的理論極限，使得泄漏電流隨著電源電壓的縮小而進一歩増大，由此增加了器件功耗。功耗問題如今已經成為限制器件等比例縮小的最嚴峻的問題之一。在超低壓低功耗領域中，采用新型導通機制而獲得超陡亞閾值斜率的器件結構和エ藝制備方法成為了近些年大家關注的熱點。這些器件由于不受熱電勢的限制能突破傳統MOSFET亞閾值斜率的極限，從而在低功耗器件領域里大放異彩。其中，隧穿場效應晶體管(TFET)因其有很低的泄漏電流，超陡的亞閾值斜率而受到廣泛關注。TFET不同于傳統M0SFET，其源漏摻雜類型相反，利用柵極控制反向偏置的P-I-N結的帶帶隧穿實現導通，它能工作在較低電壓下，因此適用于低壓低功耗領域的應用。但TFET由于受源結隧穿幾率和隧穿面積的限制，面臨著開態電流小的問題，遠遠比不上傳統MOSFET器件，且TFET存在雙極導通效應，極大限制了 TFET器件的應用。

發明內容
本發明的目的在于提出ー種利用自適應的方法結合MOSFET電流的復合機制隧穿場效應晶體管及其制備方法。該結構能在與現有的CMOSエ藝完全兼容的條件下，顯著地提高TFET器件的導通電流，同時抑制雙極效應，并獲得更陡直的亞閾特性。本發明的技術方案如下本發明隧穿場效應晶體管包括一個控制柵，ー個柵介質層，ー個半導體襯底，ー個摻雜源區和一個摻雜漏區，摻雜源區和摻雜漏區分別位于控制柵的兩側，其特征在于，對于N型(或P型)器件，所述摻雜源區由P+ (或P—)摻雜區和N—(或N+)摻雜區兩部分組成。具體為對于N型晶體管，漏區由N_ (濃度約lX1019 lX102°cm_3)摻雜區構成，源區在Ni參雜的基礎上，在靠近控制柵邊緣的ー側又注入P+ (濃度約lX102° lX1021Cm_3)，使得該注入部分原有的N—摻雜完全被補償為P+，且該部分的兩側和有源區邊緣要有一定的間距Lud (間距Lud小于耗盡層寬度，視摻雜濃度而定，小于2 μ m)。對于P型晶體管，漏區由P_ (濃度約
1X IO19^l X IO20Cm-3)摻雜區構成，源區在P_摻雜的基礎上，在靠近控制柵邊緣的一側又注入N+(濃度約I X IO20^l X 1021cnT3)，使得該注入部分原有的P—摻雜完全被補償為N+，且該部分的兩側和有源區邊緣有一定的間距Lud (間距Lud小于耗盡層寬度，視摻雜濃度而定，小于
2μ m)，如圖6所示。
上述隧穿場效應晶體管的制備方法，包括以下步驟(I)在半導體襯底上通過淺槽隔離定義有源區；(2)生長柵介質層；(3)淀積柵材料，接著光刻和刻蝕，形成控制柵圖形；(4)以控制柵為掩膜，自對準離子注入，形成相同摻雜類型且濃度約I X IO19I X 102°cm_3的摻雜漏區和摻雜源區；(5)光刻暴露出部分與控制柵相連的源摻雜區，以光刻膠及柵為掩膜，離子注入形成另ー種摻雜類型的高摻雜源區，濃度約I X 10,1 X IO21Cm-3,然后快速高溫熱退火激活摻雜雜質；(6)最后進入常規CMOS后道エ序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的隧穿場效應晶體管，注意源區接觸孔的位置需覆蓋住源區的兩種摻雜雜質。上述的制備方法中，所述步驟(I)中的半導體襯底材料選自Si、Ge、SiGe、GaAs或其他Il-vi，III-V和IV-IV族的ニ元或三元化合物半導體、絕緣體上的硅(SOI)或絕緣體上的鍺(G0I)。上述的制備方法中，所述步驟(2)中的柵介質層材料選自Si02、Si3N4和高K柵介質材料。上述的制備方法中，所述步驟(2)中的生長柵介質層的方法選自下列方法之一常規熱氧化、摻氮熱氧化、化學氣相淀積和物理氣相淀積。上述的制備方法中，所述步驟(3)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。本發明的技術效果如下一、源區的第二次高摻雜注入區、相對較低摻雜的漏區以及控制柵形成了具有較好性能的非対稱TFET結構一方面，由于源區的第二次是高摻雜注入，能有效地將第一次注入的雜質補償并形成相反類型雜質，構成了 TFET結構，且由于兩次注入的雜質類型相反，使得TFET的隧穿結處的濃度梯度由于耗盡作用更加陡直，有利于發生帶帶隧穿，相比傳統TFET能獲得更陡直的亞閾值斜率和更高的開態電流；另一方面，漏區的摻雜由第一次自對準注入時形成，使得漏區摻雜濃度相對較低，能有效抑制傳統TFET器件的雙極效應，抑制雙極導通電流。因此，兩次不同濃度和不同位置的注入摻雜的設計使得該器件能獲得更加陡直的亞閾特性，同時抑制TFET的雙極效應。ニ、第二次摻雜注入的區域和有源區寬度邊緣有一定間距的設計有效地將MOSFET的特點引入到該晶體管中一方面，在該結構中，未被第二次摻雜注入的源區部分、控制柵和漏區構成了 MOSFET結構，因此，在相同的有源區面積下，該器件能得到遠高于傳統TFET的導通電流；另一方面，由于間距小于耗盡層寬度，使得MOSFET部分源結處的能帶被抬高，不利于MOSFET部分的開啟，因此在不增加工藝步驟的前提下，通過簡單的版圖設計能自動調節兩者的閾值電壓，實現TFET部分比MOSFET先導通，從而保證該器件的亞閾部分受TFET決定，突破傳統MOSFET亞閾值斜率的極限。因此，該器件能很好結合傳統TFET和MOSFET的優點，具有較好的亞閾特性和較高的開態電流，自適應地實現復合機制的結合。三、該器件制備エ藝簡單，制備方法與傳統的MOSFETエ藝完全兼容，在不增加有源區的面積和エ藝復雜度的情況下能大大提高性能。、
簡而言之，該器件結構采用源區兩次不同濃度的摻雜注入且位置上有一定間距的設計，有效地結合了 MOSFET導通電流大的特征，提高了器件的開態電流，且自適應地實現了該器件MOSFET和TFET部分的閾值調節。與現有的TFET相比，在同樣的エ藝條件、同樣的有源區尺寸下該器件可以得到更高的導通電流和更低的亞閾值斜率，有望在低功耗領域得到采用，有較高的實用價值。


圖I是半導體襯底上生長柵介質層并淀積柵材料的エ藝步驟示意圖；圖2a是光刻并刻蝕后形成的控制柵的器件沿圖2b虛線方向的剖面圖，圖2b是相應的器件俯視圖；
圖3是自對準離子注入形成相對較低摻雜濃度的源漏區后的器件剖面圖；圖4a是光刻暴露出與控制柵相連的部分源區并離子注入形成相反類型的高摻雜源區后的器件沿圖4b虛線方向的剖面圖，圖4b是相應的器件俯視圖；圖5是經過后道エ序(接觸孔，金屬化)后的器件沿圖4b虛線方向的剖面圖；圖6是本發明的自適應復合機制隧穿場效應晶體管的器件俯視圖；圖7a是本發明晶體管沿圖6中AA’方向的剖面圖；圖7b是本發明晶體管沿圖6中BB’方向的剖面圖，紅色虛線標注的部分是被耗盡的摻雜部分；圖中I——半導體襯底2——柵介質層3——柵4——較低摻雜濃度的漏區和源區5——光刻膠6——相反類型的高摻雜源區7——后道エ序的鈍化層 8——后道エ序的金屬
具體實施例方式下面通過實例對本發明做進ー步說明。需要注意的是，公布實施例的目的在于幫助進ー步理解本發明，但是本領域的技術人員可以理解在不脫離本發明及所附權利要求的精神和范圍內，各種替換和修改都是可能的。因此，本發明不應局限于實施例所公開的內容，本發明要求保護的范圍以權利要求書界定的范圍為準。本發明制備方法的一具體實例包括圖I至圖4b所示的エ藝步驟I、在晶向為(100)的體硅硅片硅襯底I上采用淺槽隔離技術制作有源區隔離層，襯底摻雜濃度為輕摻雜；然后熱生長ー層柵介質層2,柵介質層為SiO2,厚度為l 5nm ;淀積柵材料3，柵材料為摻雜多晶硅層，厚度為15(T300nm，如圖I所示。2、光刻出控制柵圖形，刻蝕柵材料3直到柵介質層2，如圖2a、2b所示。3、以控制柵3為掩膜進行自對準P-離子注入，形成相對較低摻雜濃度的源漏區4，離子注入的能量為40keV,劑量為lel4,注入雜質為BF2+,如圖3所示。4、光刻暴露出與控制柵相連的部分源區圖形，圖形兩側和有源區邊緣有一定間距，約為I μ m,以光刻膠5和控制柵3為掩膜進行N+離子注入，形成高摻雜N+源區6，離子注入的能量為50keV,劑量為lel5,注入雜質為As+,如圖4a、4b所示；進行一次快速高溫退火，激活源漏摻雜的雜質。5、最后進入常規CMOS后道エ序，包括淀積鈍化層7、開接觸孔以及金屬化8等，如圖5所示，即可制得所述的自適應復合機制隧穿場效應晶體管。雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述掲示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單
修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種隧穿場效應晶體管，包括一個控制柵，一個柵介質層，一個半導體襯底，一個摻雜源區和一個摻雜漏區，摻雜源區和摻雜漏區分別位于控制柵的兩側，其特征在于，對于N型晶體管，摻雜源區在N—摻雜的基礎上，在靠近控制柵邊緣的一側又注入P+，使得該注入部分原有的N—摻雜完全被補償為P+，且P+摻雜區和有源區寬度方向的邊緣有間距；對于P型晶體管，摻雜源區在P-摻雜的基礎上，在靠近控制柵邊緣的一側又注入N+，使得該注入部分原有的P_摻雜完全被補償為N+,且N+摻雜區和有源區寬度方向的邊緣有間距。
2.如權利要求I所述的隧穿場效應晶體管，其特征在于，對于N型晶體管，摻雜漏區N-的摻雜濃度為I X IO19 I X IO20CnT3 ；P+摻雜濃度為I X IO20 I X 1021cnT3。
3.如權利要求I所述的隧穿場效應晶體管，其特征在于，對于P型晶體管，摻雜漏區P-的摻雜濃度約I X IO19 I X IO20CnT3 ·χ的摻雜濃度約I X IO20 I X IO21Cm'
4.如權利要求I所述的隧穿場效應晶體管，其特征在于，P+摻雜區或N+摻雜區和有源區寬度方向邊緣的間距小于2 μ m。
5.一種制備如權利要求I所述隧穿場效應晶體管的方法，包括以下步驟 (1)在半導體襯底上通過淺槽隔離定義有源區； (2)生長柵介質層； (3)淀積柵材料，接著光刻和刻蝕，形成控制柵圖形； (4)以控制柵為掩膜，自對準離子注入，形成相同摻雜類型的摻雜漏區和摻雜源區； (5)光刻暴露出部分與控制柵相連的源摻雜區，以光刻膠及柵為掩膜，在靠近控制柵邊緣的一側離子注入形成另一種摻雜類型的高摻雜源區，然后快速高溫熱退火激活摻雜雜質； (6)最后進入常規CMOS后道工序。
6.如權利要求5所述的方法，其特征在于，所述步驟(I)中的半導體襯底材料選自Si、Ge,SiGe,GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半導體、絕緣體上的硅或絕緣體上的鍺。
7.如權利要求5所述的方法，其特征在于，所述步驟(2)中的柵介質層材料選自Si02、Si3N4和高K柵介質材料。
8.如權利要求5所述的方法，其特征在于，生長柵介質層的方法選自下列方法之一常規熱氧化、摻氮熱氧化、化學氣相淀積和物理氣相淀積。
9.如權利要求5所述的方法，其特征在于，所述步驟(3)中的柵材料選自摻雜多晶硅、金屬鈷，鎳以及其他金屬或金屬硅化物。
全文摘要
本發明提供了一種隧穿場效應晶體管及其制備方法，屬于CMOS超大集成電路(ULSI)中的場效應晶體管邏輯器件與電路領域。本發明的核心是對于N型晶體管，摻雜源區在N-摻雜的基礎上，在靠近控制柵邊緣的一側又注入P+，使得該注入部分原有的N-摻雜完全被補償為P+；對于P型晶體管，摻雜源區在P-摻雜的基礎上，在靠近控制柵邊緣的一側又注入N+，使得該注入部分原有的P-摻雜完全被補償為N+。本發明器件結構采用源區兩次不同濃度的摻雜注入，有效地結合了MOSFET導通電流大的特征，提高了器件的開態電流，且自適應地實現了該器件MOSFET和TFET部分的閾值調節。
文檔編號H01L29/78GK102664192SQ201210139560
公開日2012年9月12日 申請日期2012年5月8日 優先權日2012年5月8日
發明者王陽元, 詹瞻, 邱穎鑫, 黃如, 黃芊芊 申請人:北京大學