溝槽型mos的形成方法

專利名稱：溝槽型mos的形成方法
技術領域：
本發明涉及半導體制造領域，特別涉及一種溝槽型MOS的形成方法。
背景技術：
隨著電子消費產品需求的增長，功率MOSFET的需求越來越大，例如磁盤驅動，汽車電子以及功率器件等等方面。溝槽型M0S(Trench M0S)由于其器件的集成度較高，導通電阻較低，具有較低的柵-漏電荷密度、較大的電流容量，因而具備較低的開關損耗和較快的開關速度，被廣泛地應用在低壓功率領域。例如在中國專利公開號為CN101452857A中還能發現更多關于溝槽型MOS制造的相關信息。但是，現有工藝形成的溝槽型MOS的電學性能差，工藝良率低下。

發明內容
本發明要解決的問題是提供一種溝槽型MOS的形成方法，避免電學性能差，工藝良率低下。為解決上述問題，本發明提供了一種溝槽型MOS的形成方法，所述方法包括提供半導體襯底；在半導體襯底內形成溝槽；采用熱氧化工藝在所述溝槽底部及側壁形成第一柵介電層；采用高溫氧化沉積工藝在溝槽內的第一柵介電層表面形成第二柵介電層；在溝槽內填充滿多晶硅層。可選的，所述高溫氧化沉積工藝的溫度為800°C 900°C。可選的，所述高溫氧化沉積工藝的反應氣體包括氧氣。可選的，所述熱氧化工藝的溫度為950°C 1050°C。可選的，所述熱氧化工藝的反應氣體包括氧氣和氮氣。可選的，所述第二柵介電層的厚度大于或等于所述第一柵介電層的厚度。可選的，所述第一柵介電層和第二柵介電層的材料為氧化硅或含氮氧化硅。可選的，形成第二柵介電層后還包括步驟進行熱處理工藝。可選的，所述熱處理工藝為快速熱退火工藝。可選的，所述快速熱退火工藝溫度900°C 1100°C。可選的，所述快速熱退火工藝的反應氣體包括氧氣、氮氣或一氧化氮。可選的，所述快速熱退火工藝的時間為30s 90s。與現有技術相比，本發明的技術方案具有以下優點
先采用熱氧化工藝在所述溝槽表面生長形成第一柵介電層，S卩，使溝槽底部和側壁都生長形成第一柵介電層，為所述第二柵介電層的形成奠定基礎，因為溝槽表面的襯底晶向不一致，即，底部中間晶向為(100)，底部拐角處晶向為(111)，側壁晶向為(100)，影響第一柵介電層底部拐角處的生長厚度，加上溝槽底部太深，反應氣體不容易進入溝槽底部，使第一柵介電層底部中間和拐角處形成的柵介電層的厚度最薄。采用高溫氧化沉積工藝在所述第一柵介電層表面沉積形成第二柵介電層，所述第二柵介電層在增加所述溝槽表面的柵介電層厚度的同時可以使得溝槽底部的厚度均勻，而且采用高溫氧化沉積工藝形成的第二柵介電層的k值(介電常數)較高，使擊穿電壓值升高，漏電流減小，從而提高最終形成的柵介電層的品質，進而提高了所述溝槽型MOS的電學性能。


圖I至圖3為現有的溝槽型MOS的形成工藝流程示意圖；圖4為本發明溝槽型MOS的形成工藝流程圖；圖5至圖12為本發明溝槽型MOS的形成工藝流程示意圖；圖13是采用現有技術和本發明兩種方法形成的柵介電層厚度數據對比圖；圖14是采用現有技術和本發明兩種方法形成的柵介電層所產生的擊穿電壓對比圖。
具體實施例方式現有工藝形成的溝槽型MOS的電學性能差，工藝良率低下。為此，本發明的發明人對現有的溝槽型MOS形成工藝進行研究，首先提供一種溝槽型MOS的形成方法如圖I至圖3所示。請參考圖I，提供半導體襯底200，在所述半導體襯底200內形成溝槽206。請參考圖2，利用熱氧化工藝，在溝槽206底部及側壁形成柵介電層220，所述柵介電層220為氧化硅。請參考圖3，在所述溝槽206內形成溝槽柵極221。發明人發現和分析得知，如圖2所示，在襯底中形成溝槽206后，采用熱氧化工藝直接在溝槽表面形成柵介電層220，一方面由于溝槽底部太深，相對于溝槽側壁來說，反應氣體不容易進入溝槽底部，因此溝槽底部不容易進行填充生長；另一方面溝槽表面的晶向不一致，即，底部中間晶向為100，底部拐角處晶向為111，溝槽側壁晶向為100，影響柵介電層底部拐角處的生長厚度，柵介電層底部中間和拐角處形成的柵介電層的厚度最薄，而溝槽側壁的柵介電層厚度較厚。因此，溝槽底部與溝槽側壁的柵介電層的厚度不一致，容易造成電壓擊穿和漏電流現象，影響工藝的可靠性，進而影響溝槽型MOS電學性能，工藝良率。為此，發明人經過創造性勞動，獲得了一種溝槽型柵介電層的形成方法，具體參考圖4，執行步驟S41，提供半導體襯底；執行步驟S42，在所述半導體襯底內形成溝槽；執行步驟S43，在所述溝槽表面形成犧牲氧化層；執行步驟S44，移除所述犧牲氧化層；執行步驟S45，采用熱氧化工藝在所述溝槽表面形成第一柵介電層；
執行步驟S46，采用高溫氧化沉積工藝在所述第一柵介電層表面形成第二柵介電層；執行步驟S47，形成第二柵介電層后，進行熱處理工藝；
執行步驟S48， 在溝槽內填充滿多晶硅層。本發明先采用熱氧化工藝在所述溝槽表面生長形成第一柵介電層，S卩，使溝槽底部和側壁都生長形成第一柵介電層，為所述第二柵介電層的形成奠定基礎，因為溝槽表面的襯底晶向不一致和溝槽底部太深，影響第一柵介電層的底部生長厚度，使第一柵介電層底部中間和拐角處形成的柵介電層的厚度最薄。采用高溫氧化沉積工藝在所述第一柵介電層表面沉積形成第二柵介電層，所述第二柵介電層在增加所述溝槽表面的柵介電層厚度的同時可以使得溝槽底部的厚度均勻，而且采用高溫氧化沉積工藝形成的第二柵介電層的k值(介電常數)增加，減少電壓被擊穿和漏電流現象，從而提高最終形成的柵介電層的品質，提高了所述溝槽型MOS的電學性能。下面結合附圖，通過具體實施例，對本發明的技術方案進行清楚、完整的描述。圖5至圖12為本發明溝槽型MOS的形成工藝流程示意圖。如圖5所不，提供半導體襯底300,所述半導體襯底300可以為娃基半導體或者為絕緣體上硅(SOI)襯底，本實施例中以硅襯底為例加以示例性說明。如圖6所示，用熱氧化法或化學氣相沉積方法或物理氣相沉積方法在襯底300上形成氧化層304，所述氧化層304的材料為二氧化硅，所述氧化層304用于避免所述半導體襯底300與后續形成的阻擋層306不匹配，從而使得整個形成工藝中應力較大，影響形成工藝的質量。用化學氣相沉積法或物理氣相沉積法在氧化層304上形成阻擋層306，所述阻擋層306的材料為氮化硅，阻擋層306的作用為在后續刻蝕工藝中，用于保護其下方的膜層不被破壞，阻擋層306的作用還可以為提供更佳的形貌控制和節省光刻膠。用旋涂法在阻擋層306上形成光刻膠層308，經過曝光顯影工藝后，在光刻膠層308上定義出開口圖形。接著以光刻膠層308為掩膜，沿開口圖形，刻蝕阻擋層306至露出氧化層304，其中刻蝕阻擋層306所采用的刻蝕方法為干法刻蝕法，可以采用的氣體為C4F8與CO等，為本領域技術人員熟知技術，在這里就不再贅述。在其它實施例中也可以不形成氧化層304和刻蝕阻擋層306，可以直接在所述在襯底300上形成光刻膠層308。如圖7所示，灰化法或濕法刻蝕法去除光刻膠層308，在刻蝕阻擋層306上形成溝槽圖形318。如圖8所示，以溝槽圖形318為掩膜，刻蝕氧化層304和襯底300，形成溝槽310，所述溝槽310底部拐角處的形狀可以為圓弧形或直角型。本實施例中，所述溝槽310底部拐角處為圓弧形。其中，刻蝕氧化層304和襯底300所采用的刻蝕方法為干法刻蝕法，可以采用的氣體為Cl2、HBr和CF4等，為本領域技術人員熟知技術，在這里就不再贅述。所述溝槽310底部拐角圓滑(即底部拐角為圓弧形的溝槽)，相比所述溝槽310的底部與側壁垂直的溝槽來說，使柵極電場分布更加均勻，而不集中在溝槽310底部與側壁的交界處，避免產生擊穿電壓和漏電流，進一步提高柵極介電層的品質。如圖9所示，去除氧化層304和刻蝕阻擋層306。所述去除氧化層304和刻蝕阻擋層306方法可以為濕法刻蝕，為本領域技術人員常用方法，在這里就不再贅述。用熱氧化法、快速退火氧化法或原位蒸汽法在溝槽310內壁生長犧牲氧化層(圖未示)，所述犧牲氧化層的材料為二氧化硅或含氮氧化硅。
上述溝槽310形成后，由于襯底300被暴露的表面受到上述刻蝕工藝作用，因此會在其表面造成損傷或不均勻的問題，而影響后續制作柵介電層的品質。為了清除襯底300表面的損傷，因此，本發明在溝槽310表面形成一層犧牲氧化層。所述犧牲氧化層的厚度可以為80埃 150埃，可以更好的達到清除襯底表面損傷效果。移除所述犧牲氧化層。其中，移除犧牲氧化層的方法可以為刻蝕或濕法刻蝕工藝。移除犧牲氧化層的作用為通過移除犧牲氧化層而一并將受損襯底移除，以達到消除襯底300表面損傷的目的。 在其它實施例中也可以不進行犧牲氧化層的步驟。繼續參考圖9，在氧化爐(furnace)中采用熱氧化法在溝槽310內壁生長第一柵介電層112，所述第一柵介電層112的材料為二氧化硅或含氮氧化硅，厚度為100埃 450埃，本實施例較佳厚度為450埃。所述熱氧化工藝的溫度為950°C 1050°C，所述熱氧化工藝的反應氣體包括氧氣和氮氣。如果反應溫度太高，會使爐管設備受到高溫的限制、對第一柵介電層側壁與襯底表面的交接處的生長質量不好、容易使工藝熱能過量、使電阻值增高、載流子滲透太深，易增加漏電流等現象；如果反應溫度太低，第一柵介電層112的質量不高。第一柵介電層112太厚，會影響第二柵介電層113對第一柵介電層的修復效果。工藝反應氣體比例、流量和工藝反應時間可以根據工藝反應的情況隨時進行調整，屬于本領域技術人員熟知技術。如圖10所示，采用高溫氧化沉積工藝在所述第一柵介電層112表面沉積形成第二柵介電層113。所述第二柵介電層113的厚度大于或等于第一柵介電層112的厚度，使對溝槽底部中間和拐角處的第一柵介電層112的修復效果更好，提高整體柵介電層的品質。所述第二柵介電層113的材料為二氧化硅或含氮氧化硅，厚度為200埃 900埃，本實施例較佳厚度為550埃。所述高溫氧化沉積工藝的溫度為800°C 900°C，所述高溫氧化沉積工藝的反應氣體包括氧氣、氮氣或氦氣。如果所述反應溫度太高，會使設備受到高溫的限制、對第二柵介電層側壁與襯底表面的交接處的生長質量不好、容易使工藝熱能過量、使電阻值增高、載流子滲透太深，易增加漏電流等現象；如果反應溫度太低，第二柵介電層113的質量不高。工藝反應氣體比例、流量和工藝反應時間可以根據工藝反應的情況隨時進行調整，屬于本領域技術人員熟知技術。繼續參考圖10，采用熱氧化工藝在所述溝槽310表面生長形成第一柵介電層時，因為溝槽表面的襯底晶向不一致，即，底部中間晶向為100,底部拐角處晶向為111，側壁晶向為100，影響第一柵介電層底部拐角處的生長厚度，加上溝槽底部太深，反應氣體不容易進入溝槽底部，使得第一柵介電層112底部中間和拐角處形成的柵介電層的厚度最薄。采用高溫氧化沉積工藝在所述第一柵介電層112表面沉積形成第二柵介電層113，一方面，所述第二柵介電層113在增加所述溝槽表面的柵介電層厚度的同時可以使溝槽底部的厚度均勻，因為在沉積過程中，溝槽底部和側壁的晶向對第二柵介電層113的沉積厚度沒有影響，溝槽底部中間和拐角處的第一柵介電層112的厚度會被修復，所述第二柵介電層113的厚度大于或等于所述第一柵介電層112的厚度，使其對溝槽底部中間和拐角處的修復效果更好，提高柵介電層的品質；另一方面，采用高溫氧化沉積工藝形成的第二柵介電層的k值(介電常數)增加，減少電壓被擊穿和漏電流產生的現象，從而提高最終形成的柵介電層的品質，進一步提聞溝槽型MOS的電學性能。
接著，形成第二柵介電層后，進行熱處理工藝。本實施例優選快速熱退火工藝。所述快速熱退火工藝的反應氣體可以為一氧化氮與氧氣、氮氣與氧氣。反應溫度為900°C 1100°C，反應時間為30s 90s。
由于機械應力，不均勻受冷或受熱的原因容易導致柵介電層層積錯位(OISF)缺陷。層積錯位缺陷在晶格中出現在淺的、碟狀的低壓位置。這種缺陷可以通過X射線諷刺或表面腐蝕檢測到，因此可以采用熱處理(比如，快速熱退火工藝)使結構中的層積錯位的缺陷減到最小，并且，采用熱處理，同樣可以使第一柵介電層與襯底的結合能力、第二柵介電層與第一柵介電層的結合能力更好，使柵介質層致密化，提高柵介電層的品質。因此，本實施例中的熱退火工藝的溫度小于900°C，起不到熱退火處理的作用，如果溫度大于1100°C，會使設備受到高溫的限制、容易使工藝熱能過量、使電阻值增高、載流子滲透太深、易增加漏電流等現象、影響第一柵介電層112與襯底的結合能力、第二柵介電層113與第一柵介電層112的結合能力。如果熱退火的時間小于30s，同樣起不到熱退火處理的作用，大于90s，會使硅繼續生長，增加柵介電層的厚度。工藝反應氣體比例、流量可以根據工藝反應的情況隨時進行調整，屬于本領域技術人員熟知技術。在其它實施例中，也可以對所述柵介電層不進行熱處理。結合圖2和圖13，現有的形成溝槽型MOS的工藝流程中，反應溫度為950°C，形成柵介電層220的目標厚度為600埃。但是在溝槽底部(Bottom)柵介電層220a的厚度為428埃，溝槽底部左邊拐角處(Bottom left)柵介電層220b的厚度為571埃，溝槽底部右邊拐角處(Bottom right) 220c柵介電層的厚度為572埃,溝槽左側壁(Sidewall left)柵介電層220d的厚度為658埃，溝槽右側壁(Sidewall right)柵介電層220e的厚度為677埃，溝槽平均厚度(Average)為581. 2埃，標準偏差(Stedv)為16. 9%，溝槽底部和溝槽側壁的厚度比值為64. 1%。結合圖10和圖13，本發明中的上述實施例中所述溝槽型MOS的形成工藝中，形成柵介電層目標厚度(Target)(第一柵介電層113和第二柵介電層114的總厚度)為970埃為例，在溝槽底部(Bottom)柵介電層的厚度851埃，溝槽底部左邊拐角處(Bottom left)柵介電層的厚度為945埃，溝槽底部右邊拐角處(Bottom right)柵介電層的厚度為928埃，溝槽左側壁(Sidewall left)的厚度為985埃，溝槽右側壁(Sidewall right)的厚度為985埃，溝槽平均厚度(Average)為938. 8埃，標準偏差(Stedv)為5. 9%，溝槽底部和溝槽側壁的厚度比值為86.4%。通過上述數據可以得知，采用本發明在溝槽內形成的柵介電層的厚度比較均勻，從而可以提高溝槽型MOS的電學性能。如圖11所示，在所述溝槽310內填充滿多晶硅層114，在所述溝槽310填充滿多晶硅層114的方法為沉積。如圖12所示，平坦化所述多晶硅層114至柵介電層，形成溝槽柵極115，平坦化所述多晶硅層114的方法可以為化學機械拋光法或是離子刻蝕的方法。后續可以根據現有的工藝在所述半導體襯底的器件區形成溝槽型MOS的源極和漏極，在這里就不再贅述。圖14是采用現有技術和本發明兩種方法形成的柵介電層所產生的擊穿電壓對比圖。如圖14所示，曲線8代表反應溫度為950°C下，形成目標厚度為600埃的柵介電層220，從中選取100埃的厚度測量其擊第一穿電壓為7. 2V 7. 4V。曲線2代表采用本發明的方法形成柵介電層，目標厚度為970埃。從中選取100埃的厚度測量其擊第二穿電壓為8. 2V 8.6V。因此采用本發明形成的柵介電層的方法能夠明顯增大擊穿電壓值，從而減小溝槽型MOS電壓擊穿和漏電流現象，進而提高工藝的可靠性，更進一步的，采用本發明的方法形成的溝槽型MOS的電學性能有所提高，工藝良率也有所提高因此，先采用熱氧化工藝在所述溝槽表面生長形成第一柵介電層，S卩，使溝槽底部和側壁都生長形成第一柵介電層，為所述第二柵介電層的形成奠定基礎，但是因為溝槽表面的襯底晶向不一致，即，底部中間晶向為(100)，底部拐角處晶向為(I 11)，側壁晶向為(100)，影響第一柵介電層底部拐角處的生長厚度，加上溝槽底部太深，反應氣體不容易進入溝槽底部，使第一柵介電層底部中間和拐角處形成的柵介電層的厚度最薄。采用高溫氧化沉積工藝在所述第一柵介電層表面沉積形成第二柵介電層，所述第二柵介電層在增加所述溝槽表面的柵介電層厚度的同時可以使得溝槽底部的厚度均勻，而且采用高溫氧化沉積工藝形成的第二柵介電層的k值(介電常數)較高，使擊穿電壓值升高，漏電流減小，從而提高最終形成的柵介電層的品質，進而提高了所述溝槽型MOS的電學性能。進一步，由于溝槽底部中間和拐角處生長形成的第一柵介電層的厚度小于溝槽側壁的第一柵介電層厚度，通過對溝槽進行高溫氧化沉積工藝處理，溝槽底部和側壁的晶向對第二柵介電層的沉積厚度沒有影響，因此采用高溫氧化沉積第二柵介電層后，溝槽底部中間和拐角處的第一柵介電層的厚度會被修復，所述第二柵介電層的厚度大于或等于所述第一柵介電層的厚度，使對溝槽底部中間和拐角處的修復效果更好，提高柵介電層的品質，進而提高了所述溝槽型MOS的電學性能。進一步，形成第二柵介電層后，由于機械應力，不均勻受冷或受熱的原因容易導致層積錯位(OISF)缺陷。層積錯位缺陷在晶格中出現在淺的、碟狀的低壓位置。這種缺陷可以通過X射線諷刺或表面腐蝕檢測到，因此采用熱處理(比如，快速熱退火工藝)能使結構中的層積錯位的缺陷減到最小，并且，采用熱處理，可以使得第一柵介電層與襯底的結合能力、第二柵介電層與第一柵介電層的結合能力更好，提高柵介電層的品質，進而提高了所述溝槽型MOS的電學性能。進一步，所述溝槽底部拐角圓滑，使得柵極電場分布更加均勻，而不集中在溝槽底部與側壁的交界處，減小擊穿電壓和漏電流，進一步提高柵極介電層的品質，進而提高了所述溝槽型MOS的電學性能。上述通過實施例的說明，應能使本領域專業技術人員更好地理解本發明，并能夠再現和使用本發明。本領域的專業技術人員根據本文中所述的原理可以在不脫離本發明的實質和范圍的情況下對上述實施例作各種變更和修改是顯而易見的。因此，本發明不應被理解為限制于本文所示的上述實施例，其保護范圍應由所附的權利要求書來界定。
權利要求
1.一種溝槽型MOS的形成方法，其特征在于，包括 提供半導體襯底； 在半導體襯底內形成溝槽； 采用熱氧化工藝在所述溝槽底部及側壁形成第一柵介電層； 采用高溫氧化沉積工藝在溝槽內的第一柵介電層表面形成第二柵介電層； 在溝槽內填充滿多晶硅層。
2.根據權利要求I所述的溝槽型MOS的形成方法，其特征在于，所述高溫氧化沉積工藝的溫度為800°C 900°C。
3.根據權利要求2所述的溝槽型MOS的形成方法，其特征在于，所述高溫氧化沉積工藝的反應氣體包括氧氣。
4.根據權利要求I所述的溝槽型MOS的形成方法，其特征在于，所述熱氧化工藝的溫度為 950°C 1050°C。
5.根據權利要求2所述的溝槽型MOS的形成方法，其特征在于，所述熱氧化工藝的反應氣體包括氧氣和氮氣。
6.根據權利要求I所述的溝槽型MOS的形成方法，其特征在于，所述第二柵介電層的厚度大于或等于所述第一柵介電層的厚度。
7.根據權利要求I所述的溝槽型MOS的形成方法，其特征在于，所述第一柵介電層和第二柵介電層的材料為氧化硅或含氮氧化硅。
8.根據權利要求I所述的溝槽型MOS的形成方法，其特征在于，形成第二柵介電層后還包括步驟進行熱處理工藝。
9.根據權利要求8所述的溝槽型MOS的形成方法，所述熱處理工藝為快速熱退火工藝。
10.根據權利要求9所述的溝槽型MOS的形成方法，所述快速熱退火工藝溫度900°C 1100。。。
11.根據權利要求9所述的溝槽型MOS的形成方法，所述快速熱退火工藝的反應氣體包括氧氣、氮氣或一氧化氮。
12.根據權利要求9所述的溝槽型MOS的形成方法，所述快速熱退火工藝的時間為30s 90s。
全文摘要
一種溝槽型MOS的形成方法，包括提供半導體襯底；在半導體襯底內，形成溝槽；采用熱氧化工藝在所述溝槽底部和側壁形成第一柵介電層；采用高溫氧化沉積工藝在第一柵介電層表面形成第二柵介電層；在溝槽內填充滿多晶硅層。本發明提供一種溝槽型MOS的形成方法，解決溝槽型MOS的電學性能差，工藝良率低下問題。
文檔編號H01L21/336GK102646603SQ20121012255
公開日2012年8月22日 申請日期2012年4月24日 優先權日2012年4月24日
發明者樓穎穎, 賈璐 申請人:上海宏力半導體制造有限公司