專利名稱：半導體封裝的制作方法
技術領域：
本發明是有關于一種半導體封裝，特別是有關于一種半導體封裝的導電凸塊設計。
背景技術：
對傳統的半導體封裝設計而言，為了多功能芯片而需要增加輸入/輸出(I/O)連接的數量。上述需求沖擊對印刷電路板(PCB)業者造成壓力，促使印刷電路板(PCB)業者縮小線寬和間距，或發展出芯片直接黏著(Direct Chip Attach, DCA)的半導體。然而，上述多功能芯片封裝因增加了輸入/輸出(I/O)連接數量會導致熱電特性問題，舉例來說，散熱問題、串擾(crosstalk)、信號傳輸延遲(Propagation Delay)或射頻(RF)電路的電磁干擾等問題。上述熱電特性問題會影響產品的可靠度和質量。
因此，在此技術領域中，有需要一種具較佳熱電特性的半導體封裝。
發明內容
為了要解決多功能芯片封裝因增加了輸入/輸出數量而導致的熱電特性問題，本發明提供一種具有更佳熱電特性的半導體封裝。本發明的實施方式提供一種半導體封裝，上述半導體封裝包括半導體芯片;第一導電凸塊和第二導電凸塊，分別設置于上述半導體芯片上，其中上述第一導電凸塊和上述第二導電凸塊的上視面積比值大于I且小于或等于3。本發明的半導體封裝因導電凸塊的面積不同而提高熱傳導率并降低電阻性，從而改善半導體封裝的熱電特性。
圖Ia為本發明的實施方式的半導體封裝的剖面圖。圖Ib為本發明的實施方式的半導體封裝的導電凸塊的布局。圖2a為本發明另一實施方式的半導體封裝的剖面圖。圖2b為本發明另一實施方式的半導體封裝的導電凸塊的布局。圖3a為本發明的另一實施方式的半導體封裝的剖面圖。圖3b為本發明的另一實施方式的半導體封裝的導電凸塊的布局。圖4a為本發明更又另一實施方式的半導體封裝的剖面圖。圖4b為本發明更又另一實施方式的半導體封裝的導電凸塊的布局。
具體實施例方式在說明書及權利要求書當中使用了某些詞匯來稱呼特定的組件。本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。本說明書及權利要求書并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準貝U。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。圖Ia為本發明的實施方式的半導體封裝500a的剖面圖。本發明的實施方式的半導體封裝500a為倒裝封裝半導體，其使用銅柱以連接半導體芯片和基板。如圖Ia所示，本發明的實施方式的半導體封裝500a包括半導體芯片310，其具有中間區域302和圍繞中間區域302的周圍區域304。金屬墊202和204屬于半導體芯片310的內聯線結構(圖未顯示)的最頂層金屬層(uppermost metal layer)。在本實施方式中，配置于中間·區域302中的金屬墊204是用于傳輸半導體芯片310的接地(ground)信號或電源(power)信號,而配置于周圍區域304中的金屬墊202傳輸半導體芯片310的其他信號。因此，金屬墊204可視為接地墊或電源墊，而金屬墊202可視為信號墊。在本發明的實施方式中，中間區域302中的金屬墊204的最小間距(minimum pitch)可設計大于周圍區域304中的金屬墊202的最小間距。而周圍區域304中的金屬墊202的最小間距也可視為半導體封裝500a的設計規則的金屬墊的最小間距。如圖Ia所示,可利用沉積工藝和圖案化工藝,順應地形成第一保護層206,覆蓋金屬墊202和204。在本發明的實施方式中，第一保護層206可包括氧化物、氮化物或氮氧化物。第一保護層206在金屬墊202和204的位置上具有開口，使金屬墊202和204的部分從開口分別暴露出來。另外，可利用涂布工藝、圖案化工藝和硬化(curing)工藝，形成第二保護層208。在本發明的實施方式中，第二保護層208具有開口，且第二保護層208可包括聚酰亞胺(polyimide)，當半導體芯片310遭受不同種類的環境壓力時，第二保護層208可提供可靠的絕緣。部分金屬墊202和204的部分分別從第二保護層208的開口暴露出來。在本實施方式中，金屬墊204配置于中間區域302中，而金屬墊202配置于周圍區域304中。如圖Ia所示，可利用例如濺鍍或電鍍法的沉積方式以及后續的非等向蝕刻工藝(anisotropic etching process),在第二保護層208上形成凸塊下金屬層(Under BumpMetallurgy layer, UBM layer) 210a和210b。上述非等向蝕刻工藝在形成導電柱狀物之后進行。同時，凸塊下金屬層210a和210b位于第二保護層208的開口的側壁以及底面。在本實施方式中，凸塊下金屬層210a配置于中間區域302中，而凸塊下金屬層210b配置于周圍區域304中。并且，凸塊下金屬層210a和210b延伸至第二保護層208的頂面上方。在本發明的實施方式中，凸塊下金屬層210a和210b由鈦層和位于鈦層上的銅層構成。在本發明的實施方式中，配置于中間區域302中的凸塊下金屬層210a的上視形狀設計不同于配置在周圍區域304中的凸塊下金屬層210b。舉例來說，配置于中間區域302中的凸塊下金屬層210a的上視形狀為圓形，而配置于周圍區域304中的凸塊下金屬層210b為長方形。如圖Ia所示，分別在凸塊下金屬層210a和210b上形成導電柱狀物212a和212b，并填充第二保護層208的開口。在本實施方式中，導電柱狀物212a配置在中間區域302中，而導電柱狀物212b配置在周圍區域304中。可利用干膜光阻或液態光阻圖案(圖未顯示)定義導電柱狀物212a和212b的形成位置。在本發明的實施方式中，導電柱狀物212a和212b可用做為后續形成于其上的導電凸塊的焊點(solder joint)，而導電凸塊用于傳輸半導體芯片310的輸入/輸出(1/0)信號、接地(ground)信號或電源(power)等信號。因此，導電柱狀物212a和212b可幫助增加凸塊結構的機械強度。在本發明的實施方式中，導電柱狀物212a和212b可由銅形成，以防止在后續回焊工藝(solder re-flow process)中變形。如圖Ia所示，可利用電鍍方式，分別在導電柱狀物212a和212b上形成導電緩沖層214a和214b。在本實施方式中，導電緩沖層214a配置在中間區域302中，而導電緩沖層214b配置在周圍區域304中。在本發明的實施方式中，導電緩沖層214a和214b為選擇性的組件，其可做為后續形成在其上的導電凸塊的種晶層(seed layer)、黏著層和阻障層。在本發明的實施方式中，導電緩沖層214a和214b可包括鎳。如圖Ia所示，可利用搭配圖案化光阻層的電鍍工藝或網版印刷工藝形成焊料，接著進行回焊工藝的方式，在導電緩沖層214a和214b上形成導電凸塊216a和216b。在本實施方式中，導電凸塊216a配置在中間區域302中，而導電凸塊216b系配置在周圍區域304中。在本發明的實施方式中，電性連接金屬墊204的導電凸塊216a用于傳輸半導體芯片310的接地(ground)信號或電源(power)信號，而電性連接金屬墊202的導電凸塊216b 用于傳輸半導體芯片310的電子信號。在本發明的實施方式中，導電柱狀物212a/212b、其上的導電凸塊216a/216b和兩者之間的導電緩沖層214a/214b (選擇性組件)共同構成凸塊結構。另外，半導體芯片310和上述凸塊結構共同形成本發明的實施方式的半導體封裝500ao圖Ib為本發明的實施方式的半導體封裝500a的導電凸塊的布局600a。如圖Ia和Ib所示，注意配置在中間區域302中的每一個導電凸塊216a的上視面積Al設計大于配置在周圍區域304中的每一個導電凸塊216b的上視面積A2，以提高熱傳導率并降低電阻性，從而改善半導體封裝500a的熱電特性。在如圖Ia和Ib所示的本發明的實施方式中，每一個導電凸塊216a對每一個導電凸塊216b的上視面積比值A1/A2大于I且小于或等于3。在本實施方式中，每一個導電凸塊216a對每一個導電凸塊216b的上視面積比值A1/A2大致上等于1.5。在本發明的實施方式中，配置于中間區域302中的導電凸塊216a的上視形狀設計不同于配置于周圍區域304中的導電凸塊216b的上視形狀。舉例來說，配置于中間區域302中的導電凸塊216a的上視形狀為圓形，而配置于周圍區域304中的導電凸塊216b上視形狀為長方形。并且，配置于中間區域302中的導電柱狀物212a的上視形狀設計大致上相同于導電凸塊216a。配置在周圍區域304中的導電柱狀物212b的上視形狀設計大致上相同于導電凸塊216b。因此，導電柱狀物212a的上視形狀為圓形，而導電柱狀物212b的上視形狀為長方形。此外，配置于中間區域302中的每一個導電柱狀物212a的上視面積設計大致上等于每一個導電凸塊216a的上視面積Al。配置在周圍區域304中的每一個導電柱狀物212b設計大致上等于每一個導電凸塊216b的上視面積A2。因此，如圖Ia和Ib所示的實施方式中，每一個導電柱狀物212a對每一個導電柱狀物212b的上視面積比值A1/A2大于I且小于或等于3。在本實施方式中，每一個導電柱狀物212a對每一個導電柱狀物212b的上視面積比值A1/A2大致上等于I. 5。另外，如圖Ia所示，可將半導體封裝500a接合至基板300上，例如可為印刷電路板(PCB)。在本發明的實施方式中，底部填充材料(underfill material) 224可選擇性填滿半導體封裝500a和基板300之間的空間。阻焊層(solder resistance layer) 222,設置于基板上，位于基板300和半導體芯片310之間的重疊區域之外，且底部填充材料覆蓋阻焊層222。在本發明的實施方式中，基板300具有設置于其上的導線230a和230b。在本實施方式中，導線230a配置在中間區域302中，而導線230b配置于周圍區域304中。在本發明的實施方式中，可由例如硅的半導體材料或例如雙馬來酰亞胺-三氮雜苯樹脂(BT)、聚亞酰胺(polyimide)或ABF樹脂薄膜(ajinomoto build-up film)的有機材料形成基板300。在本發明的實施方式中，配置在中間區域302中的導線230a設計為用于繞線的接地(ground)/電源(power)線段,而配置于周圍區域304中的導線230b設計為用于繞線的信號(signal)線段。并且，導線230a和230b可用于直接固接至基板300的半導體芯片310的輸入/輸出(I/O)連接。因此，每一條導線230a和230b具有一部分，其可視為基板300的墊區域(padregion)。圖Ib也顯示本發明的實施方式的半 線230a的末端部分會與導電凸塊216a重疊,而周圍區域304中的導線230b的末端部分會與導電凸塊216b重疊。在本發明另一實施方式中，金屬墊202和金屬墊204的位置可以互換。圖2a為本發明另一實施方式的半導體封裝500b的剖面圖。圖2b為本發明另一實施方式的半導體封裝500b的導電凸塊的布局600b。上述圖式中的各組件如有與圖Ia和Ib所示相同或相似的部分，則可參考前面的相關敘述，在此不做重復說明。半導體封裝500b (布局600b)和半導體封裝500a(布局600a)的不同處為半導體封裝500b用于電源(power)/接地(ground)連接的金屬墊204配置在周圍區域304中。并且，半導體封裝500b用于信號(signal)連接的金屬墊202配置在中間區域302中。因此，對應金屬墊204和金屬墊202設置的導電凸塊216a和216b的位置也會互換，在本實施方式中，具較大上視面積的導電凸塊216a配置在周圍區域304中，而具較小上視面積的導電凸塊216b配置在中間區域302中。在本發明又另一實施方式中，金屬墊202和金屬墊204可交錯配置在中間區域302和周圍區域304兩者中。圖3a為本發明又另一實施方式的半導體封裝500c的剖面圖。圖3b為本發明又另一實施方式的半導體封裝500c的導電凸塊的布局600c。上述圖式中的各組件如有與圖Ia和Ib所示相同或相似的部分，則可參考前面的相關敘述，在此不做重復說明。如圖3a和3b所示，與任一個金屬墊202相鄰的金屬墊為金屬墊204。并且，與任一個金屬墊204相鄰的金屬墊為金屬墊202。因此，具不同上視面積的導電凸塊216a和216b也可同時配置在中間區域302和周圍區域304兩者中，以對應至金屬墊204和金屬墊202的位置。在本發明更又另一實施方式中，金屬墊202和金屬墊204可同時配置在中間區域302和周圍區域304兩者中。并且，金屬墊202和金屬墊204可任意配置在中間區域302或周圍區域304中。圖4a為本發明更又另一實施方式的半導體封裝500d的剖面圖。圖4b為本發明更又另一實施方式的半導體封裝500d的導電凸塊的布局600d。上述圖式中的各組件如有與圖Ia和Ib所示相同或相似的部分，則可參考前面的相關敘述，在此不做重復說明。如圖4a和4b所示，任一個金屬墊202可與金屬墊202或204相鄰。并且，任一個金屬墊204也可與金屬墊202或204相鄰。因此，具不同上視面積的導電凸塊216a和216b也可任意配置在中間區域302或周圍區域304中，以對應至金屬墊204和金屬墊202的位置。本發明實施方式提供一種半導體封裝。上述半導體封裝設計于同一個半導體封裝中配置兩種不同面積(尺寸)的導電凸塊。因為半導體芯片310的電源(power)/接地(ground)連接的數量遠少于信號(signal)連接的數量，所以用于電源(power)/接地(ground)連接的金屬墊204的最小間距可設計大于用于信號連接的金屬墊202。連接至金屬墊204的每一個導電凸塊216a的上視面積Al設計大于連接至金屬墊202的每一個導電凸塊216b的上視面積A2,以增加熱傳導率(thermal conductivity)且降低電阻性，因而改善半導體封裝500a 500d的熱電特性。如圖Ia和Ib所示的本發明實施方式中，每一個導電凸塊216a對每一個導電凸塊216b的上視面積比值A1/A2大于I且小于或等于3。舉例來說,每一個導電凸塊216a對每一個導電凸塊216b的上視面積比值A1/A2大致上等于1.5。在本發明的實施方式中，配置在中間區域302中的導電凸塊216a的上視形狀設計不同于配置于周圍區域304中的導電凸塊216b的上視形狀。
本領域中技術人員應能理解，在不脫離本發明的精神和范圍的情況下，可對本發明做許多更動與改變。因此，上述本發明的范圍具體應以后附的權利要求界定的范圍為準。
權利要求
1.一種半導體封裝，包括 半導體芯片；以及 第一導電凸塊和第二導電凸塊，分別設置于所述半導體芯片上，其中所述第一導電凸塊和所述第二導電凸塊的上視面積比值大于I且小于或等于3。
2.如權利要求I所述的半導體封裝，其特征在于，所述半導體芯片具有中間區域和圍繞所述中間區域的周圍區域，且其中所述第一導電凸塊設置于所述半導體芯片的所述中間區域，且所述第二導電凸塊設置于所述半導體芯片的所述周圍區域。
3.如權利要求I所述的半導體封裝，其特征在于，所述半導體芯片具有中間區域和圍繞所述中間區域的周圍區域，且其中所述第一導電凸塊設置于所述半導體芯片的所述周圍區域，且所述第二導電凸塊設置于所述半導體芯片的所述中間區域。
4.如權利要求I所述的半導體封裝，其特征在于，所述第一導電凸塊和所述第二導電凸塊交錯設置于所述半導體芯片上。
5.如權利要求I所述的半導體封裝，其特征在于，所述第一導電凸塊和所述第二導電凸塊任意設置于所述半導體芯片上。
6.如權利要求I所述的半導體封裝，其特征在于，所述第一導電凸塊的上視形狀為圓形。
7.如權利要求I所述的半導體封裝，其特征在于，所述第二導電凸塊的上視形狀為矩形。
8.如權利要求I所述的半導體封裝，其特征在于，所述第一導電凸塊連接所述半導體芯片的電源墊或接地墊。
9.如權利要求I所述的半導體封裝，其特征在于，所述第二導電凸塊連接所述半導體芯片的信號墊。
10.如權利要求I所述的半導體封裝，其特征在于，更包括 第一凸塊下金屬層圖案，設置于所述半導體芯片和所述第一導電凸塊之間；以及 第二凸塊下金屬層圖案，設置于所述半導體芯片和所述第二導電凸塊之間。
11.如權利要求10所述的半導體封裝，其特征在于，所述第一凸塊下金屬層圖案的上視形狀為圓形。
12.如權利要求10所述的半導體封裝，其特征在于，所述第二凸塊下金屬層圖案的上視形狀為矩形。
13.如權利要求10所述的半導體封裝，其特征在于，更包括 第一導電柱狀物，連接所述第一凸塊下金屬層圖案和所述第一導電凸塊，且位于所述第一凸塊下金屬層圖案和所述第一導電凸塊之間；以及 第二導電柱狀物，連接所述第二凸塊下金屬層圖案和所述第二導電凸塊，且位于所述第二凸塊下金屬層圖案和所述第二導電凸塊之間。
14.如權利要求13所述的半導體封裝，其特征在于，所述第一導電柱狀物的上視形狀為圓形。
15.如權利要求13所述的半導體封裝，其特征在于，所述第二導電柱狀物的上視形狀為矩形。
16.如權利要求13所述的半導體封裝，其特征在于，所述第一導電柱狀物和所述第二導電柱狀物的上視面積比值大于I且小于或等于3。
17.如權利要求I所述的半導體封裝，其特征在于，更包括基板，其上具有多個導線，其中所述第一導電凸塊和所述第二導電凸塊分別接合至所述多個導線上。
18.如權利要求17所述的半導體封裝，其特征在于，更包括 阻焊層，設置于所述基板上，且位于所述基板和所述半導體芯片之間的重疊區域之外；以及 底部填充材料，填滿所述基板和所述半導體芯片之間的間隙，且覆蓋所述阻焊層。
全文摘要
本發明提供一種半導體封裝。上述半導體封裝包括半導體芯片；第一導電凸塊和第二導電凸塊，分別設置于上述半導體芯片上，其中上述第一導電凸塊和上述第二導電凸塊的上視面積比值大于1且小于或等于3。本發明提出的半導體封裝因導電凸塊的面積不同而提高熱傳導率并降低電阻性，從而改善半導體封裝的熱電特性。
文檔編號H01L23/488GK102760712SQ20121012093
公開日2012年10月31日 申請日期2012年4月23日 優先權日2011年4月25日
發明者林子閎, 許文松, 陳泰宇 申請人:聯發科技股份有限公司