晶片結構和制造晶片結構的方法

專利名稱：晶片結構和制造晶片結構的方法
技術領域：
本發明的各個實施例大體涉及晶片(die)結構和制造晶片結構的方法。
背景技術：
今天，集成電路裝置的裝配通常包括集成電路或晶片的封裝。在晶片封裝(例如層壓封裝或嵌入晶片(wafer)級球柵陣列(eWLB)的制造中，可能需要在封裝的重新分布層(RDL)中安置感應器，例如，線圈。

發明內容
在不同實施例中，提供了一種晶片結構，所述晶片結構包括晶片，一個或多個接合盤(bond pad)以及感應器。在不同實施例中，可將感應器布置成包圍所述接合盤中的 至少一個，以及將所述接合盤和晶片電連接的一條或多條重新分布軌(redistributiontrace)。在不同實施例中，感應器或感應器的電軌可被布置在所述接合盤中的至少兩個之間。在不同實施例中，所述感應器可被設置成線圈，所述線圈具有包圍所述一個或多個接合盤的至少一個線圈繞組。下文的具體實施方式
參照附圖進行描述，附圖通過描繪示出了實踐本發明的具體細節和實施例。這些實施例被充分詳細地描述以使得本領域的技術人員可實踐本發明。可使用其它實施例并且可進行結構、邏輯和電氣改動，而不脫離本發明的保護范圍。由于一些實施例可與一個或多個其它實施例組合形成新的實施例，因此各個實施例不一定是相互排斥的。下文的具體實施方式
因此不應當認為是限制性的，并且本發明的保護范圍由所附的權利要求限定。提供了關于裝置的不同實施例，并且提供了關于方法的不同實施例。應當理解裝置的基本特性也對應于方法，并且反之亦然。因此，簡單起見，將省略對這些特性的重復性描述。當在本文中使用術語“至少一個”時，應當理解成包括大于或等于一個的任意整數個。當在本文中使用術語“多個”時，應當理解成包括大于或等于兩個的任意整數個。當在本文中使用術語“耦接”或“連接”時，應當理解成分別包括直接“耦接”或直接“連接”以及間接“耦接”或間接“連接”。當在本文中使用術語“布置在…上”或“位于…上”時，意圖包括其中第一元件或層直接布置，位于或設置在第二元件或層，在其之間沒有其它元件或層的結構，以及其中第一元件或層布置，位于或設置在第二元件或層上方，在所述第一元件或層和第二元件或層之間具有一個或多個其它元件或層的結構。當在本文中使用表述“感應器包圍…”時，應當被理解成指示元件或結構位于感應器內。例如，根據其中感應器被設置成具有一個或多個繞組的線圈的一些實施例，術語“包圍”應當被理解成指示元件或結構位于線圈的一個或多個線圈繞組內。
當在本文中使用術語“接合盤”時，應當被理解成包括，例如，通過晶片或芯片的接合工藝(例如，電線接合工藝，倒裝芯片工藝或球連接工藝)接觸的盤。假如應用球連接工藝，也可使用術語“球盤”。當在本文中使用術語“重新分布軌”時，應當被理解成包括，例如，布置在晶片或晶片的有效表面上的導線或軌并且被用于重新安置晶片或晶片的接合盤。換言之，通過可被用作晶片或晶片上的新位置處的(重新定位的)接合盤和原位置處的電接觸(電觸點或盤)之間的電連接，可將在晶片或晶片上的接合盤的原位置轉換至新位置。當在本文中使用術語“重新分布層(RDL) ”時，應當被理解成指的是包括用于重新定位(“重新分布”)晶片或晶片的多個接合盤的，多條或一組重新分布軌的層。當在本文中使用術語“重構結構”時，應當被理解成包括，例如，在晶片周圍形成的結構，用作安置例如附加接合盤(例如，除了位于晶片上的接合盤外的)的人造晶片部分。位于重構結構上的接合盤，例如，可通過重新分布層的重新分布軌電連接至晶片(例如，連接至晶片的電接觸或盤)。因此，可在重構結構上實現用于晶片的附加互相連接(這被稱為“扇出(fan out)設計”)。術語“嵌入晶片級球柵陣列(eWLB) ”可被理解成指代用于集成電路的封裝技術。在eWLB封裝中，可在晶片或芯片(例如，硅晶片或芯片)制成的人造晶片和模制復合物上應用相互連接點。eWLB可被視為經典晶片級球柵陣列技術(WLB或WLP:晶片級封裝)的進一步發展。例如，可在晶片上進行用于封裝產生的所有工藝步驟。與經典封裝技術(例如，球柵陣列)相比，例如，這可以低成本實現具有改進的電和熱性能的非常小和平整的封裝的產生。在構建在晶片(例如，硅晶片)上的WLB技術中，相互連接點(通常是焊錫球)通常安裝在芯片上(這被稱為扇入(fan in)設計)。因此，通常僅可封裝具有有限數目的相互連接點的芯片。與此相比，eWLB技術可允許具有高數目的相互連接點的晶片或芯片的實現。此處，不是在用于經典晶片級封裝的半導體基片(例如，硅晶片)上實現封裝，而是在人造晶片上。為此，前端處理的晶片(例如，硅晶片)可例如被切成小塊并且切割好的芯片可被安置在載體上。可自由選擇晶片之間的距離，但一般大于(硅)晶片上的距離。可通過模制復合物填充芯片周圍的縫隙和邊緣以形成晶片。固化后，可實現包含在晶片周圍，用于承載附加相互連接元件的模制框架的人造晶片。在人造晶片(這被稱為重構)構造后，例如，可通過用于其它經典晶片級封裝的薄膜技術等實現從芯片接點或盤到相互連接點的電連接。通過eWLB技術，原則上，可在任意距離的封裝上實現任意數目的附加相互連接點(這被稱為扇出設計)。因此，例如，eWLB技術也可被用于空間敏靈敏應用，其中以可實現的距離，芯片面積不足夠容納需要數目的相互連接點。eWLB技術可被視為所謂的扇出晶片級封裝的一個示例。除了 eWLB，其它類型的扇出晶片級封裝是公知的，例如，不基于模制或包括稱為嵌入技術的扇出晶片級封裝。在封裝，例如，層壓封裝或嵌入晶片級球柵陣列(eWLB)的構造中，可能需要在封裝的重新分布層(RDL)中安置感應器，例如，線圈。通常，為了在重新分布層中安置感應器(例如，線圈)，需要至少兩個連線級(即，至少一個附加連線級)，和一些空間(即感應器(例如，線圈)占用的空間)，如圖I中所示。附加連線級和用于感應器的空間都是花費成本的，尤其對于后者，需要具有大感應率和/或高品質因數(Q-因數)的傳感器(例如，線圈)。


在附圖中，在不同的附圖中，相似的附圖標記大體指代相同的部分。附圖沒有必要按比例繪制，而是大體將重點放在描繪本發明的原理上。在下文的描述中，將參照下面的附圖描述本發明的各個實施例，其中圖I示出了晶片結構；
圖2示出了根據一個實施例的晶片結構；圖3示出了根據另一個實施例的晶片結構；圖4示出了根據另一個實施例的晶片結構；圖5示出了根據另一個實施例的晶片結構；圖6示出了根據另一個實施例的晶片結構；圖7示出了根據另一個實施例的晶片結構；圖8示出了根據另一個實施例的晶片結構；圖9示出了根據另一個實施例的晶片結構；圖10示出了根據不同實施例，可使用的感應器的等效電路圖；圖11示出了根據一個實施例描繪制造晶片結構的方法的視圖；圖12示出了根據另一個實施例描繪制造晶片結構的方法的視圖；圖13示出了根據另一個實施例描繪制造晶片結構的方法的視圖。
具體實施例方式圖I示出了晶片結構100，包括晶片101和晶片101周圍的重構結構111 (為了便于描繪，僅是出了部分重構結構111，但重構結構111完全圍繞晶片101)。在晶片101的一部分上并且還在重構結構111的一部分上形成具有多繞組104a的感應器線圈104。箭頭104b和104c指示在晶片結構100的扇入區域(箭頭104b)和扇出區域(箭頭104c)中的繞組104a的之間的距離。端口 105被布置在感應器線圈104和晶片101上的頂層金屬層之間。在頂層金屬層中實現橋106。軸170( “z軸”)表不垂直于晶片101的主表面的方向。如圖I中所示，為了安置感應器線圈104，需要一個或多個附加連線級，和感應器線圈104占用的空間。附加連線級和用于感應器線圈104的空間都是花費成本的，尤其對于后者，感應器線圈104具有大感應率和/或高品質因數(Q-因數)。圖2示出了根據一個實施例的晶片結構200的示意性頂部圖。晶片結構200可包括晶片201。晶片201，例如，可包括一個或多個集成電路(1C)，所述一個或多個集成電路(IC)包括一個或多個集成電路元件(未示出)。晶片結構200還可包括重構結構211。重構結構211至少部分圍繞晶片201。在一些實施例中，重構結構211可完全圍繞晶片201。在本文中，術語“圍繞”應當理解成表示重構結構211可緊靠晶片201或橫向表面224、224a、224b的一部分或全部，并且根據一些實施例，與接合盤202位于的表面，同時是多個接合盤202位于的表面,相對的晶片201的表面與重構結構211不相連。在不同的實施例中，重構結構211可包括模制復合物或由模制復合物制成。在不同的實施例中，重構結構211可被設置成模制框架。晶片結構200還可包括多個接合盤202。一些接合盤202被布置在重構結構211上而其它的接合盤202被布置在晶片201上，如圖所示。接合盤202可排列成由箭頭221、222,223所指示的行。在所示的實施例中，接合盤202的一個行221被排列在晶片201上，而接合盤202的其它兩行(第一行222和第二行223)可排列在重構結構211上。行221、222、223可基本平行于晶片201和重構結構211之間的界面224延伸。界面224可顯而易見的對應于晶片201的橫向表面224、224a、224b中的一個，如圖所示。如圖所示，排列在重構結構211上的接合盤202的第一行222可被布置成靠近(換言之，接近)晶片201和重構結構211之間的界面224。換言之，第一行222中的接合盤202被排列成靠近(接近)界面224。再換言之，布置在重構結構211上的額所有接合盤202中，第一行 222中的接合盤202最接近界面224，而第二行223中的接合盤202距離界面224較遠。再換言之，第二行223距離晶片201和重構結構211之間的界面224的距離大于第一行222距離晶片201和重構結構211之間的界面224的距離。根據所示的實施例，行221、222、223中的每個都包括六個接合盤202。如容易理解，行的數目以及每行中接合盤的數目僅是示例性的并且根據其它實施例可設置不同數目的行和/或每行不同數目的接合盤。此外，根據其它實施例，布置在晶片201上的行的數目和/或布置在重構結構211上的行的數目可以是不同的。在不同的實施例中，同行中的相鄰接合盤202和/或兩個相鄰行中的相鄰接合盤202可間隔，例如，約100 u m到約2540 u m的距離，例如，約250 u m到約750 u m的距離，例如，約300iim到約600 iim的距離，例如，約500 的距離。換言之，同行中的相鄰接合盤202的節距(圖2中箭頭225所示)和/或兩個相鄰行中的相鄰接合盤202的節距(圖2中箭頭226所示)可具有上面所述的值。根據其它實施例，節距225和/或226可具有其它值。節距225的值可以是與節距226的值相同或不同的。在不同的實施例中，接合盤202，例如，可具有圓形(如圖2中所示)，橢圓形，或多邊形，例如三邊形，四邊形，或矩形。根據其它實施例，接合盤202可具有不同形狀。根據一個實施例，接合盤直徑(圖2中箭頭227所示)可在從約50pm到約1750 y m的范圍內，例如，在從約50 ii m到約750 ii m的范圍內，例如，從約100 u m到約500 ii m的范圍內，例如，從約200 y m到約300 ii m的范圍內，例如，約260 u m。根據其它實施例，接合盤直徑227可具有其它值。晶片結構200還包括電連接晶片201和多個接合盤202的多條重新分布軌203。如圖所示，可通過多條重新分布軌203中的每條將每個接合盤202連接至晶片201。在不同的實施例中，所述多個重新分布軌203可包括導電材料，例如金屬，或由其制成。在不同的實施例中，重新分布軌203的軌寬可在從約Iym到約50iim的范圍內，例如，根據一些實施例在從約3 ii m到約20 ii m的范圍內，例如，根據一些實施例在從約6 y m到約15 ii m的范圍內，例如，根據一個實施例約7 u m。根據其它實施例，軌寬可具有其它值。
在不同的實施例中，重新分布軌203的軌厚可在幾ym到幾十的量級上，例如，根據一些實施例在從約5 iim到約35 iim的范圍內，例如，根據一些實施例在從約8 iim到約30 y m的范圍內，例如，根據一個實施例約8 u m，或根據另一個實施例約15 u m，或根據另一個實施例約20 u m,或根據另一個實施例約30 u m。然而，根據其它實施例，軌厚可具有其它值。描繪性的，所述多個重新分布軌203是晶片結構200的重新分布層(RDL)的一部分。所述重新分布層可部分布置在晶片201上并且部分布置在重構結構211上。如圖所示，晶片201可包括多個電接觸205。所述電接觸205，例如，可電連接至(例如，通過晶片201中的一個或多個金屬化級)晶片201中的一個或多個集成電路元件(未示出)。如圖所示，通過一端，可將每個重新分布軌203連接至晶片201中的電接觸205中的一個并且通過另一端連接至接合盤202，從而將晶片201 (或晶片201的一個或多個集成 電路元件)與接合盤202電連接。應當注意，根據一些實施例，晶片201的一個或多個電接觸205不需要連接至重新分布軌203或接合盤202，如圖所示。換言之，電接觸205中的一個或多個可不使用。此外，可將電接觸205中的兩個連接至布置在重新分布層(RDL)級中的感應器204，如下文所述。晶片200還可包括感應器204，所述感應器204包圍(enclose)布置在重構結構211上的接合盤202中的一些并且還包圍電連接被包圍的接合盤201和晶片201的對應重新分布軌203。此外，感應器204還包圍被連接至被包圍的重新分布軌203的那些電接觸205。如圖所示，那些電接觸205可定為成靠近晶片201和重構結構211之間的界面224。根據所示的實施例，感應器204包圍布置在重構結構211上的六個接合盤202，其中的三個排列在第一行222中并且其它三個排列在接合盤202的第二行223中。根據其它實施例，感應器204可包圍不同數目的第一行222中的接合盤202和/或不同數目的第二行223中的接合盤202。此外，根據一些實施例，感應器204還可包圍布置在晶片201上的接合盤202中的一些。根據所示的實施例,感應器204被設置成具有多條繞組204a的線圈，如圖所示。因此，感應器204也被稱為感應器線圈，或者，簡稱線圈，在下文中。如圖所示，在每個情形中，感應器204的端部電連接至電接觸205中的一個。此外，通過線圈繞組204a包圍連接至線圈204的電接觸205中的一個，如圖所示。根據所示的實施例，線圈繞組204a中的一個是完全盤繞的而繞組204a中的另一個是不完全的。根據其它實施例，感應器204可具有不同數目的線圈繞組204a。例如，感應器線圈204可具有多于一個的完全繞組204a (例如，兩個，三個，四個，…等，完全線圈繞組204a)。描繪性的，感應器線圈204的繞組204a可包圍一些接合盤202，連接被包圍的接合盤202與晶片201的相應的重新分布軌203，和晶片201的相應的電接觸205，如圖所示。此外，感應器線圈204的繞組204a可包圍連接至感應器線圈204的電接觸205中的一個(描繪性的，位于線圈繞組204a內的接點205)，如圖所示。在不同的實施例中，線圈繞組204a可包括導電材料，例如金屬，或由其制成。在不同的實施例中，線圈繞組204a基本平行(或平行)于晶片201的主表面延伸，例如基本平行(或平行)于晶片201的上表面或有效表面延伸。描繪性的，晶片201的主表面可以是其上布置接合盤202的晶片201的表面。描繪性的，在不同的實施例中，感應器線圈204可被布置在晶片結構200的重新分布層(RDL)中。例如，可通過與重新分布軌203相同的材料(例如，相同的金屬材料)形成線圈繞組204a。例如，根據一些實施例，重新分布軌203和感應器線圈204可通過相同的金屬工藝形成。在晶片結構200中，感應器線圈204的軌可位于接合盤202之間。所有的接合盤(包括位于線圈204內的那些接合盤202)可以是電連接的(并且因此被使用)，并且線圈204沒有浪費面積。使用，例如，IC或RDL金屬或二者可在晶片201上實現線圈204的環路閉合。在不同的實施例中，感應器線圈204(顯而易見的，形成感應器線圈204的繞組 204a的電軌)的軌寬在從約I U m到約50 y m的范圍內，例如，根據一些實施例在從約6 y m 到約20 ii m的范圍內，例如，根據一些實施例在從約6 ii m到約15 y m的范圍內，例如，根據一個實施例約7iim。根據其它實施例，軌寬可具有其它值。在不同的實施例中，感應器線圈204的軌寬可以與重新分布軌203的軌寬相同或近似相同。根據其它實施例，感應器線圈204的軌寬可以與重新分布軌203的軌寬不同。在不同的實施例中，感應器線圈204(顯而易見的，形成感應器線圈204的繞組204a的電軌)的軌厚可在幾ym到幾十U m的量級上，例如，根據一些實施例在從約5 y m到約35 ii m的范圍內，例如，根據一些實施例在從約8 ii m到約30 y m的范圍內，例如，根據一個實施例約8 u m，或根據另一個實施例約15 u m，或根據另一個實施例約20 u m，或根據另一個實施例約30iim。然而，根據其它實施例，軌厚可具有其它值。在不同的實施例中，感應器線圈204的軌厚可以與重新分布軌203的軌厚相同或近似相同。根據其它實施例，感應器線圈204的軌厚可以與重新分布軌203的軌厚不同。在不同的實施例中，晶片結構200可被設置成扇出封裝，例如，扇出晶片級封裝，例如，嵌入晶片級球柵陣列(eWLB)，可替換的，如其它類型的扇出晶片級封裝，例如，不基于模制或包括稱為嵌入技術的扇出晶片級封裝。圖3示出了根據另一個實施例的晶片結構300的示意性頂部圖。晶片結構300與圖2中所示的晶片結構200 —定程度上相似。與晶片結構200相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。晶片結構300與晶片結構200的不同主要在于感應器線圈204具有不同的形狀。在晶片結構300中，感應器線圈204的軌主要圍繞四個附加接合盤202，即第一行222中的兩個最右邊的接合盤202和第二行223中兩個最右邊的接合盤202。通過相應的重新分布軌203和電接觸205，這些接合盤202仍可被電連接至晶片201，如圖所示。與晶片結構200的感應器線圈204相比，晶片結構300的感應器線圈204，例如，可具有不同的感應值和/或不同的Q因數值。圖4示出了根據另一個實施例的晶片結構400的示意性頂部圖。晶片結構400與圖2中所示的晶片結構200 —定程度上相似。與晶片結構200相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。晶片結構400與晶片結構200的不同主要在于，感應器線圈204被電連接至接合盤202中的一個，所述接合盤202被感應器線圈204包圍(換言之，接合盤202位于感應器線圈204內)(根據所示的實施例，感應器線圈204被連接至從第一行222開始的第二接合盤202，然而，根據其它實施例， 感應器線圈204可被連接至其它接合盤202)。根據該實施例，可通過接合至線圈204連接的接合盤202的外部球實現感應器線圈204的輸入。圖5示出了根據另一個實施例的晶片結構500的示意性頂部圖。晶片結構400與圖2中所示的晶片結構200 —定程度上相似。與晶片結構200相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。晶片結構500可包括晶片201和圍繞晶片201的重構結構211。重構結構211可緊靠晶片201的橫向表面224、224a、224b和224c，如圖所示。此外，根據一些實施例，重構結構211可緊靠與其上布置接合盤202的表面(未示出)相對的晶片201的表面。晶片結構500可包括多個接合盤202。所述接合盤202中的一些被布置在晶片201上并且所述接合盤202中的一些被布置在重構結構211上。晶片結構500可包括多條重新分布軌203。晶片201可包括多個電接觸205。通過各條重新分布軌203可將接合盤202中的一些或全部電連接至各個電接觸205 (為了簡便，僅示出了晶片201中的電接觸205中的一些和將晶片201連接至接合盤202的重新分布軌203中的一些)。晶片結構500可包括感應器204，所述感應器204被設置成包括多條線圈繞組204a的線圈(在圖中示出了兩個線圈繞組204a，然而根據其它實施例可存在不同數目的線圈繞組204a)。感應器(線圈)204可將其端部連接至晶片201的兩個電接觸205。根據一個實施例，兩個電接觸205可定為成靠近晶片201和重構結構211之間的界面224。界面224可對應于晶片201的橫向表面224、224a、224b和224c中的一個，如圖所示。可將感應器(線圈)204布置成它包圍所有的接合盤202和將接合盤202連接至晶片201的所有重新分布軌203。顯而易見的，根據所示的實施例，可將感應器(線圈)204布置成它的線圈繞組204a可布置在重構結構211上，在位于最外邊的接合盤202和重構結構211的邊緣512之間的重構結構211的周邊或邊緣區域中。如圖中所示,引導向晶片201的電接觸205的線圈繞組204的一部分可位于多個接合盤202中的一些之間。在晶片結構500中，可使用所有的接合盤202并且感應器(線圈)204沒有“浪費”面積。通過，例如，晶片201的集成電路(IC)可實現感應器(線圈)204的環路閉合(未示出)。晶片結構500的一個作用是通過感應器(線圈)204圍繞接合盤202的整個陣列可實現最大感應系數。圖6示出了根據另一個實施例的晶片結構300的示意性頂部圖。晶片結構500與圖2中所示的晶片結構200 —定程度上相似。與晶片結構200相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。晶片結構600與晶片結構200的不同主要在于感應器204具有不同的形狀。根據所不的實施例，感應器204包括彼此基本平行延伸的第一電軌604a和第二電軌604b。可將第一和第二電軌604a, 604b布置成第一電軌604a中的主電流流動方向基本反平行于第二電軌604b中的主電流流動方向。如圖所示，感應器204的第一部分(更詳細的說，感應器204的第一和第二電軌604a，604b的第一部分)可被布置在接合盤202中的一些之間(根據所示的實施例，第一部分被布置在第一行222從右邊起的第二和第三接合盤202之間并且在第二行223從右邊起的第二和第三接合盤202之間；然而，第一部分可被布置在其它接合盤202之間)并且可基本垂直于接合盤的箭頭221、222、223延伸，而感應器204的第二部分(更詳細的說，感應器204的第一和第二電軌604a，604b的第二部分)可基本平行于接合盤的箭頭221、222、223延伸。例如，感應器204的第一部分和第二部分可彼此成直角。因此，描繪性的，感應器204可具有徑向“L”形狀。如容易理解的，根據其它實施例，感應器204可具有不同的形狀。如圖所示，感應器204的第一端可被連接至晶片201的電接觸205中的第一個，并且應器204的第二端可被連接至晶片201的電接觸205中的第二個。在晶片結構600中，感應器線圈204的軌604a，604b可位于接合盤202之間。所有的盤202可以是電連接的并且線圈204沒有“浪費”面積。通過，例如，晶片201的集成電路(IC)可實現線圈204的環路閉合(未示出)。
圖7示出了根據另一個實施例的晶片結構700的示意性透視圖。還示出了晶片結構700的第一部分720和第二部分740的放大圖。晶片結構700與上文結合圖2-6所述的晶片結構一定程度上相似。與圖2到6中的晶片結構相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。晶片結構700包括晶片201，重構結構211，和排列在平行行221、222、223中的多個接合盤202。一行221被布置在晶片201上，并且兩行(第一行222和第二行223)被布置在重構結構211上。作為示例，接合盤202的行221、222、223包括十二個接合盤202。如容易理解的，根據其它實施例可設置不同數目的行和/或每行不同數目的接合盤。軸750 ( “x軸”)代表沿著晶片201的主表面的平面并且垂直于接合盤202的行221、222、223的方向，軸760 ( “y軸”)代表沿著晶片201的主表面的平面并且平行于接合盤202的行221、222、223的方向，并且軸770 ( “z軸”)代表沿著晶片201的主表面的平面的方向。顯而易見的，軸750，760，770是彼此垂直的。接合盤202可通過接合工藝，例如，根據一個實施例的球連接工藝接觸，通過布置在接合盤202上的球706的輪廓指示，如圖7中所示。感應器204被布置在接合盤202之間。感應器204被設置成包括多個線圈繞組204a的線圈，如晶片結構700的部分720和740的放大圖中所見(作為示例示出了七個線圈繞組204a ;然而，根據其它實施例，線圈繞組204a的數目可以是不同的)。描繪性的，根據所示的實施例，線圈204具有鏡像“L”形，線圈204的一部分(顯而易見的，鏡像“L”的較長側)被布置在接合盤202的第一行222和接合盤202的第二行223之間并且線圈204的另一部分(顯而易見的，鏡像“L”的較短側)可被布置在第一行222中，從左邊起第一接合盤202和第二接合盤202之間。通過重新分布軌203可將接合盤202電連接至晶片201 (例如，連接至晶片201的電接觸(未示出))。在圖7中，僅示出了重新分布軌203中的一些，即用于連接布置在重構結構211上的接合盤202的第二行223中的連接盤202 (或球)的那些。如部分740的放大圖中所示，晶片700可被設置成將多條導線(重新分布軌203)的空間設置在晶片結構700的邊緣處，用于連接第二行223中的接合盤202(或球)。
在圖7中，作為示例，在部分740的放大圖中示出了八條重新分布軌203，然而，如簡單可理解的，布置在晶片結構700的邊緣處的重新分布軌203的數目可以不是八并且，例如，與重新分布軌203的軌寬，相鄰的重新分布軌203之間的距離和邊緣和最靠近邊緣的接合盤202之間的距離有關。在圖7中，箭頭707指示沿著平行于接合盤202的行221、222、223 (即，平行于“y軸”760)的方向的晶片結構700的尺寸。此外，箭頭708指示沿著平行于接合盤202的行221、222、223( S卩，平行于“y軸”760)的方向，“L”形線圈204的較長部分的尺寸。在下文中，箭頭708還指代“感應器長度”。圖8示出了根據另一個實施例的晶片結構800的示意性透視圖。還示出了晶片結構800的部分820的放大圖。晶片結構800與上文結合圖2-7所述的晶片結構一定程度上相似。與圖2到7中的晶片結構相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。 在晶片結構800中，將具有六個線圈繞組204a的感應器線圈204布置成線圈繞組204a包圍布置在重構結構211上的接合盤202的第一行222中的接合盤202中的一些。根據所示的實施例，線圈繞組204a包圍布置在第一行222中的十二個接線盤202中的十個接線盤202。顯而易見的，根據所示的實施例，線圈繞組204a包圍第一行222中的所有接線盤202，除了第一行222中的坐左邊的接線盤202和最左邊的接線盤202。根據其它實施例，可將感應器線圈204布置成其繞組204a包圍第一行222中的不同數目的接合盤202。此外，根據其它實施例，感應器線圈204可具有不同數目的繞組204a。通過也被感應器線圈204包圍的重新分布軌(未示出)可將感應器線圈204包圍的第一行222中的接合盤202電連接至晶片201 (例如，晶片201的電接觸(未示出))。因此，可使用所有的接合盤202 (包括感應器線圈204包圍的那些)。感應器線圈204可被電連接至晶片201的電接觸(未示出)，其中的一個被線圈繞組204a包圍。在部分820的放大圖中，通過箭頭“端口 I”標識線圈204的一端以指示可在兩部分電路的框架中模擬線圈204的電特性，如下文進一步所述。在晶片結構800中，例如，通過在晶片結構800的邊緣處延伸的重新分布軌，例如，通過與圖7中所示的晶片結構700中相似的方式，可實現第二行223的連線。圖9示出了根據另一個實施例的晶片結構900的示意性透視圖。還示出了晶片結構900的部分920的放大圖。晶片結構900與上文結合圖2-9所述的晶片結構一定程度上相似。與圖2到8中的晶片結構相同的部分使用相同的標識數字標識并且不再詳細描述。為了簡潔起見，參見上文所述。在晶片結構900中，將包括六個線圈繞組204a的感應器線圈204布置成線圈繞組204a包圍布置在重構結構211上的接合盤202的第一行222和接合盤202的第二行223中的接合盤202中的一些。根據所示的實施例，線圈繞組204a包圍布置在第一行222中的十二個接線盤202中的六個接線盤202以及布置在第二行223中的十二個接線盤202中的六個接線盤202。描繪性的，線圈繞組204a包圍第一行222和第二行223中的“右半”。根據其它實施例，可將感應器線圈204布置成其繞組204a包圍第一行222和/或第二行223中的不同數目的接合盤202。此外，根據其它實施例，感應器線圈204可具有不同數目的繞組 204a。通過也被感應器線圈204包圍的重新分布軌(未示出)可將感應器線圈204包圍的第一行222和第二行223中的接合盤202電連接至晶片201的電接觸(未示出)。因此，可使用所有的接合盤202 (包括感應器線圈204包圍的那些)。感應器線圈204可被電連接至晶片201的電接觸(未示出)，其中的一個被線圈繞組204a包圍。在晶片結構900中，沒有被線圈204包圍的第二行223中的接合盤202的連接可被構造成線圈204僅圍繞第一行222和第二行223中的 接合盤202中的一半以便存在用于引導向第二行223中的非包圍接合盤202的重新分布軌的更多的存留空間。在前面所述的實施例中，將僅具有一個感應器的晶片結構示出作為示例。然而，如容易理解的，可根據不同的實施例在晶片結構中設置多于一個的感應器。此外，接合盤的數目，接合盤的行的數目，每行接合盤的數目，感應器線圈的線圈繞組的數目，被包圍的接合盤的數目，尺寸(例如，接合盤直徑，軌寬，感應器長度，節距等)僅是示例性的。如容易理解的，根據不同的實施例，前面所述的特征或參數中的一個或多個可具有其它值。根據不同實施例，具有多種不同形狀的感應器線圈可被布置在晶片結構的重新分布層(RDL)中的接合盤之間。顯而易見的,通過改變感應器線圈的形狀,可調節,例如,感應器線圈的電感和/或Q因數。例如，減少感應的大小可產生更小的電感值。線圈的軌或線圈可位于晶片結構的接合盤之間，根據一些實施例，可通過一個或多個線圈繞組包圍一個或多個接合盤。假如線圈包圍接合盤，可設置成晶片的相應的電接觸和相應的重新分布軌也被線圈包圍使得被包圍的接合盤可被電連接至晶片。因此，根據不同的實施例，通過線圈不需要額外空間并且所有的接合盤都是電氣相連的方式，可將感應器線圈設置在重新分布層(RDL)中。在根據本文所述的實施例的晶片結構中，可省略電連接至感應器線圈的附加連線級。通過電接觸和也被感應器線圈包圍的重新分布軌可電連接被感應器線圈包圍的盤。根據不同的實施例，被線圈的繞組包圍的感應器線圈的端部可被連接至晶片的電接觸或也被感應器線圈包圍的盤。描繪性的，通過電接觸或位于線圈“內”的盤可電連接線圈的一端。因此，根據不同的實施例，僅使用晶片結構的一個連線級(重新分布層級)可完全容納和電連接感應器線圈。通過仿真，可得到感應器，例如感應器線圈，例如，如圖2到9中所示的晶片結構中的感應器線圈204的電感L和品質因數(Q-因數)的值。例如，可通過如圖10中等效電路圖1000中所示的，兩部分電路(網絡)的框架中模擬感應器線圈204。在圖1000中，“Ant”代表對應于兩部分電路的第一端口( “端口 I”)的輸入端，“芯片”代表對應于兩部分電路的第二端口( “端口 2”)的輸出端，U1和I1代表輸入端“Ant”處的輸入電壓和輸入電流，U2和I2代表輸出端“芯片”處的輸出電壓和輸出電流，并且L、R和C代表兩部分電路中的感應器線圈204的電感、電阻和電容。對于圖10中的兩部分電路，它包括
⑷ fz Z12)⑷=
TJ 7 7 I
\y 2 J V 21 L11J J其中
權利要求
1.ー種晶片結構，包括 日日/1 ; 至少ー個接合盤； 至少ー個重新分布軌，將所述晶片與所述至少ー個接合盤電連接；以及 至少ー個感應器，包圍所述至少ー個接合盤和所述至少一個重新分布軌。
2.根據權利要求I所述的晶片結構，其中，所述至少一個感應器被配置成線圈，所述線圈具有至少ー個線圈繞組，其中，所述至少一個線圈繞組包圍所述至少ー個接合盤和所述至少ー個重新分布軌。
3.根據權利要求2所述的晶片結構，其中，所述至少ー個線圈繞組基本平行于所述晶片的主表面而延伸。
4.根據權利要求I所述的晶片結構，進一歩包括重構結構，所述重構結構至少部分地圍繞所述晶片，其中，所述至少ー個接合盤被布置在所述重構結構上。
5.根據權利要求4所述的晶片結構，其中，所述至少ー個接合盤被布置成靠近所述晶片與所述重構結構之間的界面。
6.根據權利要求4所述的晶片結構，其中，所述晶片包括連接至所述至少一條重新分布軌的至少ー個電接觸，其中，所述至少ー個電接觸被布置成靠近所述晶片與所述重構結構之間的界面。
7.根據權利要求6所述的晶片結構，其中，所述至少一個感應器被設置成使得所述至少ー個感應器包圍所述至少ー個電接觸。
8.根據權利要求4所述的晶片結構，其中所述晶片包括連接至所述至少一個感應器的至少ー個電接觸，其中，所述至少ー個電接觸被布置成靠近所述晶片與所述重構結構之間的界面。
9.根據權利要求8所述的晶片結構，其中，所述至少一個感應器被設置成使得所述至少ー個感應器包圍所述至少ー個電接觸。
10.根據權利要求I所述的晶片結構，進一歩包括電連接至所述至少一個感應器的至少ー個附加接合盤，其中，所述至少一個感應器被設置成使得所述至少一個感應器包圍所述至少一個附加接合盤。
11.根據權利要求I所述的晶片結構，包括多個接合盤和多條重新分布軌，其中，所述晶片包括多個電接觸，其中，所述重新分布軌中的每個將所述多個接合盤中的ー個與所述晶片的所述多個電接觸中的相應的ー個電連接，并且其中，所述至少一個感應器被設置成使得所述至少一個感應器包圍所述多個接合盤、所述多條重新分布軌和所述多個電接觸。
12.根據權利要求4所述的晶片結構，其中，所述至少一個感應器部分地布置在所述重構結構上并且部分地布置在所述晶片上。
13.根據權利要求4所述的晶片結構，其中，所述重構結構包括模制復合物。
14.根據權利要求4所述的晶片結構，被構造成扇出封裝件。
15.ー種制造晶片結構的方法，所述方法包括 提供晶片； 形成至少ー個接合盤； 形成至少一條重新分布軌，使得所述至少一條重新分布軌將所述晶片與所述至少ー個接合盤電連接； 形成至少ー個感應器，使得所述至少一個感應器包圍所述至少ー個接合盤和所述至少一條重新分布軌。
16.—種晶片結構,包括 晶片，包括電接觸； 重構結構，至少部分地圍繞所述晶片； 接合盤，布置在所述重構結構上； 重新分布軌，將所述接合盤與所述電接觸電連接； 感應器，部分地布置在所述晶片上井部分地布置在所述重構結構上，并且包圍所述電 接觸、所述接合盤和所述重新分布軌。
17.根據權利要求16所述的晶片結構，其中，所述電接觸被布置成靠近所述晶片與所述重構結構之間的界面。
18.根據權利要求17所述的晶片結構，其中，所述接合盤被布置成靠近所述晶片與所 述重構結構之間的界面。
19.根據權利要求16所述的晶片結構，其中，所述感應器被配置成具有至少ー個線圈繞組的線圈，其中，所述至少ー個線圈繞組包圍所述電接觸、所述接合盤和所述重新分布軌。
20.根據權利要求19所述的晶片結構，其中，所述至少ー個線圈繞組基本平行于所述晶片的主表面而延伸。
21.根據權利要求16所述的晶片結構，其中，所述晶片進ー步包括連接至所述感應器的附加電接觸，其中，所述感應器被設置成包圍所述附加電接觸。
22.根據權利要求16所述的晶片結構，其中，所述晶片進ー步包括被布置在所述重構結構上的附加接合盤，其中，所述感應器被設置成包圍所述附加接合盤并且電連接至所述附加接合盤。
23.根據權利要求16所述的晶片結構，被配置成嵌入晶片級球柵陣列。
24.一種晶片結構，包括曰 曰曰η， 多個接合盤；以及 至少ー個感應器，布置在所述多個接合盤中的至少兩個接合盤之間，其中，所述至少一個感應器至少包括彼此基本平行延伸的第一電軌和第二電軌。
25.ー種晶片結構，包括 晶片，至少包括第一電接觸和第二電接觸； 多個接合盤；以及 至少ー個感應器，布置在所述多個接合盤中的至少兩個接合盤之間，其中，所述至少一個感應器的第一端連接至所述晶片的第一電接觸，并且所述至少一個感應器的第二端連接至所述晶片的第二電接觸。
全文摘要
在不同的實施例中，可提供晶片結構。所述晶片結構可包括晶片、至少一個接合盤、將所述晶片和所述至少一個接合盤電連接的至少一個重新分布軌以及至少一個感應器，其包圍所述至少一個接合盤和所述至少一個重新分布軌。
文檔編號H01L23/64GK102738126SQ20121011183
公開日2012年10月17日 申請日期2012年4月16日 優先權日2011年4月15日
發明者喬治·邁爾-伯格 申請人:英飛凌科技股份有限公司