形成鍵合半導體結構的方法和用該方法形成的半導體結構的制作方法

專利名稱：形成鍵合半導體結構的方法和用該方法形成的半導體結構的制作方法
技術領域：
本發明的實施例一般涉及用于形成鍵合半導體結構的方法和使用這種方法形成的最終的鍵合半導體結構。
背景技術：
兩個或多個半導體結構的三維(3D)集成可以對微電子應用產生多種益處。例如，微電子元件的3D集成可以使電性能和功耗得到改善，同時降低器件封裝的面積。例如，參見 Garrou 等人的 “The Handbook of 3D Integration, ” Wiley-VCH(2008) ”。通過將半導體芯片貼裝到一個或多個其他半導體塊上(即芯片到芯片(D2D))、將半導體芯片貼裝到一個或多個半導體晶片上(即芯片到晶片(D2W)以及將半導體晶片貼裝
到一個或多個其他半導體晶片上(即晶片到晶片(W2W))或其組合，可以進行半導體結構的3D集成。通常，單獨的半導體結構(例如芯片或晶片)可能是相對較薄的，是用于處理半導體結構的設備難以操作的。因此，所謂的“載體”芯片或晶片可以被貼裝到其中包括起作用的半導體器件的有源和無源元件的實際半導體結構上。載體芯片或晶片通常不包括所要形成的半導體器件的有源或無源元件。這種載體芯片和晶片被稱為“載體襯底”。載體襯底增加了半導體結構的總體厚度，并且有助于處理設備操作半導體結構(通過對相對較薄的半導體結構提供結構支撐)，所述處理設備用于處理包括將在其上制造的半導體器件的有源和無源元件的貼附到其上的半導體結構中的有源和/或無源元件。這種包括將在其上制造的半導體器件的有源和/或無源元件或者當制造過程完成時最終包括將在其上制造的半導體器件的有源和/或無源元件的半導體結構在本文中被稱為“器件襯底”。將一個半導體結構鍵合到另一半導體結構上所使用的鍵合技術可以以不同的方式分類，一種方式是是否在兩個半導體結構之間設置中間材料層以將兩個半導體結構鍵合到一起，第二種方式是鍵合界面是否允許電子(即電流)通過界面。所謂的“直接鍵合方法”是這樣的方法在兩個半導體結構之間建立直接的固體與固體化學鍵合以將它們鍵合到一起，而不需要在兩個半導體結構之間使用中間鍵合材料將它們鍵合到一起。已經開發直接金屬與金屬鍵合方法，用于將第一半導體結構的表面處的金屬材料鍵合到第二半導體結構的表面處的金屬材料。還可以通過執行每個方法的溫度范圍對直接金屬與金屬鍵合方法進行分類。例如，一些直接金屬與金屬鍵合方法是在相對較高的溫度下執行的，導致鍵合界面處的金屬材料至少部分熔化。用于鍵合包括一個或多個器件結構的經加工半導體結構時，這種直接鍵合過程是不理想的，因為相對較高的溫度可能不利地影響先前形成的器件結構。“熱壓縮”鍵合方法是一種直接鍵合方法，在該方法中，在介于兩百攝氏度(200°C )和大約五百攝氏度(500° )之間、并且通常介于大約三百攝氏度(300°C )和大約四百攝氏度(400°C )之間的升高溫度下，在鍵合表面之間施加壓力。已經開發了可以在兩百攝氏度(200°C )或更低的溫度下執行的其他直接鍵合方法。這種在兩百攝氏度(200°C )或更低的溫度下執行的直接鍵合過程在本文中被稱為“超低溫”直接鍵合方法。通過仔細去除表面雜質和表面化合物(例如自然氧化物)以及通過在原子尺度增加兩個表面之間緊密接觸的面積，可以執行超低溫直接鍵合方法。通常是通過拋光鍵合表面以將表面粗糙度降低到接近原子尺度的值、通過在鍵合表面之間施加壓力導致塑性變形、或者通過既拋光鍵合表面又施加壓力以獲得這種塑性變形來獲得兩個表面之間緊密接觸的區域。可以執行一些超低溫度直接鍵合方法，而不需要在鍵合界面處的鍵合表面之間施加壓力，盡管在其他超低溫直接鍵合方法中可以在鍵合界面處的鍵合表面之間施加壓力，以便在鍵合界面處獲得適當的鍵合強度。在鍵合表面之間施加壓力的超低溫直接鍵合方法在本領域中通常被稱作“表面輔助鍵合”或“SAB”方法。因此，當在本文中使用時，術語“表面輔助鍵合”和“SAB”表示和包括任意的直接鍵合過程，其中通過在兩百攝氏度(200°C )或更低的溫度下將第一材料靠近第二材料并且在鍵合界面處的鍵合表面之間施加壓力將第一材料直接鍵合到第二材料。
通常使用粘結劑將載體襯底貼附到器件襯底上。也可以使用類似的鍵合方法來將在其中包括一個或多個半導體器件的有源和/或無源元件的一個半導體結構固定到在其中同樣包括一個或多個半導體器件的有源和/或無源元件的另一半導體結構上。半導體芯片可以具有與其將要連接到的其他半導體結構上的連接不匹配的電連接。可以在兩個半導體結構之間或者任意半導體芯片和半導體封裝之間放置內插物(即附加結構)，以改變和對準適當的電連接。內插物可以具有用于在所需要的半導體結構之間實現適當的接觸的一個或多個導電線路和通孔。

發明內容
本發明的實施例可以提供用于形成半導體結構的方法和結構，特別是提供用于形成鍵合半導體結構的方法和結構。該發明內容部分是為了以簡單的形式介紹一組概念，這些概念在詳細描述本發明的實施例時會進一步描述。該發明內容不會確定要求保護的主題的關鍵特征或必要特征，也不會用于限制所要求保護的主題的范圍。在一些實施例中，本發明包括形成鍵合半導體結構的方法。根據這種方法，提供包括至少一個器件結構的第一半導體結構。在低于大約400°C的溫度下將第二半導體結構鍵合到所述第一半導體結構。通過所述第二半導體結構進入所述第一半導體結構并且達到所述至少一個器件結構形成至少一個貫通晶片互連。在所述第二半導體結構與所述第一半導體結構的相反的那一側將所述第二半導體結構鍵合到第三半導體結構。在形成鍵合半導體結構的方法的另外的實施例中，提供包括至少一個器件結構的第一半導體結構。在第二半導體結構中注入離子，以在所述第二半導體結構中形成離子注入平面。將所述第二半導體結構鍵合到所述第一半導體結構上，并且使所述第二半導體結構沿所述離子注入平面斷裂。所述第二半導體結構的一部分仍然鍵合到所述第一半導體結構。通過仍然鍵合到所述第一半導體結構的所述第二半導體結構的部分進入所述第一半導體結構并且達到所述至少一個器件結構形成至少一個貫通晶片互連。在所述第二半導體結構與所述第一半導體結構的相反的那一側將所述第二半導體結構鍵合到第三半導體結構。在其他的實施例中，本發明包括作為本文所描述的方法的一部分形成的半導體結構。例如，鍵合半導體結構包括至少一個器件結構的第一半導體結構以及鍵合到所述第一半導體結構的第二半導體結構。所述第二半導體結構包括斷裂的相對較厚的半導體結構的一部分。至少一個貫通晶片互連延伸通過所述第二半導體結構、至少部分通過所述第一半導體結構并且達到所述至少一個器件結構。


參考接下來的本發明的實施例的詳細描述和附圖，可以更完全地理解本發明的實施例，其中圖I至圖10是半導體結構的簡化示意剖面圖，顯示了用于形成鍵合半導體結構的本發明的示例性實施例和鍵合半導體結構的本發明的示例性實施例；圖11至圖33是半導體結構的簡化示意剖面圖，顯示了用于形成包括載體襯底的鍵合半導體結構的本發明的另外的示例性實施例和鍵合半導體結構的本發明的另外的示例性實施例； 圖34和圖35是半導體結構的簡化示意剖面圖，顯示了組合前面的圖的方法來形成鍵合半導體結構的本發明的示例性實施例；以及圖36至圖39是半導體結構的簡化示意剖面圖，顯示了用于形成鍵合半導體結構的本發明的其他示例性實施例。
具體實施例方式本文所呈現的圖示并不意味著任何特殊材料、器件、系統或方法的實際視圖，而僅僅是用于描述本發明的實施例的理想表示。本文所使用的任何標題不應被認為限制由權利要求書及其同等法律效力限定的本發明的實施例的范圍。任何特定標題所描述的概念在說明書全文中的其他部分是普遍適用的。所引用的參考文獻無論在本文中是如何刻畫的，都不被承認是相對于本文所要求保護的主題的發明的現有技術。本文所使用的術語“半導體結構”表示和包括以半導體器件的形式使用的任意結構。半導體結構例如包括芯片和晶片(例如載體襯底和器件襯底)以及包括彼此三維集成的兩個或更多個芯片和/或晶片的組件或復合結構。半導體結構還包括完全制成的半導體器件以及在半導體器件的制造過程中形成的中間結構。本文所使用的術語“經加工半導體結構”表示和包括具有一個或多個至少部分形成的器件結構的任意半導體結構。經加工半導體結構是半導體結構的子集，所有的經加工半導體結構都是半導體結構。本文所使用的術語“鍵合半導體結構”表示和包括具有兩個或更多個貼裝在一起的半導體結構的任意結構。鍵合半導體結構是半導體結構的子集，所有的鍵合半導體結構都是半導體結構。此外，包括一個或多個經加工半導體結構的鍵合半導體結構也是經加工半導體結構。本文所使用的術語“器件結構”表示和包括具有或限定將要在半導體結構上或內形成的半導體器件的有源或無源元件的至少一部分的經加工半導體結構的任意部分。例如，器件結構包括集成電路的有源和無源元件，例如晶體管、傳感器、電容器、電阻器、導線、導電通孔和導電接觸墊。本文所使用的術語“貫通晶片互連”或“TWI”表示和包括通過第一半導體結構的至少一部分延伸的任意導電通孔，其用于穿過第一半導體結構和第二半導體結構之間的界面提供第一半導體結構和第二半導體結構之間的結構和/或電互連。貫通晶片互連在本領域中也用其他術語來表示，例如“貫通硅/襯底通孔”或“TSV”以及“貫通晶片通孔”或“TWV”。TffI通常通過半導體結構在通常與半導體結構的通常為平坦的主表面垂直的方向上(在平行于Z軸的方向上)延伸。
本文所使用的術語“作用面”在與經加工半導體結構聯用時表示和包括已經或將要被處理以在經加工半導體結構的暴露主表面之中和/或之上形成一個或多個器件結構的經加工半導體結構的暴露主表面。本文所使用的術語“后表面”在與經加工半導體結構聯用時表示和包括位于經加工半導體結構的與半導體結構的作用面相反的那一側的經加工半導體結構的暴露主表面。本文所使用的術語“III-V型半導體材料”表示和包括主要包括來自于元素周期表的IIIA族的一種或多種元素(B、Al、Ga、In和Ti)以及來自于元素周期表的VA族的一種或多種元素(N、P、As、Sb和Bi)的任意材料。本文所使用的術語“熱膨脹系數”在與材料或結構聯用時表示材料或結構在室溫下的平均線性熱膨脹系數。本發明的是實施例包括用于形成半導體結構的方法和結構，特別是包括鍵合半導體結構的半導體結構和形成這種鍵合半導體結構的方法。貫通晶片互連可以形成在這些半導體結構之內并且可以取代結構之間的分隔中介層來使用。貫通晶片互連可以完全從作用面形成，或者可以分階段從作用面和后表面兩者形成。在一些實施例中，貫通晶片互連和/或電氣隔離的熱管理結構可以用于提高鍵合半導體結構中的熱阻。在一些實施例中，貫通晶片互連和/或電氣隔離的熱管理結構可以用于改善半導體結構和可在其上貼裝半導體結構的其他結構之間的熱膨脹系數的不匹配。本發明的方法和結構的實施例可以用于各種用途，例如用于3D集成過程以及用于形成3D集成結構。通過本發明的實施例的方法形成的多個半導體結構可以相互堆疊，將一個半導體結構的作用面或后表面與另一半導體結構的作用面或后表面相連接。每個結構的剩余表面可以貼裝到其他結構上。下面參考圖I至圖39來描述本發明的示例性實施例。在一個實施例中，本發明包括提供圖I所顯示的具有作用面102和后表面104的第一半導體結構100。作用面102可以位于第一半導體結構100的第一側，后表面104位于第二相反側。第一半導體結構100可以包括形成在襯底106之中和/或上方的至少一個器件結構108。襯底106可以包括例如一種或多種半導體材料，例如硅(Si)、鍺(Ge)、III-V半導體材料等等。此外，襯底106可以包括單晶半導體材料，并且可以包括一個或多個半導體材料外延層。在另外的實施例中，襯底106可以包括一種或多種材料，例如氧化物(例如二氧化硅(SiO2)或氧化鋁(Al2O3))、氮化物(例如氮化硅(Si3N4)、氮化硼(BN))等等。簡單參考圖5，第二半導體結構112可以設置在第一半導體結構100的作用面102的上方(例如在作用面102上)，以形成鍵合半導體結構500。第二半導體結構112可以包括相對較薄的材料層，例如上文關于襯底106所提到的任何材料。作為非限制性示例，第二半導體結構112的平均厚度可以是大約I微米或更小、大約0. 5微米或更小或者大約0. 07微米或更小。作為非限制性示例，可以使用現有技術中所謂的SMART-CUT 方法將第二半導體結構112設置在第一半導體結構100的作用面102的上方。例如，如圖3所示，可以形成包括鍵合層110的半導體結構300。鍵合層110可以包括一個或多個鍵合材料層，例如二氧化硅、氮化硅及其混合物。鍵合層110可以形成在第一 半導體結構100的作用面102的上方，以形成平面作用面，從而改善到后續半導體結構的鍵合。鍵合層110可以設置在第一半導體結構100的作用面102和另一半導體材料層111之間，并且可以用于將第一半導體結構100鍵合到半導體材料層111。可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下使用鍵合層110將第一半導體結構100鍵合到半導體材料層111上，以免對第一半導體結構100中的器件結構108造成熱損傷。在本發明的一些實施例中，半導體材料層111可以包括大塊半導體襯底(bulksemiconductor substrate),例如娃、鍺或III-V化合物半導體。在一些實施例中，半導體材料層111可以包括一個或多個外延層，所述一個或多個外延層彼此疊置，形成半導體層結構。在本發明的一些實施例中，半導體材料層111可以附著在圖3中的虛線部分所示的可選犧牲襯底115上。可選犧牲襯底115可以附著在其與第一半導體結構100相對的那一側的半導體材料層111上。可以從半導體材料層111去除半導體材料層111的部分113 (和可選犧牲襯底115一起)，留下后面的第二半導體結構112。換言之，可以從半導體材料層111的部分113去除半導體結構200 (圖2)和第二半導體結構112 (和可選犧牲襯底115 —起，如果使用的話)，以形成如圖4所示的中間結構400。作為非限制性示例，可以使用SMART-CUT 方法從半導體結構200和半導體結構112分離半導體材料層111的部分113(以及犧牲襯底115，如果使用的話)。例如，Bruel的美國專利No. RE39, 484 (2007年2月6日授權)、Aspar等人的美國專利No. 6，303，468 (2001年10月16日授權)、Aspar等人的美國專利No. 6，335，258 (2002年I月I日授權)、Moriceau等人的美國專利No. 6，756，286 (2004年6月29日授權)、Aspar等人的美國專利No. 6，809，044(2004 年 10 月 26 日授權)以及 Aspar 等人的美國專利 No. 6，946，365 (2005年9月20日授權)中詳細描述了這種方法。簡而言之，可以在半導體材料層111中注入多個離子(例如氫、氦或惰性氣體離子的一種或多種)。在本發明的一些實施例中，可以在將半導體材料層111鍵合到半導體結構200之前在半導體材料層111中注入多個離子。例如，可以如圖3所示，在鍵合之前從位于半導體材料層111的靠近表面105那一側的離子源(未顯示)將離子注入到半導體材料層111 中。可以沿基本垂直于半導體材料層111的方向注入離子。現有技術中已知的是，離子在半導體材料層111中注入的深度至少部分為將離子注入到半導體材料層111中所使用的能量的函數。通常，使用較小的能量注入的離子將被注入到相對較淺的深度，而使用較高能量注入的離子將會被注入到相對較深的深度。可以使用被選擇為將離子注入到半導體材料層111內的所需深度的預定能量將離子注入到半導體材料層111中。可以在將半導體材料層111鍵合到第一半導體結構100之前或之后在半導體材料層111中注入離子。作為一個特殊的非限制性示例，離子注入面117可以在距表面105某一深度處設置在半導體材料層111內，使得第二半導體結構112的平均厚度在從大約一千納米(IOOOnm)到大約100納米(IOOnm)的范圍內。本領域已知的是，必然有至少一些離子可能被注入到所需注入深度以外的深度，作為在半導體材料層111中距離半導體材料層111的暴露表面105(例如在鍵合之前)的深度的函數的離子濃度曲線圖可以呈現在所需注入深度處具有最大值的通常為鐘形(對稱或不對稱)的曲線。當在半導體材料層111中注入離子時，離子可在半導體材料層111內限定離子注入平面117(圖3中虛線所示)。離子注入平面117可包括半導體材料層111內(例如關于)與半導體結構300內的最大離子濃度的平面對齊的層或區域。離子注入平面117可以在半導體結構300內界定脆弱區，半導體結構300在后續處理中可沿該脆弱區裂開或斷裂。例如，半導體結構300可以被加熱，以使半導體結構300沿著離子注入平面117裂開或斷裂。但是，在該分裂處理過程中，半導體結構300的溫度可以被維持在大約400°C或更低， 或者甚至在大約350°C或更低，以避免損傷第一半導體結構100中的任何器件結構108。可選地，可以在半導體結構300上施加機械力，以導致或幫助半導體結構300沿離子注入平面117裂開。在另外的實施例中，可以通過將較厚材料層(例如具有大于大約100微米的平均厚度的層)鍵合到第一半導體結構100上，并且隨后從第一半導體結構100的相對側減薄較厚材料層，將第二半導體結構112設置在第一半導體結構100的作用面102的上方。例如，如圖2所示，可以在第一半導體結構100的作用面102的上方(例如在作用面102上)設置包括一種或多種鍵合材料的鍵合層110 (例如氧化物層)。如圖4所示，可以將第二半導體結構112的鍵合面114鍵合到作用面102上的鍵合層110上。在另外的實施例中，可以在第二半導體結構112的鍵合面114上設置鍵合層110，或者在第一半導體結構100的作用面102上和第二半導體結構112的鍵合面114上都設置鍵合層110。通過從第二半導體結構112的暴露主表面去除材料，可以減薄第二半導體結構112，例如，可以使用化學處理(例如濕法或干法化學蝕刻處理)和機械處理(例如磨削或研磨處理)或者通過化學機械拋光(CMP)處理來減薄第二半導體結構112。但是，可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行這種處理，以避免損傷第一半導體結構100中的任何器件結構108。在更進一步的實施例中，第二半導體結構112可以在原位形成在第一半導體結構100的作用面102的上方(例如在作用面102上)。例如，可以通過在第一半導體結構100的作用面102上沉積第二半導體結構112的材料(例如硅、多晶硅或非晶硅中的一種或多種)到所需厚度，來形成第二半導體結構112。作為非限制性示例，第二半導體結構112的平均厚度可以是大約I微米或更小、大約0. 5微米或更小或者大約0. 3微米或更小。在這樣的實施例中，可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行沉積過程，以避免損傷第一半導體結構100中的任何器件結構108。例如，可以通過使用本領域已知的等離子體增強化學氣相沉積過程來執行用于形成第二半導體結構112的低溫沉積過程。如圖5所示，可以貫通第二半導體結構112至第一半導體結構100形成與導電器件結構108結構或電性連接的至少一個貫通晶片互連116。換言之，每個貫通晶片互連116可以延伸到一個或多個器件結構108，從而在貫通晶片互連116和一個或多個器件結構108之間建立物理和電接觸。通過穿過第二半導體結構112至第一半導體結構100蝕刻孔或通孔以及隨后用一種或多種導電材料填充孔或通孔，或者通過本領域已知的任意其他方法，可以形成貫通晶片互連116。可選地，可以在低溫(例如大約400°C或更低，或者甚至大約350°C或更低)過程中在第二半導體結構112的暴露主表面上設置另一鍵合層118，例如氧化物層，形成圖5的半導體結構500。可以在形成至少一個貫通晶片互連116之前，在第二半導體結構112上方形成鍵合層118。同樣地，可以在大約400°C或更低或者甚至在350°C或更低的溫度下執行每個用于形成貫通晶片互連116的過程，包括形成孔或通孔以及用導電材料填充孔或通孔，以避免損傷器件結構108。如圖6所示，第三半導體結構120可以通過鍵合界面119鍵合到半導體結構500的作用面102'，以形成鍵合半導體結構600。可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行該鍵合過程，以避免損傷器件結構108。在一些實施例中，第三半導體 結構120可以至少基本類似于圖5所示的半導體結構500 (并且可以按照如上文關于半導體結構500所述來形成)。第三半導體結構120可以至少基本類似于半導體結構500，但是可以包括器件結構108'的不同布置。第三半導體結構120可以在第三半導體結構120的第一側具有作用面，并且在第二相反側具有后表面。第三半導體結構可以包括襯底106'和形成在襯底106'之中和/或上方的至少一個器件結構108'。第二半導體結構112可以充當第三半導體結構120和第一半導體結構100之間的中介層。如圖6所示，第三半導體結構120還可以包括如上文所述的第二半導體結構112'，該第二半導體結構112'也可充當第三半導體結構120和半導體結構500之間的中介層。第三半導體結構120可以實現與半導體結構500的至少一個貫通晶片互連116的電接觸。例如，第三半導體結構120的貫通晶片互連116'可以通過鍵合界面119鍵合到(例如結構和電耦合到)貫通晶片互連116，以形成半導體結構500。在一些實施例中，通過在貫通晶片互連116'和貫通晶片互連116中的一者或兩者上設置金屬材料(例如焊料合金)的導電凸起或導電球，并且加熱金屬材料的導電凸起或導電球以使導電凸起或導電球的金屬材料熔化和回流，之后可以冷卻并固化金屬材料以形成貫通晶片互連116'和貫通晶片互連116之間的鍵合，可以將貫通晶片互連116'鍵合到貫通晶片互連116。在這樣的實施例中，金屬材料的導電凸起或導電球的金屬材料可以具有低于大約400°C或者甚至低于大約350°C的熔點，以允許在這種相對較低的溫度下執行鍵合過程，從而避免損傷器件結構108、108'。在另外的實施例中，貫通晶片互連116'可以在直接金屬與金屬鍵合過程中直接鍵合到貫通晶片互連116上，而不需要在它們之間提供任何粘結劑或鍵合材料。例如，這種直接鍵合過程可以包括熱壓縮直接鍵合過程、超低溫直接鍵合過程以及表面輔助直接鍵合過程中的任意一種，這些過程已在上文中進行定義。在一些實施例中，可以使用鍵合層118，例如氧化物層或其他鍵合材料，將第三半導體結構120鍵合到半導體結構500上。同樣地，可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行這種鍵合過程，以避免損傷器件結構108、108'。在一個實施例中，半導體結構500可以與另一襯底122 (例如電路板)電接觸地放置，如圖7所示。半導體結構500可以具有將半導體結構500連接到襯底122的導電凸起123。導電凸起123可以由金、銅、銀或其他導電金屬制成，并且可通過將材料沉積到貫通晶片互連116上、通過將材料沉積到襯底122上或者通過本領域已知的任意其他方法來形成。在這樣的實施例中，第二半導體結構112還充當第一半導體結構100和襯底122之間的中介層。在被顯示為圖8中的半導體結構800的另一實施例中，可以在第二半導體結構112中形成至少一個熱管理結構124。通過在第二半導體結構112中蝕刻孔或通孔以及隨后用一種或多種導電材料填充孔或通孔，或者通過本領域已知的任意其他方法，可以形成熱管理結構124。熱管理結構124可以延伸到第一半導體結構100或者其中，如圖8所示。
圖9顯示了類似于半導體結構800的半導體結構900的另一實施例，但是在半導體結構900中，熱管理結構124完全設置在第二半導體結構112內。在半導體結構800和900中，熱管理結構124可以包括由相對導熱的材料(例如與任何器件結構108電氣隔離的金屬)形成的至少一個“虛設(dummy) ”焊盤或結構。圖10用于顯示與上文所述的方法類似的方法，其用于將第三半導體結構120貼附到圖8的半導體結構800 (或者圖9的半導體結構900)上以形成圖10所示的最終的半導體結構1000。第三半導體120可以本身包括鍵合到第三半導體結構120的作用面上的第四半導體結構112'。至少一個貫通晶片互連116可以通過第二半導體結構112和第四半導體結構112'將半導體結構500連接到第三半導體結構120。通過平衡縱向熱阻與橫向熱擴散，熱管理結構124可以用于改善系統的熱管理。通過改變熱管理結構124的尺寸、數量、成分、布置、形狀或深度，可以將包括其中具有熱管理結構124的第二半導體結構112的中介層所呈現的熱膨脹系數調整到期望值。例如，中介層的熱膨脹系數可以被調整到至少基本匹配中介層所貼附到的第一半導體結構100的熱膨脹系數，或者被調整到至少基本匹配半導體結構800或900可以貼附到的另一結構(例如圖10的第三半導體結構120)的熱膨脹系數。熱管理結構124可以由一種或多種金屬(例如銅、鎢、鋁或基于一種或多種這樣的金屬的合金)或相對導熱的任意其他材料形成。也可以改變貫通晶片互連116的尺寸、數量、成分、布置、形狀或深度，以使中介層呈現期望的熱膨脹系數。在一些實施例中，中介層(其中具有熱管理結構124的第二半導體結構112)的熱膨脹系數與第一半導體結構100的熱膨脹系數之比可以在大約0. 67到大約1.5的范圍內、大約0.9到大約I. I的范圍內，或者該比值可以是大約1.0。也就是說，中介層的熱膨脹系數可以至少基本等于第一半導體結構100的熱膨脹系數。在本發明的一些實施例中，可以從半導體結構的相反側形成兩組貫通晶片互連。也就是說，可以如上文所述通過作用面形成一組貫通晶片互連，并且通過后表面形成另一組貫通晶片互連。貫通晶片互連可以在半導體結構內彼此連接，并且可以將電信號通過半導體結構傳遞到其他器件結構。例如，圖11所示的半導體結構1100可以在半導體結構1100的第一側具有作用面202，并且在半導體結構1100的第二相反側具有后表面204。半導體結構1100可以具有形成在襯底206之中和/或上方的至少一個器件結構208。襯底206可以包括半導體210和絕緣體212。襯底206可以進一步包括一個或多個附加層214，例如半導體材料附加層。半導體210可以包括例如一種或多種半導體材料層，例如硅(Si)、鍺(Ge)、III-V半導體材料等等。此外，襯底206可以包括單晶半導體材料或者半導體材料外延層。絕緣體212可以包括一層或多層介電材料，例如氧化物(例如二氧化硅(SiO2)或氧化鋁(Al2O3))、氮化物(例如氮化硅(Si3N4)或氮化硼(BN))等等。可以通過半導體結構1100形成至少一個第一貫通晶片互連216，以形成如圖12所示的半導體結構1200。可以從作用面202部分通過襯底206形成與至少一個器件結構208相連接的至少一個第一貫通晶片互連216。換言之，每個第一貫通晶片互連216可以延伸到一個或多個器件結構208，從而在第一貫通晶片互連216和一個或多個器件結構208之間建立物理和電接觸。通過貫穿半導體結構1100蝕刻孔或通孔以及隨后用一種或多種導電材料填充孔或通孔，或者通過本領域已知的任意其他方法，可以形成第一貫通晶片互連216。如上文所述，可以在大約400°C或更低的溫度或者甚至在大約350°C或更低的溫度下
執行這種過程。可以可選地在半導體結構1200的作用面上添加一個或多個附加層217，如圖13所示。所述一個或多個附加層217可以包括附加鍵合層。可以使用附加鍵合層來使半導體結構1200的作用面202平坦化，以便有助于將半導體結構1200鍵合到載體襯底220上。當添加附加層217時，最后添加的層包括作用面202。作用面202可以鍵合到載體襯底220的鍵合面218上，以形成圖13的半導體結構1300。使用提供結構支撐的載體襯底220，可以使用例如化學機械拋光(CMP)處理或者本領域已知的任意其他方法通過從其上去除材料來減薄半導體結構1300的襯底206。如上文所述，可以在大約400°C或更低的溫度或者甚至在大約350°C或更低的溫度下執行這種過程。如圖14和圖15所示，可以通過減薄的襯底206的一部分形成至少一個第二貫通晶片互連222。第二貫通晶片互連222可以定位和定向成在第二貫通晶片互連222和第一貫通晶片互連216之間建立物理和電接觸。因此，通過第一晶片互連216在器件結構208和第二貫通晶片互連222之間建立電連接。第二貫通晶片互連222可以具有與第一貫通晶片互連216不同的橫截面尺寸和/或形狀。例如，第二貫通晶片互連222的橫截面尺寸可以小于第一貫通晶片互連216的橫截面尺寸，如圖14的半導體結構1400所示。在另外的實施例中，第二貫通晶片互連222的橫截面尺寸可以大于第一貫通晶片互連216的橫截面尺寸，如圖15的半導體結構1500所示。在另一些實施例中，第二貫通晶片互連222可以具有與第一貫通晶片互連216相同的橫截面尺寸。通過改變第一貫通晶片互連216、第二貫通晶片互連222或者第一貫通晶片互連216和第二貫通晶片互連222兩者的尺寸、數量、成分、布置和/或深度可以將半導體結構1400和1500的熱膨脹系數調整到期望值。與在一個單一步驟中完全通過(圖11的)半導體結構1100的襯底206形成貫通晶片互連相比，與第一貫通晶片互連216分開地形成第二貫通晶片互連222可以得到更高的成品率。通過降低蝕刻過程的縱橫比(AR)，并且由于可以完全通過單一均質材料形成第二貫通晶片互連222，與第一貫通晶片互連分開地形成第二貫通晶片互連222可以提高成品率。可以使用上文所述的方法在大約400°C或更低的溫度或者甚至在大約350°C或更低的溫度下形成第二貫通晶片互連222。在一些實施例中，可以在半導體結構內的不同深度形成第一貫通晶片互連216。也就是說，可以通過比上文所述的更多層或更少層的材料形成第一貫通晶片互連216。然后可以形成第二貫通晶片互連222，使得其接觸第一貫通晶片互連216并且實現電接觸。例如，如圖16所示，半導體結構1600可以在半導體結構1600的第一側具有作用面202，并且在半導體結構1600的第二相反側具有后表面204。半導體結構1600可以具有形成在襯底206之中和/或上方的至少一個器件結構208。襯底206可以包括半導體210和絕緣體212。襯底206可以進一步包括一個或多個附加層214，例如附加半導體材料層。半導體210可以包括例如一種或多種半導體材料層，例如硅(Si)、鍺(Ge)、III-V半導體材料等等。此外，襯底206可以包括單晶半導體材料或者半導體材料外延層。絕緣體212可以包括一層或多層介電材料，例如氧化物(例如二氧化硅(SiO2)或氧化鋁(Al2O3))、氮化物(例如氮化硅(Si3N4)或氮化硼(BN))等等。可以從作用面202通過半導體結構1600、通過半導體210并且至少部分通過絕緣 體212形成第一貫通晶片互連216。可以如上文所述來形成第一貫通晶片互連216，其可以延伸通過或者延伸到一個或多個器件結構208。可以可選地在半導體結構1600的作用面202上添加一個或多個附加層217 (例如附加鍵合層)，以形成如圖17所示的半導體結構1700。當添加附加層217時，最后添加的層包括作用面202。作用面202可以鍵合到載體襯底220的鍵合面218上，以形成半導體結構1700。使用提供結構支撐的載體襯底220，可以使用例如化學機械拋光或者本領域已知的任意其他方法通過從其上去除材料來減薄半導體結構1700的襯底206。之后可以通過一個或多個附加層214和絕緣體212形成至少一個第二貫通晶片互連222，以形成圖18和19所顯示的半導體結構1800和1900。第二貫通晶片互連222可以具有橫截面尺寸和形狀至少其中之一與第一貫通晶片互連216的橫截面不同的橫截面。例如，第二貫通晶片互連222的橫截面可以小于第一貫通晶片互連216的橫截面，如圖18所示的半導體結構1800那樣，或者大于第一貫通晶片互連216的橫截面，如圖19所示的半導體結構1900那樣。在另外的實施例中，第二貫通晶片互連222可以具有尺寸和形狀與第一貫通晶片互連216的橫截面相同的橫截面形狀。通過改變第一貫通晶片互連216、第二貫通晶片互連222或兩者的尺寸、數量、成分、布置、形狀或深度可以將半導體結構1800和1900的熱膨脹系數調整到期望值。可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下形成第一貫通晶片互連216和第二貫通晶片互連222，以避免損傷器件結構208，如上文所述。圖20顯示了圖18的半導體結構1800的一部分的放大圖，圖21顯示了圖20在圖中所顯示的虛線圓內的部分的放大圖。如圖21所示，在一些實施例中，可以在半導體210和絕緣體212之間設置蝕刻停止層224，以便如下文所述輔助形成第一貫通晶片互連216和第二貫通晶片互連222。可以以與上文參考圖12所描述的方式類似的方式形成第一貫通晶片互連216。但是，在下文所描述的實施例中，蝕刻停止層224的加入可以有助于貫通晶片互連制造。例如，可以在作用面202上涂覆圖案化掩模層(未顯示)，以保護某些區域不被蝕刻。然后可以使用濕法化學蝕刻處理、干法反應離子蝕刻處理或者本領域已知的任意其他蝕刻處理使通過圖案化掩模層露出的結構經受選擇性蝕刻劑。可以選擇性地將結構蝕刻到蝕刻停止層224，在其中形成孔或通孔。換言之，蝕刻處理將通過半導體結構1800進行蝕刻，并且選擇性地停止在蝕刻停止層224。蝕刻停止層224可以包括一層不被蝕刻或者以基本上低于周圍材料的速度被蝕刻的材料。作為非限制性示例，蝕刻停止層224可以包括一層氮化物材料，例如氮化硅((Si3N4)15蝕刻停止層224可以位于襯底206的層之間，這種情況下使用該結構可以蝕刻一層或多層。一旦在結構中孔或通孔已被蝕刻到蝕刻停止層224，就可以用一種或多種導電材料填充孔或通孔，以形成第一貫通晶片互連216。可以以類似的方式形成第二貫通晶片互連222。首先，可以在后表面204上涂覆圖案化掩模層(未顯示)，以保護某些區域不被蝕刻 。然后可以使用濕法化學蝕刻處理、干法反應離子蝕刻處理或者本領域已知的任意其他蝕刻處理使通過圖案化掩模層露出的襯底206承受選擇性蝕刻劑。可以將襯底206選擇性地蝕刻到蝕刻停止層224。蝕刻處理將通過半導體結構進行蝕刻，并且選擇性地停止在蝕刻停止層224。為了連接第二貫通晶片互連與第一貫通晶片互連，可以去除通孔或孔內露出的蝕刻停止層224的材料。如上文所述，蝕刻停止層224可以由基本不受用于通過結構和襯底206形成孔或通孔的蝕刻劑侵蝕的材料制成。換言之，所選擇的蝕刻處理通過蝕刻停止層的蝕刻速度可以基本上低于通過結構和襯底206的蝕刻速度。為了去除蝕刻停止層224并且允許通過晶片互連216和222的電連接，可以選擇不同的蝕刻處理或化學處理。該不同的蝕刻處理可以以基本上高于用于通過結構和襯底206形成孔或通孔的蝕刻處理的蝕刻速度的速度去除蝕刻停止層224。該不同的蝕刻處理可能對蝕刻結構和襯底206的其他材料不起作用。在圖21中，器件結構208的示例被顯示為包括源區230、柵極電極231和漏區232的晶體管208'。這些特征僅為示例性的，并不用于限制半導體結構1800中的器件結構208的類型。可以靠近(例如圍繞)第一貫通晶片互連216設置至少一個淺溝道隔離結構226。淺溝道隔離結構226可以將貫通晶片互連216和222與至少一個器件結構208隔離，并且將另外的器件結構(未顯示)與器件結構208'隔離。在一些實施例中，第二貫通晶片互連222的至少一部分可以橫向延伸并且與半導體210的一部分重疊，第二貫通晶片互連222可以橫向超過淺溝道隔離結構226的外周邊界延伸，如圖21所示。在一些實施例中，淺溝道隔離結構226可以比第二貫通晶片互連222的寬度寬。例如，在圖22中，第二貫通晶片互連222的橫向截面可以比淺溝道隔離結構226的橫向截面窄，因此可以不與形成第一貫通晶片互連216之后余下的半導體210和淺溝道隔離結構226重疊。在另一些實施例中，如圖23所示，第二貫通晶片互連222的橫向截面可以比第一貫通晶片互連216的橫向截面窄。換言之，第二貫通晶片互連222的橫截面面積可以小于第一貫通晶片互連216的橫截面面積。因此，蝕刻停止層224在形成第二貫通晶片互連222之后余下的部分可以與第一貫通晶片互連216的一部分重疊，如圖23所示。在其他實施例中，半導體結構可以具有不同數量的材料層。例如，與圖20所示的半導體結構1800的襯底206相比，如圖24所示的半導體結構2400的襯底沒有附加層214。不過，可以以至少基本類似的方式形成貫通晶片互連216和222。可以形成沒有附加層214的半導體結構2400，或者可以在形成至少一個第二貫通晶片互連222之前完全去除附加層214。不具有附加層214的一個優點是可以通過單一均質材料而不是通過兩個或多個不同的層執行蝕刻過程。蝕刻劑通過不同材料可以具有不同的蝕刻速度。因此，通過均質材料蝕刻可以比通過不同材料蝕刻更加一致。如參考圖21所描述的，第二貫通晶片互連222可以橫向超出淺溝道隔離結構226的橫向外周延伸，如圖25所示。在其他實施例中，第二貫通晶片互連222可以不橫向超出淺溝道隔離結構226的橫向外周延伸，但是可以比第一貫通晶片互連216更寬，如圖26所示。第二貫通晶片互連222也可以具有比第一貫通晶片互連216小的橫截面面積,如圖27所示。本發明的一些實施例也可以具有在襯底206中形成的至少一個熱管理結構234。圖28和29顯示了具有僅在襯底206中形成的熱管理結構234的半導體結構2800和2900。可以以與如上文所述的形成貫通晶片互連類似的方式形成熱管理結構。例如，可以在襯底206上涂覆圖案化掩模層(未顯示)，以保護某些區域不被蝕刻。之后通過圖案化掩模層露出的結構可以經受蝕刻劑。可以用材料填充所得到的孔，以形成熱管理結構234。形成熱管理結構的材料不需要導電，盡管其可以是導電的。材料可以被選擇成具有期望的傳熱特性(例如使得整個半導體結構具有期望的熱膨脹系數的特性)。也可以跨越兩個或更多個層形成熱管理結構234，例如跨越襯底206和絕緣體 212，如圖30和31的半導體結構3000和3100所示。無論如何布置，熱管理結構234可以包括與器件結構208電氣隔離的至少一個虛設金屬焊盤。電氣隔離可以是由于熱管理結構234和器件結構208之間物理屏障而引起的，或者可以是熱管理結構234的材料的低導電性的結果。通過平衡縱向熱阻與橫向熱擴散，熱管理結構234可以改善系統的熱管理。通過改變熱管理結構234的尺寸、數量、成分、布置、形狀或深度，可以將熱膨脹系數調整到期望值。該期望熱膨脹系數可以被選擇為匹配后續半導體結構2800、2900、3000和3100可鍵合 到其上的另一半導體結構的熱膨脹系數。熱管理結構234可以由一種或多種金屬(例如銅、鎢、鋁、錫、銀或基于一種或多種這樣的金屬的合金)或與襯底206相比相對更加導熱的任意其他材料形成。可以代替或者結合第一貫通晶片互連216和第二貫通晶片互連222的尺寸、數量、成分、布置、形狀或深度的變化，使用熱管理結構234的變化來獲得期望的熱膨脹系數。在一些實施例中，可以在襯底206上方形成一個或多個導電互連層236,以改變電接觸的位置。例如，在圖32和圖33中，每個半導體結構3200和3300可以在半導體結構1500和1400的襯底206頂上分別具有多個導電互連層236。一個導電互連層236可以具有與第二貫通晶片互連222接觸的導電材料。每個導電互連層236可以具有與另一導電互連層236接觸的導電材料。導電互連層236可以在半導體結構200的表面上的不同點之間共同提供到器件結構208的電連接。可以通過本領域已知的任意方法來形成導電互連層236。例如，可以在襯底206上沉積一個或多個附加介電層。可以在附加介電層上涂覆圖案化掩模層，以保護某些區域不被蝕刻。然后可以使用濕法化學蝕刻處理、干法反應離子蝕刻處理或者本領域已知的任意其他蝕刻處理使附加介電層通過圖案化掩模層承受選擇性蝕刻劑。然后可以用一種或多種導電材料填充所形成的孔或空隙(通常被稱為通孔)，以形成導電互連層236。導電金屬互連層236可以用于改變電接觸，以匹配另一半導體結構上的接觸。使用導電互連層可以免去使用分隔的中介層的需要。通過限制所需要的不同部分的數量以及通過限制熱失配的問題，避免使用分隔的中介層可以降低制造和維護成本。導電互連層236可以具有被調整與半導體結構1500和1400或者半導體結構3200和3300可貼附到其上的其他半導體結構的熱膨脹系數相匹配的熱膨脹系數。可以將上文所描述的多種方法合并為單一半導體結構。例如，圖34顯示了半導體結構3400，其具有如圖8所示通過作用面形成的貫通晶片互連316以及與之組合的如圖32所示在通過作用面和后表面的階段形成的貫通晶片互連316'。任一貫通晶片互連316可以連接到器件結構308，可以代替分隔的中介層，并且可以對半導體結構3400的期望熱膨脹系數做出貢獻。如上文參考上述實施例所描述的 ，半導體結構3400可以具有后表面304，并且可以包括形成在襯底306之中和/或上方的至少一個器件結構308。可以通過后表面304形成與器件結構308連接的至少一個貫通晶片互連316。半導體結構3400可以包括半導體310和絕緣體312。此外，可以通過半導體310和絕緣體312形成貫通晶片互連316。可以在襯底306上形成一個或多個導電互連層336，其可以連接到貫通晶片互連316。可以存在形成在半導體結構3400內的至少一個熱管理結構324，以幫助獲得期望的熱膨脹系數。在圖35所顯示的另一實施例中，半導體結構3400可以與另一襯底320 (例如電路板)電接觸地放置。半導體結構3400可以具有將半導體結構3400連接到襯底320的導電凸起344。可以通過本領域已知的任意方法形成導電凸起344，例如沉積一種或多種金屬。附加半導體結構346可以在襯底320相反側與半導體結構3400電接觸地放置。可以存在將半導體結構300連接到附加半導體結構346的金屬鍵合點348。可以通過沉積和回流導電凸起或導電球來形成這些金屬鍵合點348，如上文所述。在這些方法中，可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行鍵合過程，以避免對器件結構造成熱損傷。在另外的實施例中，可以使用直接金屬與金屬鍵合過程形成金屬鍵合點，而不需要使用任何中間粘結劑或其他鍵合材料。例如，這種直接鍵合過程可以包括熱壓縮直接鍵合過程、超低溫直接鍵合過程以及表面輔助直接鍵合過程中的任意一種，這些過程已在上文中進行定義。在一些實施例中，可以形成具有比最終產品中所需要的更厚的層的半導體結構。這樣做可以避免與處理非常薄的晶片有關的問題。后續可以在形成貫通晶片互連和其他特征之后減薄半導體結構。例如，本發明的實施例可以利用(圖11的)半導體結構1100。可以形成具有比最終產品中所需要的更厚的層的半導體結構1100(特別是襯底206)的厚度。例如，絕緣體層212可以具有至少大約100 u m、至少大約300 U m或者至少大約500 u m的厚度。通過增加絕緣體212的層厚，可以避免處理非常薄的半導體結構的問題，并且可以更好地控制縱橫比蝕刻(aspect ratio etching)。本發明還可以包括形成圖36所示的半導體結構3600，其在半導體結構3600的第一側具有作用面402，并且在半導體結構3600的第二相反側具有后表面404，并且在襯底406上面和/或上方包括至少一個器件結構408。襯底406可以包括與(圖11的)襯底206類似的結構，即包括半導體410、絕緣體412和一個或多個附加層414，例如半導體材料附加層。在一些實施例中，襯底406還可以包括一個或多個附加絕緣體層415以及一個或多個附加半導體層416。層410、414和416可以包括一種或多種半導體材料,例如娃(Si)、鍺(Ge)、III-V半導體材料等等。此外，襯底406可以包括單晶半導體材料或者半導體材料外延層。絕緣體層412和415可以包括一層或多層介電材料，例如氧化物(例如二氧化硅(SiO2)或氧化鋁(Al2O3))、氮化物(例如氮化硅(Si3N4)或氮化硼(BN))等等。如上文參考圖5所述，通過上文所述的蝕刻或者通過本領域已知的任意其他方法,可以從作用面402通過半導體層410、絕緣體層412和一個或多個附加414襯底406通過半導體結構3600形成至少一個貫通晶片互連416。貫通晶片互連416可以連接到器件結構408。通過半導體層和絕緣體層，可以避免處理非常薄的半導體結構的問題，并且可以更好地控制縱橫比蝕刻。例如，通過選擇蝕刻處理和化學處理，可以優選地在一個或多個絕緣體層上方蝕刻一個或多個半導體層。換言之，可以利用一個或多個絕緣體層作為蝕刻停止層，以幫助形成貫通晶片互連416。可以通過多個半導體層410和414并且通過絕緣體層412形成貫通晶片互連416，如圖36所示。在另一實施例中，可以通過單一半導體層410形成貫通晶片互連416，其停止在絕緣體層412，如圖37中的半導體結構3700所示。半導體結構3700的作用面402可 以鍵合到載體襯底422上，如圖38所示。可以使用化學機械拋光處理或者本領域已知的任意其他方法通過從其上去除材料來減薄半導體結構3700。在某些實施例中，可以去除整個半導體層416和整個絕緣體415，如圖38中的半導體結構3800所示。減薄半導體結構400可以留下露出的貫通晶片互連416，如圖39的半導體結構3900所示。在這樣的實施例中，其他半導體結構(未顯示)可以電連接到露出的貫通晶片互連420。在上文所述的方法中，各個制造過程的每一個作為其一部分可以在大約400°C或更低或者甚至在大約350°C或更低的溫度下執行，以避免對之前在正在經受處理的半導體結構中制造的器件結構造成熱損傷。換言之，在上文所述的方法中，各個制造過程的每一個作為其一部分可以被執行，而不需要將半導體結構暴露到大約400°C以上的溫度或者甚至大約350°C以上的溫度，從而避免對之前在正在經受處理的半導體結構中制造的器件結構造成熱損傷。
權利要求
1.一種形成鍵合半導體結構的方法，包括 提供包括至少一個器件結構的第一半導體結構； 在低于大約400°C的溫度下將第二半導體結構鍵合到所述第一半導體結構； 通過所述第二半導體結構進入所述第一半導體結構并且達到所述至少一個器件結構形成至少一個貫通晶片互連；以及 在所述第二半導體結構與所述第一半導體結構的相反的那一側將所述第二半導體結構鍵合到第三半導體結構。
2.根據權利要求I所述的形成鍵合半導體結構的方法，其中將所述第二半導體結構鍵合到所述第一半導體結構包括 將相對較厚的半導體結構鍵合到所述第一半導體結構上；以及 減薄所述相對較厚的半導體結構，以形成所述第二半導體結構，所述第二半導體結構包括相對較厚的半導體結構余下的鍵合到所述第一半導體結構上的相對較薄的部分。
3.根據權利要求I所述的形成鍵合半導體結構的方法，進一步包括將所述第二半導體結構選擇為至少基本包含硅。
4.根據權利要求3所述的形成鍵合半導體結構的方法，進一步包括將所述第二半導體結構選擇為至少基本包含單晶硅。
5.根據權利要求I所述的形成鍵合半導體結構的方法，進一步包括在低于大約400°C的溫度下通過所述第二半導體結構進入所述第一半導體結構并且達到所述至少一個器件結構形成所述至少一個貫通晶片互連。
6.根據權利要求I所述的形成鍵合半導體結構的方法，進一步包括在所述第二半導體結構中形成至少一個熱管理結構。
7.根據權利要求6所述的形成鍵合半導體結構的方法，其中形成至少一個熱管理結構包括在所述第一半導體結構中形成與所述至少一個器件結構電氣隔離的至少一個虛設金屬焊盤。
8.根據權利要求6所述的形成鍵合半導體結構的方法，進一步包括通過改變所述至少一個熱管理結構的尺寸、數量、成分、位置和形狀的至少其中之一來調整所述第二半導體結構的熱膨脹系數。
9.根據權利要求8所述的形成鍵合半導體結構的方法，進一步包括調整所述第二半導體結構的熱膨脹系數，使得所述第二半導體結構的熱膨脹系數與所述第一半導體結構的熱膨脹系數之比介于0. 67和I. 5之間。
10.根據權利要求I所述的形成鍵合半導體結構的方法，進一步包括在將所述第二半導體結構鍵合到所述第一半導體結構上之后以及在將所述第二半導體結構鍵合到所述第三半導體結構之前，在所述第二半導體結構上形成附加器件結構。
11.一種鍵合半導體結構，包括 包括至少一個器件結構的第一半導體結構； 鍵合到所述第一半導體結構上的第二半導體結構，所述第二半導體結構包括斷裂的相對較厚的半導體結構的一部分；以及 至少一個貫通晶片互連，其延伸通過所述第二半導體結構、至少部分通過所述第一半導體結構并且達到所述至少一個器件結構。
12.根據權利要求11所述的鍵合半導體結構，進一步包括在所述第二半導體結構中的至少一個熱管理結構。
13.根據權利要求11所述的鍵合半導體結構，進一步包括在所述第二半導體結構與所述第一半導體結構的相反的那一側鍵合到所述第二半導體結構的第三半導體結構。
14.根據權利要求11所述的鍵合半導體結構，其中所述第二半導體結構具有至少基本等于所述第一半導體結構的熱膨脹系數的熱膨脹系數。
15.根據權利要求11所述的鍵合半導體結構，其中所述第二半導體結構至少基本包含硅。
16.根據權利要求15所述的鍵合半導體結構，其中所述第二半導體結構至少基本包含單晶娃。
全文摘要
一種形成鍵合半導體結構的方法和用該方法形成的半導體結構，形成鍵合半導體結構的方法包括提供包括器件結構的第一半導體結構；在低于大約400℃的溫度下將第二半導體結構鍵合到第一半導體結構；通過第二半導體結構進入第一半導體結構形成貫通晶片互連；以及在與第一半導體結構的相反側將第三半導體結構鍵合到第二半導體結構。在另外的實施例中，提供第一半導體結構。將離子注入到第二半導體結構中。第二半導體結構仍然鍵合到第一半導體結構。使第二半導體結構沿離子注入平面斷裂，至少部分通過第一和第二半導體結構形成貫通晶片互連，在與第一半導體結構相反側將第三半導體結構鍵合到第二半導體結構。鍵合半導體結構是使用這種方法形成的。
文檔編號H01L25/065GK102738025SQ201210090879
公開日2012年10月17日 申請日期2012年3月30日 優先權日2011年3月31日
發明者M·佐高 申請人:Soitec公司