功率晶體管組件的制作方法

專利名稱：功率晶體管組件的制作方法
技術領域：
本發明涉及一種功率晶體管組件的制作方法。
背景技術：
在功率晶體管組件中，漏極與源極間導通電阻RDS(on)的大小與組件的功率消耗成正比，因此降低導通電阻RDS(on)的大小可減少功率晶體管組件所消耗的功率。于導通電阻RDS(on)中，用于耐壓的外延層所造成的電阻值所占的比例為最高。雖然增加外延層中導電物質的摻雜濃度可降低外延層的電阻值，但外延層的作用是用于承受高電壓。若增加摻雜濃度會降低外延層的崩潰電壓，因而降低功率晶體管組件的耐壓能力。為了維持或提升功率晶體管組件的耐壓能力，并降低外延層的電阻值，目前已發展出一種具有超級結(super junction)結構的功率晶體管組件，以兼具高耐壓能力以及低導通電阻。習知制作功率晶體管組件的方法是在N型基底上形成一 N型外延層，然后利用蝕刻制程于N型外延層中形成多個深溝槽。接著，在深溝槽中填入摻雜物來源層，并利用高溫擴散的方法將摻雜物來源層中的P型摻雜物擴散至N型外延層中，以形成P型摻雜區，且N型外延層與P型摻雜區構成垂直基底的PN接面，即超級結結構。然而，P型摻雜區是利用擴散方式所形成，因此其摻雜濃度是隨著越接近深溝槽的側壁而越高。借此，P型摻雜區的表面摻雜濃度容易過高，使超級結結構中的電洞濃度與電子濃度分布不均勻，導致超級結結構的耐壓能力不佳。有鑒于此，降低P型摻雜區的表面摻雜濃度，以解決超級結結構中的電洞濃度與電子濃度分布不均勻的問題實為業界努力的目標。

發明內容
本發明的主要目的在提供`一種降低擴散摻雜區的表面摻雜濃度的方法、超級結結構的制作方法以及功率晶體管組件的制作方法，以解決超級結結構中的電洞濃度與電子濃度分布不均勻的問題。為達上述的目的，本發明提供一種超級結結構的制作方法。首先，提供一半導體基底，具有一第一導電類型。接著，在半導體基底中形成至少一溝槽。然后，在溝槽的兩側的半導體基底中分別形成兩擴散摻雜區，其中各擴散摻雜區鄰近溝槽的側壁的摻雜濃度大于各擴散摻雜區遠離溝槽的側壁的摻雜濃度，且各擴散摻雜區具有不同于第一導電類型的一第二導電類型。隨后，進行一熱氧化制程，在溝槽的側壁以及底部形成一氧化層，其中與溝槽的側壁相接觸的各擴散摻雜區的一部分與氧反應為氧化層的一部分。然后，移除氧化層。為達上述的目的，本發明提供一種功率晶體管組件的制作方法。首先，提供一半導體基底，具有一第一導電類型。接著，在半導體基底中形成至少一溝槽。然后，在溝槽的兩側的半導體基底中分別形成兩擴散摻雜區，其中各擴散摻雜區鄰近溝槽側壁的摻雜濃度大于各擴散摻雜區遠離溝槽側壁的摻雜濃度，且各擴散摻雜區具有不同于第一導電類型的一第二導電類型。隨后，進行一熱氧化制程，在溝槽的側壁以及底部形成一氧化層，其中與溝槽的側壁相接觸的各擴散摻雜區的一部分與氧反應為氧化層的一部分。然后，移除氧化層。接著，在溝槽中形成一絕緣層。之后，在溝槽的至少一側的半導體基底上形成一柵極結構。隨后，在柵極結構的兩側的半導體基底中分別形成兩基體摻雜區，且各基體摻雜區分別與各擴散摻雜區相接觸，其中基體摻雜區具有第二導電類型。接著，于各基體摻雜區中分別形成一源極摻雜區。為達上述的目的，本發明提供一種降低擴散摻雜區的表面摻雜濃度的方法。首先，提供一半導體基底，半導體基底具有一擴散摻雜區設于其中，且擴散摻雜區與半導體基底的一表面相接觸，其中擴散摻雜區鄰近表面的摻雜濃度大于擴散摻雜區遠離表面的摻雜濃度。然后，進行一熱氧化制程，在半導體基底的表面形成一氧化層，其中與表面相接觸的擴散摻雜區的一部分與氧反應為氧化層的一部分。接著，移除氧化層。本發明利用熱氧化制程,使具有較高濃度的各擴散摻雜區與氧反應而成為氧化層，借此后續進行將氧化層移除的步驟會將具有較高濃度的擴散摻雜區的一部分移除，因此所留下的各擴散摻雜區的表面摻雜濃度可有效地被降低，以均勻化超級結結構中的電洞濃度與電子濃度，進而提升超級結結構的耐壓能力。


圖1到圖3為本發明一優選實施例的降低擴散摻雜區的表面摻雜濃度的方法示意圖。圖4到圖13為本發明一優選實施例的功率晶體管組件的制作方法示意圖。圖14與圖15為本發明另一優選實施例的超級結結構的制作方法。其中，附圖標記說明如下:10半導體基底IOa上表面12擴散摻雜區14氧化層100功率晶體管組件 102半導體基底102a基材102b外延層104墊層106硬掩模層108 開口110 溝槽112摻雜物來源層 114擴散摻雜區116氧化層118絕緣層120柵極絕緣層122柵極導電層124柵極結構126基體摻雜區128源極摻雜區130介電層130a接觸洞132接觸摻雜區134阻障層136源極金屬層138漏極金屬層 W1第一寬度W2第二寬度
具體實施例方式
請參考圖1到圖3，圖1到圖3為本發明一優選實施例的降低擴散摻雜區的表面摻雜濃度的方法示意圖。如圖1所示，首先，提供一半導體基底10，例如硅晶圓。半導體基底10具有一擴散摻雜區12設于其中，且擴散摻雜區12與半導體基底10的一上表面IOa相接觸。并且，擴散摻雜區12鄰近上表面IOa的摻雜濃度大于擴散摻雜區12遠離上表面IOa的摻雜濃度。如圖2所示，隨后，進行一熱氧化制程，于半導體基底10的上表面IOa形成一氧化層14。并且，與上表面IOa相接觸的擴散摻雜區12的一部分會與氧反應為氧化層14的一部分，也就是鄰近上表面IOa且具有較高濃度的擴散摻雜區12的一部分會因與氧反應而成為氧化層14。如圖3所示，接著，移除氧化層14，也就是移除具有較高濃度且與氧反應而成為氧化層14的擴散摻雜區12的一部分，借此擴散摻雜區12的表面摻雜濃度可有效地被降低。于本實施例中，擴散摻雜區12的導電類型與半導體基底10的導電類型可為N型或P型，且可彼此相同或彼此不同。本發明進一步將上述降低擴散摻雜區的表面摻雜濃度的方法應用于功率晶體管組件的超級結結構的制作方法中，以降低超級結結構中的電洞濃度或電子濃度，進而均勻化超級結結構中的電洞濃度與電子濃度，但本發明的降低擴散摻雜區的表面摻雜濃度的方法并不限應用于此。請參考圖4到圖13，圖4到圖13為本發明一優選實施例的功率晶體管組件的制作方法示意圖，其中圖4到圖7為本發明優選實施例的超級結結構的制作方法示意圖。如圖4所示，首先，提供一半導體基底102，且半導體基底102具有一第一導電類型。接著，在半導體基底102上形成一墊層104，例如二氧化硅(SiO2),但不限于此。然后，進行一沉積制程，在墊層104上形成一硬掩模層106，例如氮化硅(Si3N4),但不限于此。接著，進行一微影暨蝕刻制程，圖案化墊層104與硬掩模層106，在墊層104與硬掩模層106中形成多個開口 108，分別貫穿墊層104與硬掩模層106并暴露出半導體基底102。然后，以硬掩模層106為掩模，進行一蝕刻制程，通過各開口 108在半導體基底102中形成多個溝槽110，此時各溝槽110具有一第一寬度W1與各開口的寬度約略相同。在本實施例中，半導體基底102可包括一基材102a,例如娃晶圓，以及一外延層102b,且外延層102b設于基材102a上。并且，各溝槽110貫穿外延層102b，并暴露出基材102a，但本發明不限于此，各溝槽110也可未貫穿外延層102b。此外，本發明的開口 108與溝槽110的數量不限為多個，也可分別僅為單一個。

如圖5所示，接著，在各溝槽110中填入一摻雜物來源層112，且摻雜物來源層112覆蓋于硬掩模層106上。其中，摻雜物來源層112包含有多個具有不同于第一導電類型的一第二導電類型的摻雜物。然后，進行一熱趨入制程，將第二導電類型的摻雜物擴散至半導體基底102中，以在各溝槽110的兩側的半導體基底102中分別形成兩擴散摻雜區114。由于各擴散摻雜區114是通過熱來擴散摻雜物而形成的，因此各擴散摻雜區114也具有第二導電類型，且各擴散摻雜區114的摻雜濃度分布會隨著越接近摻雜物來源層112而具有較高的摻雜濃度。也就是，各擴散摻雜區114鄰近各溝槽側壁的摻雜濃度大于各擴散摻雜區114遠離各溝槽側壁的摻雜濃度。在本實施例中，第一導電類型為N型，且第二導電類型為P型，但不限于此，本發明的第一導電類型與第二導電類型也可互換。并且，形成摻雜物來源層112的材料包含有硼娃玻璃(Boron silicate glass, BSG),但不限于此,本發明的摻雜物來源層112的材料可根據所欲形成的擴散摻雜區114的導電類型來決定。在本發明的共它實施例中，形成P型擴散摻雜區的方法也可利用P型離子布植制程，在N型半導體基底中植入P型離子，然后進行熱趨入制程來形成P型擴散摻雜區，但不以此為限。
如圖6所示，然后，進行另一蝕刻制程，移除摻雜物來源層112。隨后，進行一熱氧化制程，在各溝槽110的側壁以及底部形成一氧化層116。由于各P型擴散摻雜區114是通過于含硅的N型半導體基底102中摻雜P型摻雜物而形成，因此各P型擴散摻雜區114包含硅。并且，各P型擴散摻雜區114的一部分與各溝槽110的各側壁相接觸而被暴露出，因此暴露出的各P型擴散摻雜區114的一部分會與氧反應，而成為氧化層116的一部分。換句話說，鄰近各溝槽的側壁且具有較高濃度的各P型擴散摻雜區114的一部分會因與氧反應而成為氧化層116。在本實施例中，氧化層116的厚度可約略介于10埃(angstrom)與10000埃之間，但本發明不以此為限。并且，熱氧化制程所通入的一氣體可包括水氣(H2O)、氧氣(O2)、氯化氫(HCl)與水氣的混合氣體、氯化氫與氧氣的混合氣體、氮氣(N2)與水氣的混合氣體或氮氣與氧氣的混合氣體。熱氧化制程的一溫度范圍可介于800°C與1200°C之間，且其壓力范圍可約略介于600托耳(Torr)至760托耳之間。但本發明的熱氧化制程的條件并不以上述為限。如圖7所示,接著,移除氧化層116，也就是移除具有較高濃度且與氧反應而成為氧化層116的各P型擴散摻雜區114的一部分，并暴露出具有較低摻雜濃度的各P型擴散摻雜區114。至此，所形成的各P型擴散摻雜區114與N型半導體基底102分別形成一 PN接面，約略垂直N型半導體基底102，也就是本實施例的超級結結構。在本實施例中，移除氧化層116的步驟包括一濕式蝕刻制程，以移除位于硬掩模層106下方的氧化層116，但不限于此。并且，由于各P型擴散摻雜區114的一部分會被移除，因此各溝槽110在移除氧化層116的步驟之后會具有一第二寬度W2，且第二寬度W2大于各開口 108的寬度。值得注意的是，由于具有較高濃度的各P型擴散摻雜區114會與氧反應而成為氧化層116，且在移除氧化層116的步驟會被移除，因此所留下的各P型擴散摻雜區114的表面摻雜濃度可有效地被降低，以均勻化超級結結構中的電洞濃度與電子濃度，進而提升超級結結構的耐壓能力。如圖8所示，然后，進行另一沉積制程，在硬掩模層106上形成一絕緣材料層，例如:氧化硅，且絕緣材料層填滿于各溝槽110中。然后，進行一化學機械研磨(ChemicalMechanical Polishing,CMP)制程,移除位于硬掩模層106上的絕緣材料層。接著,進行另一蝕刻制程，移除位于開口 108中的絕緣材料層，以在各溝槽110中形成一絕緣層118。在本實施例中，絕緣層118的上表面約略與墊層104的上表面位于同一平面，但本發明并不限于此，絕緣層118的上表面也可介于墊層104的上表面與N型半導體基底102的上表面之間，或與N型半導體基底102的上表面位于同一平面。如圖9所示，隨后，移除硬掩模層106與墊層104，并暴露出N型半導體基底102。接著，進行另一熱氧化制程，在N型半導體基底102上形成一柵極絕緣層120。然后，于柵極絕緣層120與絕緣層118上覆蓋一導電材料層，例如多晶硅。隨后，進行另一微影暨蝕刻制程，圖案化導電材料層，以在兩相鄰溝槽110之間的N型半導體基底102上分別形成一柵極導電層122，作為功率晶體管組件的柵極，且各柵極導電層122與位于各柵極導電層122以及N型半導體基底102之間的柵極絕緣層120構成一柵極結構124。在本實施例中，柵極絕緣層120的上表面約略與絕緣層118的上表面位于同一平面，但不限于此。在本發明的其它實施例中，柵極結構也可僅為單一個，而可于其中一溝槽110的一側的N型半導體基底102上形成柵極結構124。

如圖10所示，接著，以柵極導電層122為掩模，進行一 P型離子布值制程以及另一熱趨入制程，在各柵極結構124的兩側的N型半導體基底102中分別形成兩P型基體摻雜區126，且各P型基體摻雜區126與各P型擴散摻雜區114相接觸，并與各柵極結構124部分重疊，以作為功率晶體管組件的基極。如圖11所示，然后，利用一掩模(圖未示)，進行一 N型離子布值制程以及另一熱趨入制程，在各P型基體摻雜區126中形成一 N型源極摻雜區128，分別與各柵極結構124部分重疊，以作為功率晶體管組件的源極。本發明的柵極結構124、P型基體摻雜區126以及N型源極摻雜區128并不限分別具有多個，且也可僅具有單一個，并可依據實際需求來作相對應調整。如圖12所示，接著，在柵極結構124以及絕緣層118上覆蓋一介電層130，例如氧化硅。然后，進行另一微影暨蝕刻制程，在介電層130中形成多個接觸洞130a，并移除部分柵極絕緣層120以及絕緣層118。各接觸洞130a暴露出N型源極摻雜區128與P型基體摻雜區126。接著，進行另一 P型離子布植制程與另一熱趨入制程，以在各P型基體摻雜區126中形成一 P型接觸摻雜區132。如圖13所示，然后，進行另一沉積制程，在介電層130上與接觸洞130a的側壁與底部覆蓋一阻障層134，例如鈦或氮化鈦。接著，在阻障層上形成一源極金屬層136，且源極金屬層136填滿接觸洞130a，并覆蓋于介電層130上。并且，在N型半導體基底102下形成一漏極金屬層138。至此已完成本實施例的功率晶體管組件100。在本實施例中，形成源極金屬層136與漏極金屬層138的步驟可分別包含進行等離子濺鍍或電子束沉積等制程，且源極金屬層136與漏極金屬層138可分別包括鈦、氮化鈦、鋁、鎢等金屬或金屬化合物，但不限于此。本發明的功率晶體管組件的超級結結構的制作方法并不以上述實施例為限。下文將繼續揭示本發明的其它實施例或變化形，然為了簡化說明并突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同組件，并不再對重復部分作贅述。請參考圖14與圖 15，且一并參考圖4到圖7。圖14與圖15為本發明另一優選實施例的超級結結構的制作方法。相較于上述實施例，本實施例的制作方法還在移除摻雜物來源層的步驟與形成氧化層的熱氧化制程之間依序進行填入另一摻雜物來源層的步驟、另一熱趨入制程以及移除另一摻雜物來源層的步驟至少一次，以用于調整P型擴散摻雜區的摻雜濃度，進而達到所欲的摻雜濃度。本實施例的制作方法在形成P型擴散摻雜區的步驟之前與上述實施例相同，如圖4到圖5所示。接著，如圖14所示，移除摻雜物來源層112，然后填入另一摻雜物來源層202。在本實施例中，摻雜物來源層202是與上述實施例的摻雜物來源層112相同，例如硼硅玻璃(Boron silicate glass，BSG)，且也具有多個P型摻雜物，但本發明不限于此。隨后，進行另一熱趨入制程，將P型摻雜物擴散至P型擴散摻雜區114中，以增加P型擴散摻雜區114的摻雜濃度。然后，如圖15所示，移除摻雜物來源層202。本實施例的后續步驟與上述實施例相同，如圖6與圖7所示，因此不再在此贅述。在本發明的其它實施例中，為了調整P型擴散摻雜區114的摻雜濃度，以達到所欲的摻雜濃度，也可重復進行填入另一摻雜物來源層202的步驟、另一熱趨入制程以及移除另一摻雜物來源層202的步驟多次。在本發明的其它實施例中，也可通過重復依序進行填入另一摻雜物來源層的步驟、另一熱趨入制程、移除另一摻雜物來源層的步驟、熱氧化制程以及移除氧化層的步驟多次，來達到所欲的P型擴散摻雜區的摻雜濃度，進而制作出所欲的超級結結構。綜上所述，本發明利用熱氧化制程，使鄰近各溝槽的側壁且具有較高濃度的各擴散摻雜區與氧反應而成為氧化層，借此后續進行將氧化層移除的步驟會將具有較高濃度的擴散摻雜區的一部分移除，因此所留下的各擴散摻雜區的表面摻雜濃度可有效地被降低，以均勻化超級結結構中的電洞濃度與電子濃度，進而提升超級結結構的耐壓能力。以上所述僅為本發明的優選實施例而已，并不用于限制本發明，對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。凡在本發明的精神和原則的內，所作的任何 修改、等同替換、改進等，均應包含在本發明的保護范圍的內。
權利要求
1.一種超級結結構的制作方法，其特征在于，包括: 提供一半導體基底，具有一第一導電類型； 于所述半導體基底中形成至少一溝槽； 在所述溝槽兩側的所述半導體基底中分別形成兩擴散摻雜區，其中各所述擴散摻雜區鄰近所述溝槽側壁的摻雜濃度大于各所述擴散摻雜區遠離所述溝槽側壁的摻雜濃度，且各所述擴散摻雜區具有不同于所述第一導電類型的一第二導電類型； 進行一熱氧化制程，在所述溝槽的側壁形成一氧化層，其中與所述溝槽的側壁相接觸的各所述擴散摻雜區的一部分與氧反應為所述氧化層的一部分；以及 移除所述氧化層。
2.如權利要求1的超級結結構的制作方法，其特征在于，形成所述擴散摻雜區的步驟包括: 在所述溝槽中填入一摻雜物來源層，其中所述摻雜物來源層包括多個摻雜物，且所述摻雜物具有所述第二導電類型；以及 進行一熱趨入制程，將所述摻雜物擴散至所述半導體基底中，以形成所述擴散摻雜區。
3.如權利要求2的超級結結構的制作方法，其特征在于，在形成所述擴散摻雜區的步驟與進行所述熱氧化制程之間，所述制作方法還包括移除所述摻雜物來源層。
4.如權利要求3的超級結結構的制作方法，其特征在于，在進行熱氧化制程與移除所述摻雜物來源層的步驟之間，所述制作方法還包括依序進行填入另一摻雜物來源層的步驟、另一熱趨入制程以及移除所述另一摻雜物來源層的步驟至少一次。`
5.如權利要求1的超級結結構的制作方法，其特征在于，在提供所述半導體基底的步驟與形成所述溝槽的步驟之間，所述制作方法還包括在所述半導體基底上形成一硬掩模層，且所述硬掩模層具有至少一開口。
6.如權利要求5的超級結結構的制作方法，其特征在于，在移除所述氧化層的步驟之后，所述溝槽具有一寬度，大于所述開口的一寬度。
7.如權利要求1的超級結結構的制作方法，其特征在于，移除所述氧化層的步驟包括一濕式蝕刻制程。
8.如權利要求1的超級結結構的制作方法，其特征在于，所述熱氧化制程所通入的一氣體包括水氣、氧氣、氯化氫與水氣的混合氣體、氯化氧與氧氣的混合氣體、氮氣與水氣的混合氣體或氮氣與氧氣的混合氣體。
9.如權利要求1的超級結結構的制作方法，其特征在于，所述熱氧化制程的一溫度范圍介于800°C與1200°C之間。
10.一種功率晶體管組件的制作方法，其特征在于，包括:提供一半導體基底，具有一第一導電類型； 在所述半導體基底中形成至少一溝槽； 在所述溝槽兩側的所述半導體基底中分別形成兩擴散摻雜區，其中各所述擴散摻雜區鄰近所述溝槽側壁的摻雜濃度大于各所述擴散摻雜區遠離所述溝槽側壁的摻雜濃度，且各所述擴散摻雜區具有不同于所述第一導電類型的一第二導電類型； 進行一熱氧化制程，在所述溝槽的側壁以及底部形成一氧化層，其中與所述溝槽側壁相接觸的各所述擴散摻雜區的一部分與氧反應為所述氧化層的一部分；移除所述氧化層； 在所述溝槽中形成一絕緣層； 在所述溝槽至少一側的所述半導體基底上形成一柵極結構； 在所述柵極結構的兩側的所述半導體基底中分別形成兩基體摻雜區，且各所述基體摻雜區分別與各所述擴散摻雜區相接觸，其中所述基體摻雜區具有所述第二導電類型；以及 在各所述基體摻雜區中分別形成一源極摻雜區。
11.如權利要求10所述的功率晶體管組件的制作方法，其特征在于，形成所述擴散摻雜區的步驟包括: 在所述溝槽中填入一摻雜物來源層，其中所述摻雜物來源層包括多個摻雜物，且所述摻雜物具有所述第二導電類型；以及 進行一熱趨入制程，將所述摻雜物擴散至所述半導體基底中，以形成所述擴散摻雜區。
12.如權利要求11的功率晶體管組件的制作方法，其特征在于，在形成所述擴散摻雜區的步驟與進行所述熱氧化制程之間，所述制作方法還包括移除所述摻雜物來源層。
13.如權利要求12的功率晶體管組件的制作方法，其特征在于，在進行熱氧化制程與移除所述摻雜物來源層的步驟之間，所述制作方法還包括依序進行填入另一摻雜物來源層的步驟、另一熱趨入制程以及移除所述另一摻雜物來源層的步驟至少一次。
14.如權利要求10的功率晶體管組件的制作方法，其特征在于，在提供所述半導體基底的步驟與形成所述溝槽的步驟之間，所述制作方法還包括于所述半導體基底上形成一硬掩模層，且所述硬 掩模層具有至少一開口。
15.如權利要求14的功率晶體管組件的制作方法，其特征在于，在移除所述氧化層的步驟之后，所述溝槽具有一寬度，大于所述開口的一寬度。
16.如權利要求14的功率晶體管組件的制作方法，其特征在于，在形成所述絕緣層的步驟與形成所述柵極結構的步驟之間，所述制作方法還包括移除所述硬掩模層。
17.如權利要求10的功率晶體管組件的制作方法，其特征在于，移除所述氧化層的步驟包括一濕式蝕刻制程。
18.如權利要求10的功率晶體管組件的制作方法，其特征在于，所述熱氧化制程所通入的一氣體包括水氣、氧氣、氯化氫與水氣的混合氣體、氯化氫與氧氣的混合氣體、氮氣與水氣的混合氣體或氮氣與氧氣的混合氣體。
19.如權利要求10的功率晶體管組件的制作方法，其特征在于，所述熱氧化制程的一溫度范圍介于800°C與1200°C之間。
20.一種降低擴散摻雜區的表面摻雜濃度的方法，其特征在于，包括:提供一半導體基底，所述半導體基底具有一擴散摻雜區設于其中，且所述擴散摻雜區與所述半導體基底的一表面相接觸，其中所述擴散摻雜區鄰近所述表面的摻雜濃度大于所述擴散摻雜區遠離所述表面的摻雜濃度； 進行一熱氧化制程，在所述半導體基底的所述表面形成一氧化層，其中與所述表面相接觸的所述擴散摻雜區的一部分與氧反應為所述氧化層的一部分；以及 移除所述氧化層。
全文摘要
本發明公開了一種功率晶體管組件的制作方法，其包含有下列步驟。首先，提供一半導體基底，半導體基底具有一擴散摻雜區設于其中，且擴散摻雜區與半導體基底的表面相接觸，其中擴散摻雜區鄰近表面的摻雜濃度大于擴散摻雜區遠離表面的摻雜濃度。然后，進行一熱氧化制程，于半導體基底的表面形成一氧化層，其中與表面相接觸的擴散摻雜區的一部分與氧反應為氧化層的一部分。接著，移除氧化層。借此，可解決功率晶體管中超級結結構的電洞濃度與電子濃度分布不均勻的問題。
文檔編號H01L21/02GK103247533SQ20121008418
公開日2013年8月14日 申請日期2012年3月22日 優先權日2012年2月2日
發明者林永發, 徐守一, 吳孟韋, 張家豪 申請人:茂達電子股份有限公司