專利名稱：一種高密度緩變場限環結構及其制造工藝的制作方法
技術領域：
本發明涉及一種高密度緩變場限環結構及其制造工藝，是關于一種IGBT的外圍結終端結構及其制造工藝，屬于開關型高壓功率器件技術領域。
背景技術：
IGBT是新型的功率器件，適合于擊穿電壓大于600V的應用范圍。IGBT是電力電子技術的核心元件，具有以下特出的優點①耐壓高，②導通電阻低、電流密度大，③導通時器件壓降低，④開關速度高，⑤驅動功率小等特點，決定著電能轉換模塊的轉換效率，微型化、 智能化程度。在快速開關電源、電子整流器、電動汽車助動車、空調機、微波爐、風能轉換、太陽能轉換等諸多產業有廣泛的應用。IGBT主要由并聯排列器件元胞區和外圍結終端區構成。如果沒有外圍結終端區， 在外加電壓Vce時，雖然并聯的各器件元胞區的電壓大致相同，最外圍的元胞由于pn結的曲率效應，沿著表面水平方向會有很大的電場，從而使得器件的擊穿電壓只有平面結的 20%甚至更低。結終端結構的主要作用就是，把豎向外加電壓沿著水平方向比較均勻地分散到結終端的結構之中，降低各處的電場密度，從而提高器件的擊穿電壓以致于達到或者接近件元胞區平面結的擊穿電壓。由此，結終端技術是IGBT等功率器件的關鍵技術之一。從整體來看，以IGBT為主的功率器件，核心問題是高密度集成和突破硅極限兩大問題。其中，高密度集成就是元胞區和外圍結終端區在尺寸上的按比例縮減，降低整個器件所占用的面積。而突破硅極限的要求，是為了進一步降低器件本身的能量損耗，并達到其物理極限所能允許的最小功耗，這樣才能確保其能量轉換效率的優勢，也更有利于功率器件本身的可靠性和抗干擾能力。為了極大的提高器件元胞區的高密度集成，人們需要減少器件區的pbody的結深；而這會使得pn結的曲率效應更加嚴重，從而需要調整外圍結終端區的結構，以確保擊穿電壓的穩定甚至提高。可見，器件元胞區和外圍結終端區之間，高密度集成和突破硅極限之間是相互關聯的。目前，廣泛采用的外圍結終端結構主要有場限環、場板、溝槽終端，JTE，SIP0S等技術。由于目前技術上的不足，無一例外地表現出占用過大面積的缺點.在以IGBT為主的高壓功率器件中，最為主流的外圍結終端結構為場限環和場板技術.器件的高密度集成需要進一步縮減外圍結終端的尺寸。
發明內容
本發明提供一種高密度緩變場限環結構及其制造工藝，其目的主要是在不影響器件整體性能的基礎上，減低對設備的要求，提高外圍結終端的集成度，降低結終端占用面積，提高產品競爭力。本發明所采用的技術方案是一種高密度緩變場限環結構，該結構的中間為功率器件元胞區元胞陣列并聯而成，而緩變場限環結構環繞于器件元胞區的四周。所述結構主要包括與各場限環相對應的場板以及一個截止環，場限環從器件元胞區的邊緣開始向截止環依次排列；器件元胞區包括柵氧化層和多晶硅，器件元胞區Pbody位于器件元胞區內和邊緣的硅片表面層；所述場板的上部位于介質層中，下部位于場氧化硅層中；場氧化層經刻蝕后留下環帶狀刻蝕槽，與元胞區柵氧化層為同一制造層的柵氧化層位于環帶狀刻蝕槽底部，所述場板填滿每個環帶狀刻蝕槽并延伸到刻蝕槽的兩邊的場氧化層表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面與柵氧化層相接觸；每個環帶狀刻蝕槽的寬度從里向外是逐步減小的；相對應地，在每個環帶狀刻蝕槽下為半徑不同的場限環； 場限環為第二導電類型的摻雜區，與第一導電類型的襯底形成半圓形pn結，但與器件元胞區pbody為不同制造層；場限環包括主結環和從第I場限環-第η個場限環，主結環與器件元胞區pbody相互重疊；所述場限環之間的距離不等，從第I場限環向外，相鄰的場限環之間的距離依次增加，每個場限環的半徑依次減小，相鄰場限環的重疊度依次變小，最外的場限環互相分離；所述截止環位于結終端的最外圍，由N+摻雜區以及位于其上的金屬層所組成，兩者通過接觸孔相互連接，形成浮空的等電位截止環。所述場板由金屬層和氧化層組成，而氧化硅層由場氧化硅層和介質層組成，場板的金屬層坐落在介質層之上，并和每個場限環對應并位于其上方；場板的金屬層和場限環之間沒有多晶硅。所述截止環由第二導電類型的摻雜區與截止環深注入N+摻雜區構成，該第二導電類型的摻雜區和器件元胞區p-body為同一制造層，用此類截止環可省去pbody光罩；截止環區金屬層和該第二導電類型的摻雜區以及截止環深注入N+摻雜區相互連接，形成浮空的等電位截止環。所述緩變場限環結構采用主結環和其余6個場限環時，最外的第5場限環和第6 場限環之間不重疊。所述緩變場限環結構采用主結環和其余8個場限環時，最外的第6場限環、第7場限環和第8場限環相互之間不重疊，而且在外側的間距依次增加。所述緩變場限環結構采用主結環和其余10個場限環時，最外的第7場限環、第8 場限環、第9場限環和第10場限環相互之間不重疊，而且在外側的間距依次增加。所述的一種高密度緩變場限環結構的制造工藝包含如下步驟(I)工藝襯底為第一導電摻雜類型的半導體區熔型硅片，而襯底摻雜濃度根據產品的要求有不同，但一般在2el4/cm3以下；(2)通過爐管氧化形成場氧化硅層，一般在0. 6-lum左右；(3)在襯底正面選擇性地用場氧光罩進行掩蔽和刻蝕場氧化硅層，定義出器件元胞區和緩變場限環結構區域；(4)用光刻膠定義出外圍結終端區域，并以經過場氧刻蝕的場氧化硅層作為硬掩膜，進行第二導電類型雜質離子注入，注入雜質為硼(B)，能量為120KeV，劑量在Iel2-3el2 之間，注入完成后去除光刻膠；(5)通過爐管進行長時間高溫退火，溫度在1200°C，退火時間和產品的要求有關， 對于6個場限環，8個場限環和10個場限環的產品所用的時間分別在10，30，80小時，以形成緩變場限環結構；(6)在具有場氧化硅層阻擋襯底正面進行第二導電類型雜質離子注入，并通過爐管推結形成器件元胞區Pbody區域；
(7)在襯底正面形成氧化硅犧牲層，選擇性的掩蔽和刻蝕氧化硅犧牲層，形成深溝槽刻蝕的硬掩蔽；(8)在具有硬掩膜的襯底正面刻蝕形成深溝槽；(9)刻蝕去除氧化硅犧牲層；(10)爐管氧化在襯底正面及深溝槽表面形成柵氧化層；(11)在柵氧層表面沉積第一摻雜類型導電多晶硅層并確保溝槽內填滿多晶硅；(12)用光刻膠定義出外圍結終端區的多晶硅場板結構以及器件元胞區的柵極多晶硅區域，進行多晶硅的干法刻蝕，形成多晶硅場板和柵極多晶硅，工藝完成后去膠；(13)在具有場氧化硅層阻擋襯底正面進行第一導電類型雜質離子注入通過快速退火形成器件元胞N+摻雜區以及截止環深注入N+摻雜區；(14)在襯底正面沉積PSG，或BSG，或BPSG磷鵬玻璃的介質層；(15)選擇性地掩蔽和刻蝕介質層，或刻蝕一定深度的硅并穿透N+摻雜區摻雜區底部以及刻蝕一定深度的多晶硅，形成器件元胞區的接觸孔和截止環的接觸孔；(16)在介質層表面通過PVD沉積法形成金屬層；(17)選擇性的掩蔽和刻蝕金屬層。本發明的有益效果是這種高密度緩變場限環結構的中間為功率器件元胞區元胞陣列并聯而成，而緩變場限環結構環繞于器件元胞區的四周。緩變場限環結構主要包括與各場限環相對應的場板以及一個截止環，場限環從器件元胞區的邊緣開始向截止環依次排列。場限環包括主結環和從第I場限環-第η個場限環，主結環與器件元胞區Pbody相互重疊；各場限環之間的距離不等，從第I場限環向外，相鄰的場限環之間的距離依次增加， 每個場限環的半徑依次減小，相鄰場限環的重疊度依次變小，最外的場限環互相分離。該緩變場限環結構未增加工藝的復雜性，具有器件集成度高以及工藝窗口大的顯著特點，大幅度降低功率器件外圍結終端結構占用面積，提高了功率器件整體上的集成度，從而降低了功率器件的制備成本，適合應用于功率器件的大規模工業生產。
圖I是一種IGBT外圍高密度緩變場限環結構光罩外形圖。圖2是600V IGBT外圍高密度緩變場限環結構A-A截面圖。圖3是600V IGBT外圍高密度緩變場限環結構B-B截面圖。圖4是1200V IGBT外圍高密度緩變場限環結構A-A截面圖。圖5是1200V IGBT外圍高密度緩變場限環結構B-B截面圖。圖6是1700V IGBT外圍高密度緩變場限環結構A-A截面圖。圖7是1700V IGBT外圍高密度緩變場限環結構B-B截面圖。圖中1、器件元胞區，2、場限環，2a_2k、主結環和第I個-第10個場限環，3、場板， 3a-3k、主結場板和其余第I個-第10個場板，4、截止環，5、器件元胞區pbody，6、柵氧化層；
7、多晶娃，8、N+摻雜區,9、場氧化層，10、介質層，11、金屬層。
具體實施例方式圖1、2、3示出了 600V IGBT外圍高密度緩變場限環的結構圖。圖中，在高密度緩變場限環結構的中間為功率器件元胞區元胞陣列并聯而成，而緩變場限環結構環繞于器件元胞區的四周。緩變場限環結構主要包括與六個場限環2相對應的六個場板3以及一個截止環4，場限環2從器件元胞區I的邊緣開始向截止環4依次排列。場板3由金屬層和氧化層組成，而氧化硅層由場氧化硅層9和介質層10組成，場板3的金屬層坐落在介質層10之上，并和每個場限環2 對應并位于其上方。場板3的金屬層11和場限環2之間沒有多晶硅。截止環4由第二導電類型的摻雜區與截止環深注入N+摻雜區8構成，第二導電類型的摻雜區和器件元胞區p-body5為同一制造層，用此類截止環可省去pbody光罩。截止環區金屬層11和該第二導電類型的摻雜區以及截止環深注入N+摻雜區8相互連接，形成浮空的等電位截止環。器件元胞區I包括柵氧化層6和多晶硅7，器件元胞區pbody5位于器件元胞區I 內和邊緣的娃片表面層。場板3的上部位于介質層10中，下部位于場氧化娃層9中。場氧化層9經刻蝕后留下環帶狀刻蝕槽，與元胞區柵氧化層6為同一制造層的柵氧化層位于環帶狀刻蝕槽底部，場板3填滿每個環帶狀刻蝕槽并延伸到刻蝕槽的兩邊的場氧化層表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面與柵氧化層6相接觸。每個環帶狀刻蝕槽的寬度從里向外是逐步減小的，相對應地，在每個環帶狀刻蝕槽下為半徑不同的場限環2。場限環2為第二導電類型的摻雜區，與第一導電類型的襯底形成半圓形pn結，但與器件元胞區pbody5為不同制造層；場限環2包括主結環2a和從第I場限環2b_第六個場限環2g，主結環2a與器件元胞區pbody5相互重疊。場限環2之間的距離不等，從第I場限環2b向外，相鄰的場限環2之間的距離依次增加，每個場限環2的半徑依次減小，相鄰場限環2的重疊度依次變小，最外的第5場限環2f和第6場限環2g互相分離。截止環4位于結終端的最外圍，由N+摻雜區8以及位于其上的金屬層11所組成，兩者通過接觸孔相互連接，形成浮空的等電位截止環。圖I、4、5示出了 1200V IGBT外圍高密度緩變場限環的結構圖。圖中，緩變場限環結構主要包括與八個場限環2相對應的八個場板3以及一個截止環4，場限環2從器件元胞區I的邊緣開始向截止環4依次排列。場限環2包括主結環2a和從第I場限環2b-第 8個場限環2i，主結環2a與器件元胞區pbody5相互重疊。場限環2之間的距離不等，從第 I場限環2b向外，相鄰的場限環2之間的距離依次增加，每個場限環2的半徑依次減小，相鄰場限環2的重疊度依次變小，最外的第6場限環2g、第7場限環2h和第8場限環2i相互之間不重疊，而且在外側的間距依次增加。其它結構同圖2、3所述。圖I、6、7示出了 1700V IGBT外圍高密度緩變場限環的結構圖。圖中，緩變場限環結構主要包括十個場限環2相對應的十個場板3以及一個截止環4，場限環2從器件元胞區I的邊緣開始向截止環4依次排列。場限環2包括主結環2a和從第I場限環2b-第10 個場限環2k，主結環2a與器件元胞區pbody5相互重疊。場限環2之間的距離不等，從第I 場限環2b向外，相鄰的場限環2之間的距離依次增加，每個場限環2的半徑依次減小，相鄰場限環2的重疊度依次變小，最外的第8場限環2i、第9場限環2j和第10場限環2k相互之間不重疊，而且在外側的間距依次增加。其它結構同圖2、3所述。上述的高密度緩變場限環結構與前人提出的所謂緩變摻雜技術是有本質區別的。 因為緩變摻雜技術主要是某一區域內的摻雜是緩變的，而漸變的場限環技術主要是場限環的結深是漸變的。所以兩者是完全不同的技術。而且采用了以下最優參數組合
(l)diji+1+2 = di+lji+2(2)Wi = WXO. IX (n-i+1)在最新技術研發中，證明以上最佳設計可應用于600-3000V的IGBT器件外圍結終端技術，而具有十分突出的優點。下面介紹外圍場限環結終端的制備工藝I、外圍場限環結終端的制備工藝，是在器件區pbody形成前獨立完成的工藝，分為以下步驟(I)場氧化層沉積；(2)按照以上外圍場限環結終端的新型設計實現光刻和干法場氧刻蝕；(3) deep-pbody 離子注入；(4) deep-pbody 爐管擴散。完成制備工藝后，經過雜質的橫向擴散，起始的場限環之間已經部分地實現了 P 型區域的連通，但外圍的場限環是分立的，并且結深逐步變淺，結間距逐步增加。此種傾斜的雜質分布，有利于實現平面結的電勢分布，從而在相對較小的寬度內，實現擊穿電壓的提高，并具有很大的制備工藝窗口。上述的高密度緩變場限環結構的制備工藝詳細過程同前面所介紹，這里不再贅述。
權利要求
1.一種高密度緩變場限環結構，該結構的中間為功率器件元胞區元胞陣列并聯而成， 而緩變場限環結構環繞于器件元胞區的四周，其特征在于所述結構主要包括與各場限環(2)相對應的場板(3)以及一個截止環(4)，場限環(2)從器件元胞區(I)的邊緣開始向截止環(4)依次排列；器件元胞區(I)包括柵氧化層(6)和多晶硅(7)，器件元胞區pbody (5) 位于器件元胞區(I)內和邊緣的硅片表面層；所述場板(3)的上部位于介質層(10)中，下部位于場氧化硅層(9)中；場氧化層(9)經刻蝕后留下環帶狀刻蝕槽，與元胞區柵氧化層(6)為同一制造層的柵氧化層(6)位于環帶狀刻蝕槽底部，所述場板(3)填滿每個環帶狀刻蝕槽并延伸到刻蝕槽的兩邊的場氧化層表面之上，而且在外表面上延伸的部分比在里表面上大一些，底面與柵氧化層(6)相接觸；每個環帶狀刻蝕槽的寬度從里向外是逐步減小的；相對應地，在每個環帶狀刻蝕槽下為半徑不同的場限環(2);場限環(2)為第二導電類型的摻雜區，與第一導電類型的襯底形成半圓形pn結,但與器件元胞區pbody (5)為不同制造層；場限環⑵包括主結環(2a)和從第I場限環(2b)_第η個場限環，主結環(2a)與器件元胞區pbody(5)相互重疊；所述場限環(2)之間的距離不等，從第I場限環(2b)向外， 相鄰的場限環(2)之間的距離依次增加，每個場限環(2)的半徑依次減小，相鄰場限環(2) 的重疊度依次變小，最外的場限環(2)互相分離；所述截止環(4)位于結終端的最外圍，由 N+摻雜區(8)以及位于其上的金屬層(11)所組成，兩者通過接觸孔相互連接，形成浮空的等電位截止環。
2.根據權利要求I所述的一種高密度緩變場限環結構，其特征在于所述場板(3)由金屬層和氧化層組成，而氧化硅層由場氧化硅層(9)和介質層(10)組成，場板(3)的金屬層坐落在介質層(10)之上，并和每個場限環(2) —一對應并位于其上方；場板(3)的金屬層(11)和場限環(2)之間沒有多晶硅。
3.根據權利要求I所述的一種高密度緩變場限環結構，其特征在于所述截止環(4) 由第二導電類型的摻雜區與截止環深注入N+摻雜區(8)構成，該第二導電類型的摻雜區和器件元胞區p-body(5)為同一制造層，用此類截止環可省去pbody光罩；截止環區金屬層(11)和該第二導電類型的摻雜區以及截止環深注入N+摻雜區(8)相互連接，形成浮空的等電位截止環。
4.根據權利要求I所述的一種高密度緩變場限環結構，其特征在于所述緩變場限環結構采用主結環和其余6個場限環(2)時，最外的第5場限環(2f)和第6場限環(2g)之間不重疊。
5.根據權利要求I所述的一種高密度緩變場限環結構，其特征在于所述緩變場限環結構采用主結環和其余8個場限環(2)時，最外的第6場限環(2g)、第7場限環(2h)和第 8場限環(2i)相互之間不重疊，而且在外側的間距依次增加。
6.根據權利要求I所述的一種高密度緩變場限環結構，其特征在于所述緩變場限環結構采用主結環和其余10個場限環(2)時，最外的第7場限環(2h)、第8場限環(2i)、第 9場限環(2j)和第10場限環(2k)相互之間不重疊，而且在外側的間距依次增加。
7.根據權利要求I所述的一種高密度緩變場限環結構的制造工藝，其特征在于所述制造工藝包含如下步驟(I)工藝襯底為第一導電摻雜類型的半導體區熔型娃片，而襯底摻雜濃度根據產品的要求有不同，但一般在2el4/cm3以下；(2)通過爐管氧化形成場氧化硅層(9)，一般在O.6-lum左右；(3)在襯底正面選擇性地用場氧光罩進行掩蔽和刻蝕場氧化硅層(9)，定義出器件元胞區(I)和緩變場限環結構區域；(4)用光刻膠定義出外圍結終端區域，并以經過場氧刻蝕的場氧化硅層(9)作為硬掩膜，進行第二導電類型雜質離子注入，注入雜質為硼，能量為120KeV，劑量在Iel2-3el2之間，注入完成后去除光刻膠；(5)通過爐管進行長時間高溫退火，溫度在1200°C，退火時間和產品的要求有關，對于 6個場限環(2)，8個場限環⑵和10個場限環(2)的產品所用的時間分別在10，30，80小時，以形成緩變場限環結構；(6)在具有場氧化硅層(9)阻擋襯底正面進行第二導電類型雜質離子注入，并通過爐管推結形成器件元胞區Pbody區域(5)；(7)在襯底正面形成氧化硅犧牲層，選擇性的掩蔽和刻蝕氧化硅犧牲層，形成深溝槽刻蝕的硬掩蔽；(8)在具有硬掩膜的襯底正面刻蝕形成深溝槽；(9)刻蝕去除氧化硅犧牲層；(10)爐管氧化在襯底正面及深溝槽表面形成柵氧化層(6)；(11)在柵氧層表面沉積第一摻雜類型導電多晶硅層并確保溝槽內填滿多晶硅；(12)用光刻膠定義出外圍結終端區的多晶硅場板結構以及器件元胞區(I)的柵極多晶硅(7)區域，進行多晶硅的干法刻蝕，形成多晶硅場板和柵極多晶硅(7)，工藝完成后去膠；(13)在具有場氧化硅層(9)阻擋襯底正面進行第一導電類型雜質離子注入通過快速退火形成器件元胞N+摻雜區(8)以及截止環深注入N+摻雜區(8)；(14)在襯底正面沉積PSG，或BSG，或BPSG磷鵬玻璃的介質層(10)；(15)選擇性地掩蔽和刻蝕介質層(10)，或刻蝕一定深度的硅并穿透N+摻雜區⑶摻雜區底部以及刻蝕一定深度的多晶硅(7)，形成器件元胞區(I)的接觸孔和截止環(4)的接觸孔；(16)在介質層(10)表面通過PVD沉積法形成金屬層(11)；(17)選擇性的掩蔽和刻蝕金屬層(11)。
全文摘要
一種高密度緩變場限環結構及其制造工藝，屬于開關型高壓功率器件技術領域。環繞于器件元胞區的四周的緩變場限環結構主要包括與各場限環相對應的場板以及一個截止環，場限環從器件元胞區的邊緣開始向截止環依次排列。場限環中的主結環與器件元胞區pbody相互重疊，各場限環之間的距離不等，從第1場限環向外，相鄰的場限環之間的距離依次增加，每個場限環的半徑依次減小，相鄰場限環的重疊度依次變小，最外的場限環互相分離。該緩變場限環結構未增加工藝的復雜性，具有器件集成度高以及工藝窗口大的顯著特點，大幅度降低功率器件外圍結終端結構占用面積，提高了功率器件整體上的集成度，從而降低了功率器件的制備成本，適合應用于功率器件的大規模工業生產。
文檔編號H01L29/40GK102610635SQ20121008113
公開日2012年7月25日 申請日期2012年3月26日 優先權日2012年3月26日
發明者瞿學選 申請人:大連理工大學