專利名稱：用于絕緣體型襯底上的半導體的基礎襯底的制造方法
技術領域：
本發明涉及一種制造基礎襯底的方法，所述基礎襯底用于制造絕緣體型襯底上的半導體，特別是用于射頻應用。
背景技術：
目前存在用于生產射頻(RF)器件的不同種類的襯底。第一種襯底包含包括絕緣體襯底上硅層的襯底，例如石英上硅(SOQ)、藍寶石上硅(SOS)或玻璃上硅(SOG)襯底。這些襯底具有優良的射頻性能，但就邏輯器件而言因硅性質較差而具有非常差的特性。此外，它們非常昂貴。第二種襯底是高電阻率(HR)的體硅襯底。“高電阻率”典型地指500 Ohm. cm以上的電阻率。這些襯底具有比第一種襯底更差的性能，并且邏輯器件不能從SOI型結構的優勢中受益，但該襯底不貴。第三種襯底是被稱為HR-SOI (絕緣體上高電阻率硅)的襯底，換句話說由高電阻率硅襯底上的硅層構造而成，厚氧化層隱埋在分界面處。從而，氧化層通常用術語BOXdt埋氧化物”)表示。該襯底尤其有利于邏輯器件的操作，但表現出比SOQ或SOS襯底更差的射頻性能。當然，這些襯底具有ー些缺點，即有時包含位于氧化層下方的低電阻率層。
本文中“低電阻率”指5000hm. cm以下的電阻率。該低電阻率層的存在可能是由于襯底表面在結合之前被污染(例如，因硼和/或磷的凝聚)。然后，這些污染物在結合界面上封裝，進而能夠擴散到高電阻率襯底內。當初始襯底為具有高密度填隙氧原子的硅襯底時，形成低電阻率層的另ー個原因在于必須執行熱處理，以形成氧沉淀并且獲取所需的高電阻率。然而，在熱處理期間或之前有時會發生氧原子擴散到襯底內的情況，這將導致在襯底中尤其在襯底的表面附近形成沉淀水平較低的區域，即電阻率較低的區域。目前這兩個原因很難控制。第四種襯底為HR-SOI型襯底，其中HR襯底通過添加阱來改善。為此，已經研發了不同的技術，但這些技術具有的缺點是，對制造SOI及SOI上的器件時所施加的熱處理非常敏感。例如，已經知道，在氧化層(BOX)與HR襯底之間沉積多晶硅層。關于這方面讀者可以參考以下公開文件D. Lederer> R. Lobet和J. -P. Raskin,“Enhanced high resistivity SOI wafers for RF applications，，，IEEE Intl. SOIConf·，pp.46-47，2004 ;D.Lederer 和 J._Ρ· Raskin，“New substrate passivationmethod dedicated to nigh resistivity SOI wafer iabrication with increasedsubstrate resistivity，，，IEEE Electron Device Letters，vol. 26, no. 11，pp. 805-807，2005 ；D. Lederer 和 J. -P. Raskin，“RF performance of a commercial SOI technologytransferred onto a passivated HR silicon substrate，，，IEEE Transactions onElectron Devices, vol. 55,no. 7,pp. 1664-1671，2008 ；以及D. C. Kerr 等，“ Identificationoi RF harmonic distortion on Si substrates and its reduction using a trap-richlayer”，978-1-4244-1856-5/08， IEEE 2008。然而，多晶硅在高溫下再結晶，并且存在于多晶硅層與HR硅襯底之間的界面處的摻雜物會擴散到HR硅襯底內，這樣具有減小HR硅襯底的電阻率的效果。在這方面，文獻WO 2010/002515提出了上述HR-SOI襯底中的HR硅基礎襯底另一種使用，即用包含位于具有標準電阻率的支撐物上且具有高電阻率的厚半導體層的結構替換所述體基礎襯底。
為了避免支撐物中的摻雜物或污染物擴散到該高電阻半導體層內從而減小該半導體層的電阻率的風險，建議在支撐物與所述半導體層之間放置擴散屏障。該擴散屏障可以由ー層或多層氧化硅和/或氮化硅組成并且具有至少20nm的厚度。此外，由于其厚度較大(50 μ m至100 μ m的等級)，該電阻層可以與襯底相比較。射頻器件的襯底遵循以下事實在高頻時，電場穿入襯底并且影響所遇到的任何電荷載體，結果，一方面導致不必要的能量消耗(該效應被稱為“穿透損耗”或“插入損耗”)；另一方面對其它器件造成影響(該效應被稱為“串擾”)，其行為將通過襯底來改進。另外，信號的上升和下降導致襯底的電容發生變化，從而產生以主頻的諧頻振動的波形。這些諧波及其組合可能構成對射頻應用帶來特別困難的寄生信號。使用多晶硅層將電勢阻隔在BOX下方，從而限制電容變化，進而減小所產生的諧波能量。最后，BOX中隨意出現電荷、以及某些器件使用直流電壓，可能導致在BOX下方形成積累層或反型層(從而具有很好的傳導性)。將電勢阻隔在BOX下方的多晶硅層消除了該不良影響。從而，本發明的目的是獲得不具有現有技術中的襯底所具有的缺點的HR-SOI型襯底。更確切地說，本發明的目的是定義一種制造HR-SOI型襯底的方法，該HR-SOI型襯底使多晶硅層的電阻率損失最小化。
發明內容
根據本發明，提出了一種制造基礎襯底的方法，所述基礎襯底用于制造絕緣體型襯底上的半導體，該方法包括以下步驟a)提供電阻率為500 Ohm. cm以上的硅襯底，b)清潔所述襯底的表面，以去除存在于襯底的表面上的自然氧化物和/或摻雜物，c)在所述襯底上形成介電材料層，d)在所述介電材料層上形成多晶硅層，所述方法的特征在于，步驟b)、c)和d)在同一個外殼中依次實現。在步驟d)結束時所獲得的襯底，換句話說，由硅襯底、介電材料層和多晶硅層形成的襯底可以構成HR-SOI型襯底的基礎襯底，換句話說，SOI襯底中支撐絕緣層(BOX)和薄半導體層的部分。有利地，清潔步驟b)包括在還原性氣氛中的熱處理。根據本發明的優選實施例，介電材料為氧化硅。有利地，步驟c)則包括在氧化氣氛中對硅襯底進行熱處理。優選地，所述氧化氣氛包括惰性氣體和氧，氧含量在IOOppm和5000ppm之間。然后，步驟d)包括在溫度低于或等于900°C時沉積多晶硅。 尤其有利地，執行步驟b)至步驟d)的外殼為外延框架。作為選擇，外殼包括實現步驟b)的第一室、實現步驟c)的第二室和實現步驟d)的第三室，所述室經由與外部隔離的氣鎖(airlock)相連接。
參考附圖，根據以下詳細描述，本發明的其它特征和優點將變得更加清楚，在附圖中-圖I是容納高電阻率襯底的外殼的示意圖；-圖2以不意的方式不出了在同一外殼中在襯底上形成介電材料層；-圖3以示意的方式示出了在同一外殼中在介電層上沉積多晶硅層；-圖4示出了在包含若干室的外殼中實現的本方法的變形。
具體實施例方式將參考圖I至圖3描述方法的步驟。如圖I所示，在與外部環境隔離的外殼10中放置有高電阻率硅制成的襯底I。在本文中，“高電阻率”指有效電阻率在500 Ohm. cm以上，優選地在1000 Ohm. cm以上，更優選地在3000 Ohm. cm以上，其中有效電阻率是等效電路中均勻電阻部件的電阻率。第一歩包括清潔襯底1，以便去除存在于表面上的任何自然氧化物和任何污染物。為此，首先在還原性氣氛中對襯底執行熱處理，以去除表面上的任何自然氧化物。例如，在H2 (被稱為“H2烘焙”)氣氛中以1100°C施加處理30秒，但本領域的技術人員自然能夠限定其它合適的條件。在第二步中，對表面實施蝕刻處理，以去除被摻雜物所污染的較薄的硅表面層。例如，在HC1/H2氣氛中以1100°C施加熱處理30秒，以便將襯底表面蝕刻掉O. I和O. 5微米。從而獲得表面沒有自然氧化物和污染物的襯底。然后，參考圖2，在襯底I保留在外殼10中的同時，在襯底I上形成介電材料層2。可以采用任何介電材料，只要該介電材料的形成不會引入污染物即可。根據本發明的優選實施例，所述介電材料為氧化硅。在該情形下，氧化步驟可以包括，例如在輕微氧化氣氛中以1100°C施加熱處理20秒。所述輕微氧化氣氛的組分主要包括ー種或多種惰性氣體(例如氬)和低比例的氧，典型地氧含量在IOOppm和5000ppm之間。
確實不希望將太多的氧引入外殼內，以避免氧化框架的部件的風險或者避免污染外延框架。據估計，O2比例在IOOOppm時足以在襯底I的表面上形成薄氧化層2。最后，參考圖3，在覆蓋有氧化層2的襯底I仍然保留在外殼10中的同時，將多晶硅層3沉積在氧化層2上。層3的厚度等級為O. 2 μ m至10 μ m,優選在O. 3 μ m和3 μ m之間。沉積多晶硅的方法為本領域技術人員所熟知。尤其可以采用溫度足夠低從而不會使硅結晶的外延技木。典型地，900°C的溫度等級是合適的。此外，下面存在氧化層(或者，更一般地講，介電材料)將導致多晶層或非晶層的 形成。在該方法結束時所獲得的襯底1、2、3可以用作基礎襯底或接受襯底，用于通過例如Smart-Cut 式方法在絕緣體型襯底上制造半導體。為此，可以執行以下步驟沉積或生長介電常數較低(被稱為“低K”)的氧化物或介電材料、熱處理和平坦化，以便對由此獲得的基礎襯底的表面進行制備，進而與預先植入的供體襯底結合，從而形成限定待變為有用層的薄半導體層(例如由硅制成)的脆化區。然而，在不超過本發明范圍的情況下，自然可以實施將薄半導體層轉移在基礎襯底上的任何其它方法。由此獲得的絕緣襯底上的半導體在形成射頻器件時具有尤其有益的特性。實際上，在同一外殼中執行清潔、形成介電層和沉積多晶硅的所有步驟可以避免襯底受到任何污染。由此，當將襯底用作基礎襯底，以便在絕緣體型襯底上制造半導體，進而在所述襯底中或所述襯底上制造射頻器件時，保證了在所施加的熱處理的作用下不會發生污染物擴散。從而多晶硅層4的電阻率不會因污染物而受影響。本文中外殼指，與外部隔離并且配置有實現清潔、氧化層形成及多晶硅層形成的適當裝置的任何封閉空間。從而，所述外殼可以是室、反應器、爐等，并且包括-進出裝置，其用于放入硅襯底以及取出形成有介電材料層和多晶硅層的襯底，-閉合裝置，其以密封的方式相對于外部切斷所述進出，-支承裝置，其用于在清潔及形成介電材料層和多晶硅層的期間支撐襯底，-加熱裝置，其用于在每一歩中將氣氛和/或襯底加熱至期望溫度，-引入裝置，其用于引入具有適當組分的氣體和/或反應物，以便于清潔、介電材料的氧化或沉積、以及多晶硅的沉積，-排出裝置，其用于在方法的每ー步結束時排出剰余的氣體和/或反應物。本領域的技術人員知曉這些裝置的不同實例，并且能夠以適當的方式配置外殼以實現本發明的方法。尤其有利地，該外殼為外延框架。實際上，該框架配置有上述裝置，從而可以在該框架中實現所述方法，而不需要對安裝進行實質調整。然而，可以設想例如采用用于沉積多晶硅的爐，假定該爐配置有實現清潔和形成介電層的步驟所必需的裝置。該方法還可以在包含分別用于本發明的步驟的若干室的框架中實現，只要不同的室連接在一起以使框架中的襯底在實施整個方法的過程中不暴露于外部環境即可。圖4示出了該框架的實例。框架10包括經由氣鎖IlAUlB連接在一起的三個室10AU0B和10C ，從而一起形成與外部隔尚的外殼。在第一室IOA中執行襯底I的清潔。該室IOA主要配置有加熱、引入并排出組成用于清潔的適當氣氛的氣體的裝置。第一室IOA經由與外部隔離的氣鎖IlA而連接至第二室10B。此外，框架包括運送襯底的裝置(未示出)，以便在清潔結束時(在排出處理氣氛之后)將襯底I從第一室IOA經過氣鎖IlA轉移至第二室10B。第二室IOB就其本身而言，主要包括用于在襯底I上形成(例如氧化硅的)介電層2的裝置，尤其是用于加熱和引入并排出ー種或多種惰性氣體的裝置。室IOB經由與外部隔離的氣鎖IlB而連接至第三室10C。在氧化步驟結束時(在排出處理氣氛之后)，運送裝置可以將覆蓋有介電層2的襯底I從第二室IOB經過氣鎖IlB轉移至第三室10C。第三室IOC就其本身而言，包括用于在氧化層2上生長多晶硅層3的裝置。從而所述室IOC可以構成外延框架。最后，不用說，所給實例僅為了說明，決非要限制本發明的應用領域。
權利要求
1.一種基礎襯底的制造方法，所述基礎襯底用于在絕緣體型襯底上制造半導體，該方法包括以下步驟 提供步驟a)，提供電阻率為500 Ohm. cm以上的硅襯底(I)， 清潔步驟b)，清潔所述襯底(I)的表面，以去除存在于所述襯底(I)的表面上的自然氧化物和/或摻雜物， 步驟c)，在所述襯底(I)上形成介電材料層(2)， 步驟d)，在所述介電材料層(2)上形成多晶硅層(3)， 所述方法的特征在于，步驟b)、c)和d)在同一個外殼(10)中依次實現。
2.根據權利要求I所述的基礎襯底的制造方法，其特征在于，所述清潔步驟b)包括在還原性氣氛中的熱處理。
3.根據權利要求I或2中的一項所述的基礎襯底的制造方法，其特征在于，所述介電材料為氧化硅。
4.根據權利要求3所述的基礎襯底的制造方法，其特征在于，步驟c)包括在氧化氣氛中對所述襯底(I)進行熱處理。
5.根據權利要求4所述的基礎襯底的制造方法，其特征在于，所述氧化氣氛包括惰性氣體和氧，氧含量在IOOppm和5000ppm之間。
6.根據權利要求I至5中的一項所述的基礎襯底的制造方法，其特征在于，步驟d)包括在溫度低于或等于900°C時沉積多晶硅。
7.根據權利要求I至6中的一項所述的基礎襯底的制造方法，其特征在于所述外殼(10)為外延框架。
8.根據權利要求I至6中的一項所述的基礎襯底的制造方法，其特征在于，所述外殼 10)包括實現步驟b)的第一室(IOA)、實現步驟c)的第二室(IOB)和實現步驟d)的第三室(IOC)，所述室經由與外部隔離的氣鎖(IlAUlB)相連接。
9.根據權利要求I至8中的一項所述的基礎襯底的制造方法，其特征在于，在步驟d)獲得的襯底(1、2、3)用作在絕緣體型襯底上制造半導體的基礎襯底。
全文摘要
本申請涉及用于絕緣體型襯底上的半導體的基礎襯底的制造方法。本發明涉及一種用于在絕緣型襯底上制造半導體的基礎襯底的制造方法，該方法包括以下步驟a)提供電阻率為500Ohm.cm以上的硅襯底(1)，b)清潔所述襯底(1)的表面，以去除存在于所述襯底(1)的表面上的自然氧化物和/或摻雜物，c)在所述襯底(1)上形成介電材料層(2)，d)在所述介電材料層(2)上形成多晶硅層(3)，所述方法的特征在于，步驟b)、c)和d)在同一個外殼(10)中依次實現。
文檔編號H01L21/762GK102693933SQ201210074558
公開日2012年9月26日 申請日期2012年3月20日 優先權日2011年3月22日
發明者F·阿利貝爾, O·科農丘克 申請人:Soitec公司