SiGe-HBT晶體管及其制備方法

專利名稱：SiGe-HBT晶體管及其制備方法
技術領域：
本發明涉及微電子與固體電子學技術領域，特別是涉及一種SiGe異質結雙極型晶體管(SiGe-HBT)及其制備方法。
背景技術：
異質結雙極型晶體管(HBT)利用能帶工程從根本上克服了常規雙極結型晶體管 (Bipolar Junction Transistor, BJT)所存在的內在矛盾，即提高放大系數與提高特征頻率的矛盾，因此HBT可以實現超高頻率和超高速。而且SiGe技術與先進的CMOS工藝完全兼容，所以就形成了 SiGe-BiCMOS技術，這相應地推動著微波、射頻通信技術的快速發展。然而，由于影響HBT器件的物理特性非常之多=Early效應(和偏置相關)、高注入效應、外延層電阻及其載流子飽和效應、基區電荷復合、Kirk效應、基區弱非線性電流、雪崩擊穿效應、電荷存儲、基底效應、基-集和基-射結耗散電容、基區電阻電流密度升高和電導率調制效應、本征基區高頻分布效應(趨膚和超相移)、自熱、熱噪聲、散彈噪聲、Ι/f噪聲和非本征區的各種寄生效應以及Ge組分分布引起的各種效應等，而且HBT器件各部分(發射極、基極、集電極)的設計規則相當之多。這無疑給HBT器件結構的優化帶來了巨大挑戰， 如何在眾多性能之間取舍、權衡一直是人們關注的熱點。微波功率管要獲得較大的功率輸出，必須具有較高的工作電壓和較大的集電極交流電流，要得到高的擊穿電壓和大的集電極電流，對于集電極外延層材料參數的選取恰恰是相反的。要獲得較高的功率增益要求器件必須具有較高的特征頻率fT，對于微波功率晶體管在窄基區時，它的特征頻率主要由集電極空間電荷區渡越時間所決定，所以在滿足集電極基極擊穿電壓的前提下，盡可能選取薄外延層并使空間電荷區全部耗。雙極器件中常用擴散保護環，浮空場限環，場板，腐蝕成形結終端擴展技術來提高電壓，但腐蝕成型需精密控制腐蝕的深度及其在平面結中的位置，因此比較難形成，而結終端擴展形成的漏電較大，也較少使用。因此，目前雙極器件，尤其是雙極射頻功率晶體管中主要采用擴散保護環，浮空場限環以及場板技術，但擴散保護環，浮空場限環增加了結面積，增大了集電結電容和漏電流，限制了射頻功率管的截止頻率，減小了功率增益，這個矛盾與提高擊穿電壓是不可調和的。在現有技術中，為了使SiGe晶體管能穩定的工作及提高其擊穿電壓，一般將集電區設計成兩層結構，即在高摻雜集電區和基區之間插入一層低摻雜層。一種SiGe晶體管及其制造方法對集電極區域進行摻雜的實例見于CN101937846A，器件具體結構如圖1所示， 發明名稱為“一種SiGe晶體管及其制造方法”，公開的對集電極區域進行摻雜的步驟包括 第一離子注入步驟，用于形成第一摻雜濃度的第一集電極區域Cl ；以及第二離子注入步驟用于形成具有第二摻雜濃度的第二集電極區域C2 ；且第一集電極區域Cl和第二集電極區域C2重疊布置以構成集電極區域，并且第二集電極區域C2形成在第一集電極區域Cl之上，并且第二摻雜濃度大于第一摻雜濃度。但是，該發明存在的主要缺點為當集電區完全耗盡時，較寬的低摻雜集電區會使載流子渡越空間電荷區的時間增大，從而導致特征頻率降低。鑒于此，怎樣在保證不犧牲渡越時間、截止頻率以及最大振蕩頻率的情況下，提高基極-集電極擊穿電壓，或者在保證擊穿電壓不惡化的情況下，增加集電區摻雜濃度，怎樣提高空間電荷區渡越時間和截止頻率，實已成為本領域從業者亟待解決的技術問題。

發明內容
鑒于以上所述現有技術的缺點，本發明的目的在于提供一種SiGe-HBT晶體管及其制備方法，用于解決現有技術中，在提高基極-集電極擊穿電壓時導致特征頻率降低，或在增加集電區摻雜濃度、提高特征頻率以及提高空間電荷區渡越時間時導致的擊穿電壓惡化的問題。為實現上述目的及其他相關目的，本發明提供一種SiGe-HBT晶體管的制備方法， 包括提供一半導體襯底，在該襯底上制備出次集電區，并在所述次集電區上形成藉由淺槽隔離區隔離出的集電區；依據預設的集電區和基區的摻雜濃度確定出空間電荷區的寬度及其在所述集電區中的位置；利用離子注入技術在所述的集電區和空間電荷區重疊區域中形成摻雜濃度相等的P+層與N+層組成的疊層；在所述集電區上制備包括本征SiGe層、基區P-SiGe = C層、以及重摻雜的P+多晶硅外基區層的基區，以在所述集電區和基區的接觸界面形成一集電極-基極結空間電荷區， 且在所述P+多晶硅外基區層上制備出發射極蓋帽層和發射區；分別在所述的基區、發射區、次集電區分別上制備出基極接觸、發射極接觸、集電極接觸。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層中注入的離子為磷或砷。可選地，所述的SiGe-HBT晶體管的制備方法中，所述N+層中注入的離子為硼。可選地，所述的SiGe-HBT晶體管的制備方法中，其特征在于，所述摻雜濃度值范圍為IO17CnT3 1018cm_3，且所述摻雜濃度值呈高斯分布。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層或N+層的摻雜濃度值小于基區P-SiGe C層的摻雜濃度值。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層或N+層的摻雜濃度值大于集電區的摻雜濃度值。可選地，所述的SiGe-HBT晶體管的制備方法，其特征在于，所述P+層和N+層的厚度為IOnm 90nm。本發明的另一個目的是提供一種Sife-HBT晶體管結構，包括次集電區及形成于所述次集電區上且由淺槽隔離區隔離出的集電區，且所述次集電區上形成有集電極接觸；基區，形成于所述集電區之上，包括本征SiGe層、重摻雜的P+多晶硅外基區層以及位于所述的本征SiGe層和重摻雜的P+多晶硅外基區層之間的基區P_SiGe:C層，所述集電區和基區的接觸界面形成有一集電極-基極結空間電荷區，且所述重摻雜的P+多晶硅外基區層上形成有基極接觸；發射區，形成于所述P+多晶硅外基區層和發射極蓋帽層上，且形成有發射極接觸；所述的集電區和空間電荷區重疊區域中形成有摻雜濃度相等的P+層與N+層組成
的疊層。可選地，所述SiGe-HBT晶體管集電區中，所述P+層中注入的離子為磷或砷。可選地，所述SiGe-HBT晶體管集電區中，所述N+層中注入的離子為硼。可選地，所述P+層與N+層的摻雜濃度值范圍為IO17CnT3 1018cnT3，且所述摻雜濃度值呈高斯分布。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層或N+層的摻雜濃度值小于基區P-SiGe C層的摻雜濃度值。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層或N+層的摻雜濃度值大于集電區的摻雜濃度值。可選地，所述的SiGe-HBT晶體管的制備方法中，所述P+層或N+層的厚度為IOnm 90nmo如上所述，本發明的一種SiGe異質結雙晶體管及其制備方法，具有以下有益效果本發明通過在所述的集電區和空間電荷區重疊區域中形成摻雜濃度相等的P+層與N+層組成的疊層值，不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況。由于電子速度飽和效應，只要電子在到達勢壘區電場峰值之前，已經到達最大動能，即便是在增加電場強度，其速度也基本不改變，此結構可以將電場峰值推在最大電子動能之后。即電子在到達電場峰值時就已經速度飽和，所以它不在依賴電場強度而變化，這樣就顯著減少了電離碰撞的幾率，從而提升基極-集電極雪崩擊穿電壓。換個角度，在保持擊穿電壓不變的情況下，適當增加集電區摻雜濃度，高的摻雜濃度使空間電荷區變窄，即可提高特征頻率fT，而且較薄的集電結勢壘區又可抑制雪崩擊穿效應，由此形成了良性循環。


圖1顯示為現有技術中的一種SiGe-HB T晶i體管結構示意圖。
圖2a,2c及2d顯示為本發明制備SiGe-HBT晶體管的不同步驟中所形成的結構示意圖。
圖2b顯示為本發明所要制備的SiGe-HB T晶體管中集電結空間電荷區的位置示意圖。
元件標號說明
11次集電區
12深槽隔離區
13淺槽隔離區
14集電區
15集電極-基極結空間電荷區
16基區160本征 SiGe 層161基區 P-SiGe: C162重摻雜的P+多晶硅外基區17N+-Si 層18P+-Si 層19發射極蓋帽層20集電極接觸21基極接觸22發射區23發射極接觸24空間隔離區
具體實施例方式以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書 所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實 施方式加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離 本發明的精神下進行各種修飾或改變。請參閱圖加至圖2d。需要說明的是，本實施例中所提供的圖示僅以示意方式說明 本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數 目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為ー種隨意的改變，且其 組件布局型態也可能更為復雜。下面結合說明書附圖進ー步說明本發明提供的ー種SiGe-HBT晶體管及其制備方 法，為了示出的方便附圖并未按照比例繪制，特此述明。實施例一對照附圖2a_2d對本發明提供的ー種SiGe-HBT晶體管的制備方法做進ー步的解 釋和說明。首先，如圖加所示的結構是使用本領域技術人員所熟知的常規エ藝手段來制備 的，所述的材料也是本領域技術人員所熟知的常規材料。例如，一般SiGe異質結雙晶體管 制作在半導體襯底上(圖中未示出)，襯底材料選自Si、Ge、GeSi中的ー種，但不限于這些 材料。襯底可以選用N型或P型襯底，這取決于制作的器件的類型。在圖加中的結構包括在半導體襯底(圖中未示出)上形成的次集電區11，次集電 區11采用常規的離子注入或外延生長的エ藝以形成，然后在所述次集電區11和深槽隔離 12上形成淺槽隔離區13。在淺槽隔離區13形成后，采用離子注入或激活退火方法在雙極 器件區即兩個淺槽隔離區13之間形成集電區14。其中，在半導體襯底(圖中未示出)上形 成的用來隔離次集電區11的深槽隔離區12和用來隔離集電區14的淺槽隔離區13所采用 的エ藝是常規的光刻、腐蝕和溝槽隔離填充。接著在次集電區11上制備集電極接觸20。其次，依據預設的集電區及基區的摻雜濃度確定出空間電荷區的寬度及其在集電 區中的位置。如圖2b所示，集電區14為η型區，有均勻施主雜質濃度ND，基區16為ρ型區，有均勻受主雜質濃度Na。集電極-基極結空間電荷區15(也稱作勢壘區)的寬度為、 =Xn+Xp，Xn為η型區的空間電荷區寬度，)(ρ為P型區空間電荷區寬度，且由于半導體滿足電中性條件，空間電荷區15內正負電荷總量相等，即NAX)(P = N11XXn,可以看到空間電荷區15 的寬度與其所在區的雜質濃度成反比。雜質濃度高的一邊空間電荷區寬度小，雜質濃度低的一邊空間電荷區寬度大。依據以下公式計算出空間電荷區的寬度最大電場強度忒(1)接觸電勢差=⑵ 空間電荷區寬度& =Xn=,
產說；(3)
\ qND其中，電荷量q = 1. 6 X 10_19C，真空介電常數ε ^ = 8. 85 X 10_14F/Cm，硅的介電常數、=11. 9，Nd表示施主雜質濃度，\表示空間電荷區寬度，Xn表示η型區的空間電荷區寬度。從上式可以看出(1)單邊突變結的接觸電勢差Vd隨著低摻雜一邊的雜質濃度的增加而增高。(2)單邊突變結的空間電荷區寬度隨雜質濃度增大而下降。空間電荷區幾乎全部在輕摻雜的一邊，因而能帶彎曲主要發生于這一區域。本發明中涉及到的基極-集電極ρ+η突變結，Na遠大于Nd，則Xn遠大于Xp,即基區 16中電荷密度很大，使空間電荷區的擴散幾乎都發生在集電區14中，因而推出Xd ^ Xn0空間電荷區的寬度及在集電區的位置如圖2b所示(為便于閱圖或理解，圖中示出的空間電荷區15是理想的矩形狀)。再次，如圖2c所示(為便于閱圖或理解，圖中示出的N+層17與P+層18是理想的矩形狀)。根據上一步所確定的空間電荷區15在集電區14的位置，利用離子注入技術在所述的集電區14和空間電荷區15重疊區域中形成摻雜濃度相等的N+層17與P+層18組成的疊層，且所述疊層中N+層17與P+層18的順序可以互換。所述P+層18中注入的離子為磷或砷，所述N+層17中注入的離子為硼，并且所述P+層18和N+層17的摻雜濃度值范圍為IO17CnT3 1018cm_3，且摻雜濃度值呈高斯分布。根據空間電荷區15的寬度可以調節P+ 層18和N+層17的厚度，范圍為IOnm 90nm。在所述的集電區14和空間電荷區15重疊區域中形成摻雜濃度相等的N+層17與 P+層18組成的疊層，這種結構不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況。由于電子速度飽和效應，只要電子在到達勢壘區電場峰值之前，已經到達最大動能，即便是在增加電場強度，其速度也基本不改變，因此，本發明的方案可以將電場峰值推在最大電子動能之后，也即電子在到達電場峰值時就已經速度飽和，所以它不在依賴電場強度而變化，這樣就顯著減少了電離碰撞的幾率，從而提升基極-集電極結的雪崩擊穿電壓，或在保持穿電壓不變的情況下，適當增加集電區14的摻雜濃度，高的摻雜使空間電荷區15變窄，即可提高特征頻率fT，而且較薄的空間電荷區15又可抑制雪崩擊穿效應， 由此形成了良性循環。最后，如圖2d所示。在所述集電區14及淺槽隔離區13上制備包括本征SiGe層 160(由于本征SiGe層160的厚度較薄，一般研究者在定量研究、分析SiGe HBT頻率等特性時均忽略本征層的存在)、基區P-SiGe = C層161 (C摻雜的P-SiGe)、以及重摻雜的P+多晶硅外基區層162的基區16，且在所述P+多晶硅外基區層162上制備基極接觸21 ；其中，由于基區16是重摻雜，熱處理過程會引起基區16中的離子例如B(硼)向集電區14擴散，導致異質結和Pn結不重合，器件性能嚴重退化，為了抑制這種情況的發生，研究人員普遍采用的方法是在異質集電結界面添加一層薄的本征SiGe層160，所述本征SiGe層160能有效地阻擋基區16硼離子向集電區14的擴散。本發明結構中引入本征SiGe層160，采用現有技術中常規工藝，例如超高真空化學氣象淀積(UHV/CVD)。此外，本發明結構中還引入了發射極蓋帽層19，用來控制發射區22的側向腐蝕。然后在發射極蓋帽層19上形成發射區 22和發射極接觸23，且發射區22與基區16之間形成空間隔離區對，采用常規的光刻和腐蝕工藝形成發射區22的結構，如圖2d所示。具體地，所述的SiGe-HBT晶體管的制備方法中，所述N+層17或P+層18的摻雜濃度值小于基區P-SiGe = C層161的摻雜濃度值，且所述N+層17或P+層18的摻雜濃度值大于集電區14的摻雜濃度值。本領域技術人員可以理解的是，在本實施例中以NPN型SiGe-HBT晶體管為示例說明了本發明的制備方法，但是本發明的方案同樣適用于PNP型SiGe-HBT晶體管。本實施例中，SiGe異質結雙晶體管的制備方法通過采用離子注入技術，在集電區與空間電荷區重疊區域中形成摻雜濃度相等的P+層與N+層組成的疊層，所述P+層或N+層的摻雜濃度值呈高斯分布，且其濃度值小于基區的摻雜濃度值，大于集電區的摻雜濃度值。 該方案不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況，在保證不犧牲渡越時間、截止頻率以及最大振蕩頻率的情況下，提高基極-集電極擊穿電壓，或者在保證擊穿電壓不惡化的情況下，增加集電區摻雜濃度，提高空間電荷區渡越時間和截止頻率。實施例二本發明還提供一種SiGe-HBT晶體管結構，如圖2d所示，包括由深槽隔離12隔離出的次集電區11，及形成于所述次集電區11上且由淺槽隔離區13隔離出的集電區14，且所述次集電區上形成有集電極接觸20。基區16，形成于所述集電區14及淺槽隔離區13之上，包括本征SiGe層160、重摻雜的P+多晶硅外基區層162以及位于所述的本征SiGe層160和重摻雜的P+多晶硅外基區層162之間的基區P-SiGe = C層161，所述集電區14和基區16的接觸界面形成有一集電極-基極結空間電荷區15，且所述P+多晶硅外基區層162層上形成有基極接觸21。發射區22，形成于所述P+多晶硅外基區層162和發射極蓋帽層19之上，且形成有發射極接觸23，且發射區22與重摻雜的P+多晶硅外基區層162之間有空間隔離區M。具體地，所述P+層18中注入的離子為磷或砷，所述N+層17中注入的離子為硼；所述N+層17和P+層18的摻雜濃度值范圍為IO17 1018cm_3，且所述摻雜濃度值呈高斯分布； 所述N+層17或P+層18的摻雜濃度值小于基區P_SiGe:C層161的摻雜濃度值；所述N+層 17或P+層18的摻雜濃度值大于集電區14的摻雜濃度值。進一步具體地，根據分布在集電區14中的空間電荷區15的寬度可以調節所述N+層17或P+層18的厚度，范圍為IOnm到 90nmo所述P+層或N+層組成的疊層結構不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況，在保證不犧牲渡越時間、截止頻率以及最大振蕩頻率的情況下，提高基極-集電極擊穿電壓，或者在保證擊穿電壓不惡化的情況下，增加集電區摻雜濃度，提高空間電荷區渡越時間和截止頻率。本領域技術人員可以理解的是，在本實施例中以 NPN型SiGe-HBT晶體管為示例說明了本發明的結構，但是本發明的方案同樣適用于PNP型 SiGe-HBT晶體管。綜上所述，本發明通過采用離子注入技術，在空間電荷區域中先注入硼形成一道 N+層，然后在N+層上方注入磷或砷形成一道P+層，且P+層濃度值與N+層濃度值相同，且呈高斯分布，厚度在十到幾十納米(具體厚度根據耗盡層寬度調節)。這種結構不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況。由于電子速度飽和效應，只要電子在到達勢壘區電場峰值之前，已經到達最大動能，即便是在增加電場強度，其速度也基本不改變，因此，本發明的方案可以將電場峰值推在最大電子動能之后，也即電子在到達電場峰值時就已經速度飽和，所以它不在依賴電場強度而變化，這樣就顯著減少了電離碰撞的幾率，從而提升基極-集電極結的雪崩擊穿電壓，或在保持穿電壓不變的情況下，適當增加集電區的摻雜濃度，高的摻雜使空間電荷區變窄，即可提高特征頻率fT，而且較薄的空間電荷區又可抑制雪崩擊穿效應，由此形成了良性循環。上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
權利要求
1.一種SiGe-HBT晶體管的制備方法，其特征在于，包括提供一半導體襯底，在該襯底上制備出次集電區，并在所述次集電區上形成藉由淺槽隔離區隔離出的集電區；依據預設的集電區和基區的摻雜濃度確定出空間電荷區的寬度及其在所述集電區中的位置；利用離子注入技術在所述的集電區和空間電荷區重疊區域中形成摻雜濃度相等的P+ 層與N+層組成的疊層；在所述集電區上制備包括本征SiGe層、基區P-SiGe = C層、以及重摻雜的P+多晶硅外基區層的基區，以在所述集電區和基區的接觸界面形成一集電極-基極結空間電荷區，且在所述P+多晶硅外基區層上制備出發射極蓋帽層和發射區；分別在所述的基區、發射區、次集電區分別上制備出基極接觸、發射極接觸、集電極接觸。
2.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述P+層中注入的離子為磷或砷。
3.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述N+層中注入的離子為硼。
4.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述摻雜濃度值范圍為IO17CnT3 1018cm_3，且所述摻雜濃度值呈高斯分布。
5.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述P+層或N+層的摻雜濃度值小于基區P_SiGe:C層的摻雜濃度值。
6.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述P+層或N+層的摻雜濃度值大于集電區的摻雜濃度值。
7.根據權利要求1所述的SiGe-HBT晶體管的制備方法，其特征在于，所述P+層和N+層的厚度為IOnm 90nm。
8.—種SiGe-HBT晶體管，其特征在于，包括次集電區及形成于所述次集電區上且由淺槽隔離區隔離出的集電區，且所述次集電區上形成有集電極接觸；基區，形成于所述集電區之上，包括本征SiGe層、重摻雜的P+多晶硅外基區層以及位于所述的本征SiGe層和重摻雜的P+多晶硅外基區層之間的基區P_SiGe:C層，所述集電區和基區的接觸界面形成有一集電極-基極結空間電荷區，且所述重摻雜的P+多晶硅外基區層上形成有基極接觸；發射區，形成于所述P+多晶硅外基區層和發射極蓋帽層上，且形成有發射極接觸； 所述的集電區和空間電荷區重疊區域中形成有摻雜濃度相等的P+層與N+層組成的疊層。
9.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述P+層中注入的離子為磷或砷。
10.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述N+層中注入的離子為硼。
11.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述P+層和N+層的摻雜濃度值范圍為IO17CnT3 1018cm_3，且所述摻雜濃度值呈高斯分布。
12.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述P+層或N+層的摻雜濃度值小于基區P_SiGe:C層的摻雜濃度值。
13.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述P+層或N+層的摻雜濃度值大于集電區的摻雜濃度值。
14.根據權利要求8所述的SiGe-HBT晶體管，其特征在于，所述P+層或N+層的厚度為 IOnm 90nmo
全文摘要
本發明提供一種SiGe-HBT晶體管及其制備方法，屬于微電子與固體電子領域。該SiGe異質結雙晶體管的制備方法通過采用離子注入技術，在集電區與空間電荷區重疊區域中形成摻雜濃度相等的P+層與N+層組成的疊層，所述P+層或N+層的摻雜濃度值呈高斯分布，且其濃度值小于基區的摻雜濃度值，大于集電區的摻雜濃度值。本發明的方案不僅可以改變局部勢壘區電場值大小，還可以改變勢壘區電場的分布情況，在保證不犧牲渡越時間、截止頻率以及最大振蕩頻率的情況下，提高基極-集電極擊穿電壓，或者在保證擊穿電壓不惡化的情況下，增加集電區摻雜濃度，提高空間電荷區渡越時間和截止頻率。
文檔編號H01L21/331GK102569069SQ201210062609
公開日2012年7月11日 申請日期2012年3月9日 優先權日2012年3月9日
發明者伍青青, 余濤, 柴展, 羅杰馨, 陳靜 申請人:中國科學院上海微系統與信息技術研究所