專利名稱：閃存單元結構以及閃存裝置的制作方法
技術領域：
本發明涉及半導體領域，更具體地說，本發明涉及一種閃存單元結構以及采用了該閃存單元結構的閃存裝置。
背景技術：
閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研究的熱點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展和各類電子產品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非易變性存儲器。閃存的運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目的，使存儲在存儲器中的數據不會因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結構。如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額，成為發展最快的非揮發性半導體存儲器。隨著消費電子產品和商用電子產品等的進步，為了實現消費電子產品和商用電子產品的小型化和便攜性，希望其中的存儲裝置能夠進一步小型化，即對于閃存裝置，希望能夠縮減器件尺寸、增加器件集成密度。
發明內容
本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種有利于縮減器件尺寸、增加器件集成密度的閃存單元結構以及采用了該閃存單元結構的閃存裝置。根據本發明的第一方面，提供了一種一種閃存單元結構，其包括L形ONO結構、布置在所述L形ONO結構的直角內側的控制柵極多晶硅、布置在所述控制柵極多晶硅的相對于所述L形ONO結構的另一側的二氧化硅區域、布置在所述二氧化硅區域的相對于所述控制柵極多晶硅的另一側的字線多晶硅、以及布置在所述L形ONO結構的相對于所述控制柵極多晶硅的另一側的位線。優選地，所述閃存單元結構與字線多晶硅側的另一閃存單元結構共用字線多晶硅。優選地，所述閃存單元結構與所述另一閃存單元結構相對于所述共用的字線多晶硅的對稱軸對稱布置。優選地，在對所述閃存單元結構進行擦除時，使位線懸浮，對控制柵極多晶硅加-8V的電壓，對所述閃存單元結構所在的襯底加8V的電壓。優選地，在對所述閃存單元結構進行編程時，對位線加5V的電壓，對控制柵極多晶硅加8V的電壓，對所述閃存單元結構所在的襯底加OV的電壓，對字線多晶硅加I. 5V的電壓。優選地，在對所述閃存單元結構進行讀取時，對位線加IV的電壓，對控制柵極多晶硅加OV的電壓，對所述閃存單元結構所在的襯底加OV的電壓，對字線多晶硅加3V的電壓。優選地，在對所述閃存單元結構進行編程時，對所述另一閃存單元結構的位線加大小等于Vdp的電壓，對所述另一閃存單元結構的控制柵極多晶硅2加5V的電壓。優選地，在對所述閃存單元結構進行讀取時，對所述另一閃存單元結構的位線加 OV的電壓，對所述另一閃存單元結構的控制柵極多晶硅加5V的電壓。根據本發明的第二方面，提供了一種采用了根據本發明第一方面所述的閃存單元結構的閃存裝置。本發明提出一種新型的閃存單元結構以及閃存裝置，充分利用硅襯底垂直方向的尺寸，實現“L”形的溝道，利用ONO結構作為存儲材料，可以完成讀、寫、搽寫的操作。與傳統閃存器件相比，器件溝道的主要部分位于硅襯底垂直方向，這樣可以更有利于縮減器件尺寸，增加器件集成密度。
結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中圖I示意性地示出了根據本發明實施例的閃存單元結構。圖2示意性地示出了根據本發明另一實施例的閃存單元結構。需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。圖I示意性地示出了根據本發明實施例的閃存單元結構。如圖I所示，根據本發明實施例的閃存單元結構包括L形 0勵((^1(16-祖丨1^(16-(^1(16，二氧化硅/氮化硅/二氧化硅)結構I、布置在L形ONO結構I 的直角內側的控制柵極多晶硅2、布置在控制柵極多晶硅2的相對于L形ONO結構I的另一側的二氧化硅區域3、布置在二氧化硅區域3的相對于控制柵極多晶硅2的另一側的字線多晶硅4、以及布置在L形ONO結構I的相對于控制柵極多晶硅2的另一側的位線5。更進一步地，在對圖I所示的根據本發明實施例的閃存單元結構進行擦除時，使位線5懸浮，對控制柵極多晶硅2加-8V的電壓，對閃存單元結構所在的襯底加8V的電壓。在對圖I所示的根據本發明實施例的閃存單元結構進行編程時，對位線5加5V的電壓，對控制柵極多晶硅2加8V的電壓，對閃存單元結構所在的襯底加OV的電壓，對字線多晶硅4加1.5V的電壓。在對圖I所示的根據本發明實施例的閃存單元結構進行讀取時，對位線5加IV的電壓，對控制柵極多晶硅2加OV的電壓，對閃存單元結構所在的襯底加OV的電壓，對字線多晶硅4加3V的電壓。進一步地，圖2示意性地示出了根據本發明另一實施例的閃存單元結構。如圖2所示，優選地，上述閃存單元結構與字線多晶硅側的另一閃存單元結構共用字線多晶硅。并且，優選地，如圖2所示，所述閃存單元結構與所述另一閃存單元結構相對于所述共用的字線多晶硅的對稱軸A-A對稱布置。由此，所述共用的字線多晶硅的對稱軸A-A 也是所述閃存單元結構與所述另一閃存單元結構的對稱軸。對于圖2所示的根據本發明另一實施例的閃存單元結構，類似地，在對圖2所示的閃存單元結構進行擦除時，使所述閃存單元結構與所述另一閃存單元結構的位線5懸浮， 對所述閃存單元結構與所述另一閃存單元結構的控制柵極多晶硅2都加-8V的電壓，對所述閃存單元結構與所述另一閃存單元結構所在的襯底都加8V的電壓。在對圖2所示的根據本發明另一實施例的閃存單元結構中的一個閃存單元結構進行編程時，對于編程的閃存單元結構，對位線5加5V的電壓，對控制柵極多晶硅2加8V 的電壓，對閃存單元結構所在的襯底加OV的電壓，對字線多晶硅4加I. 5V的電壓。而對于與編程的閃存單元結構的相鄰的閃存單元結構，對位線加大小等于Vdp (Vdp是保持編程時恒電流的位線的電壓，會自動調節大小)的電壓，對控制柵極多晶硅加5V的電壓。在對圖2所示的根據本發明另一實施例的閃存單元結構中的一個閃存單元結構進行讀取時，對于所讀取的閃存單元結構，對位線5加IV的電壓，對控制柵極多晶硅2加OV 的電壓，對閃存單元結構所在的襯底加OV的電壓，對字線多晶硅4加3V的電壓。而對于與所讀取的閃存單元結構相鄰的閃存單元結構，對位線加OV的電壓，對控制柵極多晶硅加5V 的電壓。根據本發明的另一實施例，本發明還提供一種采用了上述圖I所示或圖2所示的閃存單元結構的閃存裝置。可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例并非用以限定本發明。對于任何熟悉本領域的技術人員而言，在不脫離本發明技術方案范圍情況下， 都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種閃存單元結構，其特征在于包括L形ONO結構、布置在所述L形ONO結構的直角內側的控制柵極多晶硅、布置在所述控制柵極多晶硅的相對于所述L形ONO結構的另一側的二氧化硅區域、布置在所述二氧化硅區域的相對于所述控制柵極多晶硅的另一側的字線多晶硅、以及布置在所述L形ONO結構的相對于所述控制柵極多晶硅的另一側的位線。
2.根據權利要求I所述的閃存單元結構，其特征在于，所述閃存單元結構與字線多晶硅側的另一閃存單元結構共用字線多晶硅。
3.根據權利要求2所述的閃存單元結構，其特征在于，所述閃存單元結構與所述另一閃存單元結構相對于所述共用的字線多晶硅的對稱軸對稱布置。
4.根據權利要求I至3之一所述的閃存單元結構，其特征在于，在對所述閃存單元結構進行擦除時，使位線懸浮，對控制柵極多晶硅加-8V的電壓，對所述閃存單元結構所在的襯底加8V的電壓。
5.根據權利要求I至3之一所述的閃存單元結構，其特征在于，在對所述閃存單元結構進行編程時，對位線加5V的電壓，對控制柵極多晶硅加8V的電壓，對所述閃存單元結構所在的襯底加OV的電壓，對字線多晶硅加I. 5V的電壓。
6.根據權利要求I至3之一所述的閃存單元結構，其特征在于，在對所述閃存單元結構進行讀取時，對位線加IV的電壓，對控制柵極多晶硅加OV的電壓，對所述閃存單元結構所在的襯底加OV的電壓，對字線多晶硅加3V的電壓。
7.根據權利要求3所述的閃存單元結構，其特征在于，在對所述閃存單元結構進行編程時，對所述另一閃存單元結構的位線加大小等于Vdp的電壓，對所述另一閃存單元結構的控制柵極多晶硅2加5V的電壓。
8.根據權利要求3所述的閃存單元結構，其特征在于，在對所述閃存單元結構進行讀取時，對所述另一閃存單元結構的位線加OV的電壓，對所述另一閃存單元結構的控制柵極多晶硅加5V的電壓。
9.一種采用了根據權利要求I至5之一所述的閃存單元結構的閃存裝置。
全文摘要
本發明提供了閃存單元結構以及閃存裝置。根據本發明的閃存單元結構包括L形ONO結構、布置在L形ONO結構的直角內側的控制柵極多晶硅、布置在控制柵極多晶硅的相對于所述L形ONO結構的另一側的二氧化硅區域、布置在二氧化硅區域的相對于控制柵極多晶硅的另一側的字線多晶硅、以及布置在L形ONO結構的相對于控制柵極多晶硅的另一側的位線。本發明提出一種新型的閃存單元結構以及閃存裝置，充分利用硅襯底垂直方向的尺寸，實現L形的溝道，利用ONO結構作為存儲材料，可以完成讀、寫、搽寫的操作。與傳統閃存器件相比，器件溝道的主要部分位于硅襯底垂直方向，這樣可以更有利于縮減器件尺寸，增加器件集成密度。
文檔編號H01L29/10GK102593158SQ20121006196
公開日2012年7月18日 申請日期2012年3月9日 優先權日2012年3月9日
發明者張 雄 申請人:上海宏力半導體制造有限公司