非平面晶體管鰭狀物制造方法
【專利摘要】本說明書涉及制造具有非平面晶體管的微電子器件的領域。本說明書的實施例涉及非平面晶體管內鰭狀物的摻雜，其中，諸如電介質材料的共形阻擋材料層可以用于在整個非平面晶體管鰭狀物中實現基本上均勻的摻雜。
【專利說明】非平面晶體管鰭狀物制造
【技術領域】
[0001]本說明書的實施例總體上涉及微電子器件制造領域，更具體地，涉及非平面晶體管的制造。
【專利附圖】
【附圖說明】
[0002]在說明書所包括的部分中特別指出并清楚地要求了本公開內容的主題。依據以下的說明和所附權利要求并結合附圖，本公開內容的前述及其他特征會變得更完全清楚。會理解，附圖僅示出了根據本公開內容的幾個實施例，因此不應認為是限制其范圍。通過使用附圖，將借助額外的特征和細節來說明本公開內容，以使得可以更易于確定本公開內容的優點，在附圖中:
[0003]圖1是非平面晶體管的透視圖；
[0004]圖2示出了本領域中公知的實現非平面晶體管鰭狀物(fin)的技術的俯視圖。
[0005]圖3示出了本領域中公知的實現非平面晶體管鰭狀物的技術的側截面圖。
[0006]圖4示出了根據本說明書的實施例的在多個非平面晶體管鰭狀物上沉積共形阻擋層的側截面圖。
[0007]圖5示出了根據本說明書的實施例的去除了圖4的共形阻擋層的一部分并以摻雜劑注入了露出的非平面晶體管鰭狀物的側截面圖。
[0008]圖6是根據本說明書的實施例的使用共形阻擋層來注入所選非平面晶體管鰭狀物的過程的流程圖。
【具體實施方式】
[0009]在以下的【具體實施方式】部分中參考了附圖，其作為舉例說明示出了特定實施例，在其中可以實踐所要求的主題。充分詳細地說明了這些實施例，以使得本領域技術人員能夠實踐主題。會理解，盡管不同，但多個實施例不一定是相互排斥的。例如，在不脫離所要求主題的精神和范圍的情況下，本文結合一個實施例所述的具體特征、結構或特性可以在其他實施例中實現。本說明書中對“一個實施例”或“實施例”的提及表示結合該實施例說明的具體特征、結構或特性包括在本發明所包含的至少一個實現方式中。因此，使用短語“一個實施例”或“在實施例中”不一定指代相同的實施例。另外，會理解，在不脫離所要求主題的精神和范圍的情況下，可以修改每一個公開的實施例中單個元件的位置或布置。因此，以下的【具體實施方式】部分不應理解為限制性意義，主題的范圍僅由適當解釋的所附權利要求連同所附權利要求被賦予的等價物的全部范圍一起來定義。在附圖中，相似的附圖標記在全部幾個附圖中指代相同或相似的元件或功能實體，其中所示的元件彼此不一定是按照比例的，相反地可以放大或縮小單個元件，以便更易于在本說明書的環境下理解元件。
[0010]在諸如三柵晶體管和FinFET之類的非平面晶體管的制造中，非平面半導體主體可以用于形成能夠以極小的柵極長度(例如小于約30nm)完全耗盡的晶體管。這些半導體主體通常是鰭形的，從而通稱為晶體管“鰭狀物”。例如，在三柵晶體管中，晶體管鰭狀物具有形成于塊體(bulk)半導體襯底或絕緣體上娃結構襯底上的上表面和兩個相反(opposing)側壁。可以在半導體主體的上表面和側壁上形成柵極電介質,并可以在半導體主體的上表面上的柵極電介質之上、相鄰于半導體主體的側壁上的柵極電介質形成柵極電極。這樣，由于柵極電介質和柵極電極相鄰于半導體主體的三個表面，就形成了三個分離的溝道和柵極。由于形成了三個分離的溝道，所以在晶體管導通時，可以完全耗盡半導體主體。對于finFET晶體管，柵極材料和電極僅接觸半導體主體的側壁，以致于形成兩個分離的溝道(而不是三柵晶體管中的三個)。
[0011 ] 本說明書的實施例涉及在非平面晶體管內的鰭狀物的摻雜，其中，共形阻擋材料層可以用于在整個非平面晶體管鰭狀物中實現基本上均勻的摻雜。
[0012]圖1是多個非平面晶體管IOO1和IOO2 (顯示為“組”)的透視圖，包括形成于晶體管鰭狀物上的多個柵極，晶體管鰭狀物形成于襯底上。在本公開內容的實施例中，襯底102可以是單晶硅襯底。襯底102也可以是其他類型的襯底，例如絕緣體上硅(“SOI”)、鍺、砷化鎵、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銻化鎵等，其中任何一種都可以與硅組合。
[0013]示出為三柵晶體管的每一個非平面晶體管IOO1和IOO2包括晶體管鰭狀物112丨和1122，其可以具有諸如二氧化硅(SiO2)的絕緣區104，位于每一個晶體管鰭狀物112i和1122之間，以及在非平面晶體管IOO1和IOO2自身之間。可以借助任何公知的制造工藝來形成絕緣區104，如同本領域技術人員會理解的那樣。
[0014]每一個晶體管鰭狀物112工和1122都可以分別具有上表面IH1和1142,和一對橫向相反的側壁，側壁Iie1和1162與相反的側壁Iis1和iis2。
[0015]如圖1進一步示出的，可以分別在晶體管鰭狀物112工和1122的每一個之上形成至少一個晶體管柵極132^132^132^通過在晶體管鰭狀物上表面IH1和1142上或相鄰于它們，并在晶體管鰭狀物側壁Iie1和1162和相反的晶體管鰭狀物側壁Iis1和Iis2上或相鄰于它們形成柵極電介質層^七和口七來制造晶體管柵極口〗”^〗”^〗^可以分別在柵極電介質層13+和1342上或相鄰于它們形成柵極電極136^136^136^在本公開內容的一個實施例中，晶體管鰭狀物1121和1122分別在與晶體管柵極1321、1322、1323基本上垂直的方向上延伸。
[0016]可以由任何公知的柵極電介質材料來形成柵極電介質層131和1342，包括但不限于，二氧化硅(Si02)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)和高k電介質材料，例如，氧化鉿、鉿娃氧化物、氧化鑭、鑭招氧化物、氧化錯、錯娃氧化物、氧化鉭、氧化鈦、鋇銀鈦氧化物、鋇鈦氧化物、銀鈦氧化物、氧化釔、氧化招、鉛鈧鉭氧化物和銀酸鋅鉛。可以借助公知的技術來形成柵極電介質層131和1342，例如通過沉積柵極電極材料，例如化學氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、原子層沉積(“ALD”)，隨后以公知的光刻法和蝕刻技術對柵極電極材料進行構圖，如同本領域技術人員會理解的那樣。
[0017]柵極電極136ρ1362、1363可以由任何適合的柵極電極材料來形成。在本公開內容的實施例中，柵極電極136^136^1363可以由包括但不限于以下的材料形成:多晶娃、鶴、釕、鈀、鉬、鈷、鎳 、鉿、鋯、鈦、鉭、鋁、碳化鈦、碳化鋯、碳化鉭、碳化鉿、碳化鋁、其他金屬碳化物、金屬氮化物、和金屬氧化物。柵極電極136ρ1362、1363可以借助公知的技術來形成，例如通過均厚沉積柵極電極材料，隨后以公知的光刻法和蝕刻技術對柵極電極材料進行構圖，如同本領域技術人員會理解的那樣。[0018]可以分別在柵極電極136ρ1362、1363的相反側上的晶體管鰭狀物112JP1122中形成源極區和漏極區(未示出)。可以通過摻雜晶體管鰭狀物1121和1122來形成源極和漏極區。如同本領域技術人員會理解的，摻雜是為了改變其導電性和電子特性，而將雜質引入半導體材料的過程。這通常借助統稱為“摻雜劑”的P型離子(例如硼)或N型離子(例如磷)的離子注入來實現。
[0019]為了實現沿晶體管鰭狀物IU1和1122的高度H (見圖3)的均勻摻雜，摻雜劑可以從晶體管鰭狀物IU1和1122的任一側(例如朝向側壁116/1162和朝向側壁IIS1ZllS2)以一定角度(例如，圖3和5的箭頭144和146所示的)注入到晶體管鰭狀物I^1和1122中。通過從晶體管鰭狀物112JP 1122的任一側以一定角度注入摻雜劑，主要通過橫向相反的側壁對來注入摻雜劑，例如晶體管鰭狀物側壁IiejP IIS1以及相反的晶體管鰭狀物側壁1162和1182(見圖1)。如本領域技術人員會理解的，來自晶體管鰭狀物112i和1122的每一側的相同注入可以實現橫跨晶體管鰭狀物I^1和1122的高度H (見圖3)的均勻摻雜，這對于非平面晶體管(例如，圖1的非平面晶體管IOO1和IOO2)的最佳性能可以是重要的。會理解，注入可以垂直于襯底102，即基本上直接注入晶體管鰭狀物上表面IH1和1142。
[0020]如圖2和3所示，在注入摻雜劑的傳統過程中，可以用諸如光致抗蝕劑材料的相對厚的阻擋材料層142來覆蓋不注入摻雜劑的區域(示出為晶體管鰭狀物112J。為了清楚，如圖1所示的絕緣區104和襯底102都沒有在圖2和3中示出，且將柵極電極簡單地標記為元件136。
[0021]阻擋材料層142可以用公知的沉積和光刻技術來形成，其中，阻擋材料層142可以沉積在整個結構之上，之后是用光刻技術形成蝕刻掩模，并蝕刻掉部分阻擋材料層142，以露出預期的區域(即晶體管鰭狀物11?)。然而，盡管阻擋材料層142可以成功地阻擋晶體管鰭狀物I^1的注入，但阻擋材料層142的相對厚度也可以遮蔽并阻擋對晶體管鰭狀物1122的一些注入，而在此是希望進行所述注入的。阻擋的離子注入示出為虛線箭頭146。未阻擋的離子注入示出為實線箭頭144。
[0022]如可在圖3中見到的，晶體管鰭狀物1122的注入的局部阻擋(即箭頭146)可以導致沿晶體管鰭狀物1122的高度H的不希望出現的不均勻摻雜。對這個問題的一個解決方案是在露出區域和未露出區域之間使用更大的間隔，以致于不出現對晶體管鰭狀物11?的注入的阻擋。然而，如同本領域技術人員會理解的，這個解決方案與不斷按比例減小微電子器件的尺寸的期望相反。
[0023]圖4和圖5示出了本說明書的一個實施例。如圖4所示，可以將阻擋層148共形沉積在晶體管鰭狀物1121和1122之上。如同本領域技術人員會理解的，共形沉積會導致共形的阻擋材料層148，其具有在晶體管鰭狀物112JP1122的表面上的基本上相同的厚度(例如，分別在上表面IH1和側壁1161和IlS1I，及在上表面1142和側壁1162和1182上)。為了清楚，如圖1所示的絕緣區104和襯底102都沒有在圖4和圖5中示出，將柵極電極簡單地標記為元件136。
[0024]共形阻擋材料層148可以包括能夠阻擋所選摻雜劑的注入的任何材料。在一個實施例中，共形阻擋材料層148可以是電介質材料，包括但不限于，二氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、氰化硅、和氧氰化硅。如會理解的，諸如金屬的其他材料，包括原子層沉積的氮化鈦，也可以用作共形阻擋材料層148。共形阻擋材料層148可以以公知的共形沉積技術形成，包括但不限于，化學氣相沉積(“CVD”)、原子層沉積(“ALD”)等。會理解，共形阻擋材料層148的厚度應足以阻擋注入材料。在一個實施例中，共形阻擋材料層148可以大于約2nm。另外，共形阻擋材料層148應足夠薄，以在晶體管鰭狀物(例如元件IH1和1142)之間形成共形層。例如，如果晶體管鰭狀物間隔40nm，那么共形阻擋材料148的厚度應小于約20nm。
[0025]如圖5所示，可以去除一部分共形阻擋材料層148，以露出希望用于注入的晶體管鰭狀物(例如，晶體管鰭狀物1122)。這可以通過借助光刻技術并蝕刻掉共形阻擋材料層148的所選部分而形成蝕刻掩模來實現，如同本領域技術人員會理解的。
[0026]如可在圖5中見到的，共形阻擋材料層148允許沿晶體管鰭狀物1122的高度H的均勻摻雜，因為摻雜劑離子可以從晶體管鰭狀物11?的兩側(例如朝向側壁Iie1Zlie2和朝向側壁118/1182)均勻地注入。阻擋的注入示出為虛線箭頭146，未阻擋的注入示出為實線箭頭144。
[0027]在圖6的流程圖200中示出了在摻雜劑離子注入過程中使用共形阻擋材料層148的一個過程的實施例。如在塊210中定義的，可以在非平面晶體管的晶體管鰭狀物上形成共形阻擋層。如在塊220中定義的，可以在共形阻擋層上的至少一個區域中對光致抗蝕劑材料進行構圖。如在塊230中定義的，可以例如通過蝕刻去除沒有被光致抗蝕劑材料覆蓋的至少一個區域中的共形阻擋層，以露出要由離子注入摻雜的至少一個晶體管鰭狀物。如在塊240中定義的，可以去除光致抗蝕劑材料。如在塊250中定義的，隨后可以由離子注入來摻雜至少一個晶體管鰭狀物。如在塊260中定義的，隨后可以去除共形阻擋材料層。
[0028]會理解，本說明書的主題不必然局限于圖4和5所示的特定應用。如本領域技術人員會理解的，該主題可以應用于其他微電子器件制造應用中。而且，該主題還可以用于微電子器件制造領域以外 的任何適當的應用中。
[0029]這樣，詳細說明了本發明的實施例，會理解，由所附權利要求定義的本發明不受以上說明中闡述的特定細節的限制，在不脫離其精神或范圍的情況下，其許多明顯的變化也是可能的。
【權利要求】
1.一種方法，包括: 在非平面晶體管的多個晶體管鰭狀物上形成共形阻擋材料層； 去除一部分所述共形阻擋材料層，以露出所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物； 在露出的所述至少一個晶體管鰭狀物上執行離子注入；以及 去除所述共形阻擋材料層。
2.根據權利要求1所述的方法，其中，形成共形阻擋層包括形成共形電介質阻擋材料層。
3.根據權利要求2所述的方法，其中，形成共形電介質阻擋層包括形成共形電介質阻擋材料層。
4.根據權利要求1所述的方法，其中，去除一部分所述共形阻擋材料層以露出所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物包括: 對所述共形阻擋材料層的至少一部分上的光致抗蝕劑材料進行構圖； 蝕刻沒有被所述光致抗蝕劑材料覆蓋的區域中的所述共形阻擋材料層；以及 去除所述光致抗蝕劑材料。
5.根據權利要求1所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入。
6.根據權利要求5所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入包括在露出的所述至少一個晶體管鰭狀物的相反側壁上執行成角度的離子注入。
7.根據權利要求1所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行P型離子注入。
8.根據權利要求1所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行N型離子注入。
9.一種方法，包括: 形成具有多個晶體管鰭狀物的非平面晶體管； 在所述多個晶體管鰭狀物上形成共形阻擋材料層，以使得所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物由所述共形阻擋材料層覆蓋，且所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物沒有由所述共形阻擋材料層覆蓋；以及 在沒有由所述共形阻擋材料層覆蓋的所述至少一個晶體管鰭狀物上執行離子注入。
10.根據權利要求9所述的方法，其中，形成所述共形阻擋材料層包括: 在多個晶體管鰭狀物上沉積所述共形阻擋材料層；以及 去除一部分所述共形阻擋材料層，以露出所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物。
11.根據權利要求10所述的方法，其中，去除一部分所述共形阻擋材料層以露出所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物包括: 對所述共形阻擋材料層的至少一部分上的光致抗蝕劑材料進行構圖；以及 蝕刻沒有被所述光致抗蝕劑材料覆蓋的區域中的所述共形阻擋材料層。
12.根據權利要求9所述的方法，進一步包括去除所述共形阻擋材料層。
13.根據權利要求9所述的方法，其中，形成共形阻擋材料層包括形成共形電介質阻擋材料層。
14.根據權利要求9所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入。
15.根據權利要求14所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入包括在露出的所述至少一個晶體管鰭狀物的相反側壁上執行成角度的尚子注入。
16.根據權利要求9所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行P型離子注入。
17.根據權利要求9所述的方法，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行N型離子注入。
18.—種微電子器件,包括: 具有多個晶體管鰭狀物的至少一個非平面晶體管；以及 所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物具有沿所述晶體管鰭狀物的高度的基本上均勻的離子摻雜，其中，摻雜由包括的以下步驟的過程執行: 在所述多個晶體管鰭狀物上形成共形阻擋材料層，以使得所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物由所述共形阻擋材料層覆蓋，且所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物沒有由所述共形阻擋材料層覆蓋；以及 在沒有由所述共形阻擋材料層覆蓋的所述至少一個晶體管鰭狀物上執行離子注入。
19.根據權利要求18所述的微電子器件，其中，形成所述共形阻擋材料層包括: 在多個晶體管鰭狀物上沉積所述共形阻擋材料層；以及 去除一部分所述共形阻擋材料層，以露出所述多個晶體管鰭狀物中的至少一個晶體管鰭狀物。
20.根據權利要求19所述的微電子器件，其中，去除一部分所述共形阻擋材料層以露出所述多個晶體管鰭狀物中的至少一個包括: 對所述共形阻擋材料層的至少一部分上的光致抗蝕劑材料進行構圖；以及 刻蝕沒有被所述光致抗蝕劑材料覆蓋的區域中的所述共形阻擋材料層。
21.根據權利要求18所述的微電子器件，進一步包括去除所述共形阻擋材料層。
22.根據權利要求18所述的微電子器件，其中，形成共形阻擋材料層包括形成共形電介質阻擋材料層。
23.根據權利要求18所述的微電子器件，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入。
24.根據權利要求23所述的微電子器件，其中，在露出的所述至少一個晶體管鰭狀物上執行成角度的離子注入包括在露出的所述至少一個晶體管鰭狀物的相反側壁上執行成角度的離子注入。
25.根據權利要求 18所述的微電子器件，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行P型離子注入。
26.根據權利要求18所述的微電子器件，其中，在露出的所述至少一個晶體管鰭狀物上執行離子注入包括在露出的所述至少一個晶體管鰭狀物上執行N型離子注入。
【文檔編號】H01L21/336GK103843119SQ201180073746
【公開日】2014年6月4日 申請日期:2011年9月30日 優先權日:2011年9月30日
【發明者】S·M·喬希, M·哈藤多夫 申請人:英特爾公司