用于縮減多重堆棧的整體封裝尺寸的針腳凸塊堆棧設計的制作方法與工藝

技術特征：
1.一種用于堆棧晶粒的方法，包含下列步驟：使第一晶粒覆在一襯底上；使第一配線接合至該第一晶粒以及至該襯底的一指狀焊片，其中，該第一配線用第一焊點直接接合至該指狀焊片；形成覆在該第一焊點上的第一針腳凸塊，其中，該第一針腳凸塊是由導電材料的一熔球形成，并且其中，該第一針腳凸塊直接接觸該第一焊點；使第二晶粒覆在該第一晶粒上且使該第二晶粒附接至該第一晶粒；以及使第二配線接合至該第二晶粒以及至該第一針腳凸塊，其中，該第二配線用第二焊點直接接合至該第一針腳凸塊，其中，該第二焊點覆在該第一針腳凸塊上，其中，在使該第二晶粒覆在該第一晶粒上之后且在使該第二晶粒附接至該第一晶粒之后，該第二焊點直接形成在該第一針腳凸塊上，并且其中，該第一焊點和該第二焊點通過與用于使該第一配線接合至該第一晶粒和使該第二配線接合至該第二晶粒的配線接合工藝相同的配線接合工藝來形成。2.根據權利要求1所述的方法，進一步包括以下步驟：在安置第二晶粒的該步驟之前，使一晶粒間隔物覆在該第一晶粒上，其中，該晶粒間隔物位在該第一晶粒與該第二晶粒之間。3.根據權利要求2所述的方法，其中，該第一晶粒、該晶粒間隔物及該第二晶粒的底面用一粘著層黏合。4.根據權利要求1所述的方法，進一步包括以下步驟：在安置第二晶粒的該步驟之前，使一膜覆線FOW層覆在該第一晶粒上，其中，該FOW層位在該第一晶粒與該第二晶粒之間。5.根據權利要求4所述的方法，其中，該第一晶粒的底面用一粘著層黏合。6.根據權利要求1所述的方法，其中，該第一焊點及該第二焊點為針腳焊點，以及其中，針腳焊點有魚尾形狀。7.根據權利要求1所述的方法，其中，該第一配線及該第二配線是通過形成導電材料的熔球而各自接合至該第一晶粒及該第二晶粒。8.一種用于堆棧晶粒的方法，包含下列步驟：使第一晶粒覆在一襯底上；使第一配線接合至該第一晶粒以及至該襯底的一指狀焊片，其中，該第一配線用第一焊點直接接合至該指狀焊片；使第二晶粒覆在該第一晶粒上且使該第二晶粒附接至該第一晶粒；形成覆在該第一焊點上的第一針腳凸塊，其中，該第一針腳凸塊是由導電材料的一熔球形成，并且其中，該第一針腳凸塊直接接觸該第一焊點；以及使第二配線接合至該第二晶粒以及至該第一針腳凸塊，其中，該第二配線用第二焊點直接接合至該第一針腳凸塊，其中，該第二焊點覆在該第一針腳凸塊上，其中，在使該第二晶粒覆在該第一晶粒上之后且在使該第二晶粒附接至該第一晶粒之后，該第二焊點直接形成在該第一針腳凸塊上，并且其中，該第一焊點和該第二焊點通過與用于使該第一配線接合至該第一晶粒和使該第二配線接合至該第二晶粒的配線接合工藝相同的配線接合工藝來形成。9.根據權利要求8所述的方法，進一步包括：在安置第二晶粒的該步驟之前，使一晶粒間隔物覆在該第一晶粒上，其中，該晶粒間隔物位在該第一晶粒與該第二晶粒之間。10.根據權利要求9所述的方法，其中，該第一晶粒、晶粒間隔物及第二晶粒的底面用一粘著層黏合。11.根據權利要求8所述的方法，進一步包括：在安置該第二晶粒的該步驟之前，使一膜覆線FOW層覆在該第一晶粒上，其中，該FOW層位在該第一晶粒與該第二晶粒之間。12.根據權利要求11所述的方法，其中，該第一晶粒的底面用一粘著層粘合。13.根據權利要求8所述的方法，其中，該第一焊點及該第二焊點為針腳焊點，以及其中，針腳焊點有魚尾形狀。14.根據權利要求8所述的方法，其中，該第一配線及該第二配線是通過形成導電材料的熔球而各自接合至該第一晶粒及該第二晶粒。15.一種半導體裝置，包含：一襯底；覆在該襯底上的多個晶粒，其中，所述多個晶粒呈堆棧配置；多條接合線，其中，每條接合線接附至所述多個晶粒中的一個以及至該襯底的一指狀焊片，其中，多條接合線接附至該指狀焊片，其中，所述多個接合線中的每一接合線用一焊點接附至該指狀焊片，以及其中，多個焊點與在每一對焊點之間且直接接觸每一對焊點的一針腳凸塊呈堆棧配置，其中，一針腳凸塊是由導電材料的一熔球形成；其中，所述多個焊點包括第一焊點和第二焊點，其中，所述多個晶粒包括第一晶粒和第二晶粒，并且其中，在使該第二晶粒覆在該第一晶粒上之后且在使該第二晶粒附接至該第一晶粒之后，該第二焊點直接形成在該針腳凸塊上。16.根據權利要求15所述的半導體裝置，其中，所述多條接合線包括第一配線和第二配線，其中，該第一焊點和該第二焊點通過與用于使該第一配線接合至該第一晶粒和使該第二配線接合至該第二晶粒的配線接合工藝相同的配線接合工藝來形成。17.根據權利要求16所述的半導體裝置，進一步包括：在該第一晶粒及該第二晶粒之間的晶粒間隔物。18.根據權利要求17所述的半導體裝置，其中，該第一晶粒及該第二晶粒及該晶粒間隔物的底面用一粘著層黏合。19.根據權利要求16所述的半導體裝置，進一步包括：在該第一晶粒及該第二晶粒之間的一膜覆線FOW層，其中，接附至該第一晶粒的至少一接合線部分嵌入該FOW層。20.根據權利要求19所述的半導體裝置，其中，該第一晶粒的底面用一粘著層黏合。