集成鰭式場效應晶體管(finfet)及其制作方法

專利名稱：集成鰭式場效應晶體管(finfet)及其制作方法
技術領域：
本公開內容涉及多柵極場效應晶體管(FET)，諸如金屬氧化物半導體場效應晶體管(MOSFET)且尤其涉及鰭式場效應晶體管，也稱FinFET。
背景技術：
可能現代電子系統中的單個最重要裝置是M0SFET。這種裝置不僅用作晶體管，而且還用作被動裝置，諸如電阻和電容。將這種裝置調小為愈來愈小的尺寸的能力已允許電子系統變小至實現許多手持和袖珍系統的程度。但是，在當前裝置調節速度下，預計平面晶體管不久將在使大小最小化方面達到其極限。此外，隨著這些裝置變得更小，其日益遭受不合需要的短通道效應，諸如關閉狀態泄漏電流，其增大裝置的功率消耗。因此，多柵極MOSFET越來越受關注，這是基于其在多個表面上使用多個柵極，從而更有效地抑制關閉狀態泄漏電流。此外，這些多柵極允許打開狀態中的增強電流，即驅動電流。這些優點導致較低功率消耗和更強的裝置性能。此外，這些非平面裝置比傳統平面晶體管更小，從而實現甚至更高的電路密度且因此實現更小的系統大小。已開發的一種特定多柵極MOSFET是FinFET，其中導電通道圍繞充當裝置主體的薄硅“鰭片”安置。鰭片的尺寸創建晶體管的有效通道長度。傳統FinFET使用絕緣體上硅(SOI)技術制作。但是，這類裝置通常具有不良的熱性質，例如，不良的熱消散以及相對較大的外部電阻。因此，可能需要改進的FinFET。附圖簡述

圖1是根據示例性實施方案的集成FinFET的平面圖。圖2至圖5是分別沿著線2a至線2d的圖1FinFET的橫截面圖。圖6至圖8是圖1裝置的淺溝槽隔離(STI)制造期間的橫截面圖。圖9至圖12是使用TEOS氧化物的淺溝槽隔離的制作的橫截面圖。圖13是圖示N井和P井植入的橫截面圖。圖14至圖15是EPI生長的橫截面圖。圖16至圖17是EPI硬掩膜沉積的橫截面圖。圖18至圖19是EPI鰭片心軸制作的橫截面圖。圖20和圖21是心軸間隔體制作的橫截面圖。圖22至圖23是間隔體蝕刻的橫截面圖。圖24至圖25是心軸移除的橫截面圖。圖26至圖27是鰭片硬掩膜蝕刻的橫截面圖。圖28至圖29是間隔體移除的橫截面圖。圖30至圖31是鰭片蝕刻的橫截面圖。圖32至圖33是隔離不合需要的鰭片進行移除的橫截面圖。圖34至圖35是移除不合需要的鰭片的橫截面圖。圖36至圖37是移除用于隔離不合需要的鰭片的抗蝕劑的橫截面圖。圖38至圖39是高K柵極材料沉積的橫截面圖。
圖40至圖41是金屬柵極沉積的橫截面圖。圖42至圖43是金屬柵極硬掩膜的橫截面圖。圖44至圖45是金屬柵極抗蝕劑沉積的橫截面圖。圖46至圖47是硬掩膜蝕刻的橫截面圖。圖48是抗蝕劑移除的橫截面圖。圖49至圖51是金屬柵極和高K柵極蝕刻的橫截面圖。圖52至圖53是間隔體沉積和蝕刻的橫截面圖。圖54至圖55是P源極/漏極和N源極/漏極植入物的橫截面圖。圖56至圖57是P-EPI和N-EPI合并的橫截面圖。圖58至圖59是TEOS氧化物沉積的橫截面圖。圖60是局部互連件制作的橫截面圖。圖61是根據替代示例性實施方案的FinFET的平面圖。圖62至圖65是分別沿著線131a至線131d的圖61裝置的橫截面圖。圖66是傳統FinFET的平面圖。圖67至圖70是分別沿著線233a至線233d的圖66裝置的橫截面圖。
具體實施例方式下文詳細描述是目前參考附圖要求的發明的示例性實施方案。此描述旨在作為說明性的且非對本發明范圍進行限制。這些實施方案足夠詳細地描述以使本領域一般技術人員能夠實踐本發明且應了解可實踐存在一些變化的其它實施方案而不脫離本發明的精神或范圍。提供一種集成鰭式場效應晶體管(FinFET)和在塊體晶片上制作這種裝置(具有淺溝槽隔離(STI)區域上方的EPI界定的鰭高)的方法。在半導體塊體內FinFET通道位于STI區域上面，而鰭片延伸超過STI區域進入被植入半導體塊體內的源極和漏極區域。在具有塊體源極和漏極區域的情況下，提供減小的外部FinFET電阻，且在鰭片延伸至塊體源極和漏極區域的情況下，提供相比于傳統絕緣體上硅(SOI)裝置的改善的熱性質。有利地，這樣一種裝置通過允許源極和漏極區域位于塊體中且更靠近通道而使外部電阻最小化。更有利地，基于未摻雜通道外延(EPI)的鰭片安置在淺溝槽隔離(STI)上方使得EPI層允許更好地控制鰭高而具較小可變性和更一致的鰭片，例如無底切。更有利地，這樣一種裝置允許來自在STI層中引入附加應變以及來自塊體源極和漏極區域的性能增強。更有利地，熱消散隨鰭片用塊體基板連接到源極和漏極區域而增強。根據示例性實施方案，FinFET通道將完全在STI上方而鰭片延伸超過STI進入塊體源極和漏極區域。源極和漏極區域可使用傳統源極和漏極植入物以及下方的井形成。與SOI相比，鰭片延伸至塊體源極和漏極區域中允許類似于使用傳統塊體技術的改進熱性質。在STI上方具有FinFET通道的情況下，通道區域中的鰭高由STI上方的沉積EPI層確定。塊體源極和漏極區域幫助減小外部電阻。裝置架構包括有關通道和柵極下方的STI層中以及來自塊體源極和漏極區域的應變增強技術的靈活性。參考圖1和圖2至圖5,大體如所示,根據示例性實施方案的FinFETl包括塊體源極和漏極以及EPI合并區域3、淺溝槽隔離4、柵極電極5、外延鰭片6、EPI合并7、P型源極和漏極區域8、間隔體9、局部互連件10、P型塊體基板11、P井12、N井13、高K膜14、N源極和漏極區域15、硅化物16、柵極硬掩膜17和TEOS區域18。如下文更詳細所述，淺溝槽隔離(STI)區域安置在塊體內，源極和漏極區域安置在相鄰STI區域之間。鰭片大致垂直于STI區域安置，其部分安置在STI區域上方且其其它部分安置在源極和漏極區域內。每個柵極電極安置在每個鰭片的部分上方且側向遠離源極和漏極區域，即非源極和漏極區域上方。如下文所述的處理步驟本質上是傳統的且因此為本領域一般技術人員所知。討論處理步驟的順序不旨在必定作為這些處理步驟可實踐的順序，而是舉例示出。參考圖6至圖8，如沿著線2c和線2d所見(圖1)，光致抗蝕劑21沉積在塊體11上方并且被蝕刻掉以產生STI溝槽22、23。參考圖9至圖12，或如分別沿著線2c和線2d所見，TEOS氧化物24沉積且隨后通過化學機械拋光(CMP)移除，從而填充STI溝槽。參考圖13，植入P井12和N井13。參考圖14和圖15，分別如沿著線2c和線2d所見，EPI層25例如按圖右側所描述的順序生長和平坦化并且合并。如本領域一般技術人員易了解，生長EPI層只是制作工藝的這個階段的一個實例。也可以使用電路制作中常用的其它類型的半導體材料，包括如本文所描述的側向過度生長的其它硅基膜以及砷化鎵(GaAs)、金剛石基或碳納米管膜(例如，使用沉積)。參考圖16至圖17，如分別沿著線2c和線2d所見，硬掩膜26沉積在EPI層25上方。參考圖18至圖19，如分別沿著線2c至線2d所見，鰭片心軸抗蝕劑27沉積在EPI層26上方。參考圖20至圖21，如分別沿著線2c至線2d所見，沉積材料28以形成心軸間隔體。參考圖22至圖23，如分別沿著線2c至線2d所見，蝕刻保留將最終充當間隔體28a的物質。參考圖24至圖25，如分別沿著線2c至線2d所見，移除心軸27。參考圖26至圖27，如分別沿著線2c至線2d所見，蝕刻硬掩膜26，從而保留間隔體28a下方的硬掩膜區域26a。參考圖28至圖29，如分別沿著線2c至線2d所見，移除間隔體28a。參考圖30至圖31，如分別沿著線2c至線2d所見，鰭片通過蝕刻EPI層25而形成，從而保留硬掩膜部分26a下方的EPI層部分25a。參考圖32至圖33，如分別沿著線2c至線2d所見，施加掩膜材料29以在暴露不合需要的鰭片進行移除的同時保護需要的鰭片。參考圖34至圖35，如分別沿著線2c至線2d所見，移除不合需要的鰭片。參考圖36至圖37，如分別沿著線2c至線2d所見，移除掩膜材料29，從而暴露需要的鰭片。參考圖38至圖39，如分別沿著線2c至線2d所見，沉積高K柵極材料31。參考圖40至圖41，如分別沿著線2c至線2d所見，沉積柵極電極的金屬化32。如本領域一般技術人員易了解，目前為止描述的示例性制作工藝是單柵極金屬化方案。如進一步所知，可根據已知技術使用更復雜的工藝，例如，使用用于P通道裝置的一種金屬和用于N通道裝置的另一種金屬制作更復雜的柵極。此外，如本領域中已知，柵極可制作有先柵極或替換柵極流。參考圖42至圖43，如分別沿著線2c至線2d所見，沉積硬掩膜33。參考圖44至圖45，如分別沿著線2c至線2d所見，掩膜材料34選擇性地施加在金屬化33上方。參考圖46至圖47，如分別沿著線2c至圖2d所見，蝕刻硬掩膜33，從而僅保留所選部分33a。參考圖48，移除掩膜材料34。參考圖49至圖51，蝕刻柵極金屬化32和高K柵極材料31，從而保留所選部分32a、31a。參考圖52至圖53，如沿著線2c所見，選擇性地沉積并且隨后蝕刻間隔材料35，從而保留所選部分35a。參考圖54至圖55，如沿著線2d所見，沉積并且蝕刻掩膜材料36，隨后植入P型源極和漏極區域37和N型源極和漏極區域38。參考圖56至圖57，如沿著線2d所見，施加P_EPI39p和N_EPI39n合并。參考圖58至圖59，如分別沿著線2c至線2d所見，施加TE0S41。參考圖60，如沿著線2d所見，蝕刻TEOS氧化物41以允許例如通過鎢沉積形成局部互連件42，隨后化學和機械平坦化(CMP)可用于提供平坦表面。參考圖61至圖65，大體如所示，根據替代實施方案的FinFET131包括塊體源極和漏極區域以及EPI合并區域133、淺溝槽隔離134、柵極電極135、外延鰭片136、EPI合并137、P型源極和漏極區域138、間隔體139、局部互連件140、P型塊體基板141、P井142、N井143、高K膜144、N型源極和漏極區域145、硅化物146、柵極硬掩膜147、TEOS氧化物148、超薄埋氧層149和外延硅鰭片150。用作鰭片的較大體積的外延材料137有利地允許使用裝置通道內增大的應變。參考圖66至圖70，傳統的FinFET232包括源極和漏極區域以及EPI合并區域234、淺溝槽隔離235、柵極電極236、外延鰭片237、EPI合并238、間隔體239、P型源極和漏極區域240、局部互連件241、TEOS氧化物242、高K膜243、柵極硬掩膜244、硅化物247和大體如所示安置在埋氧層246上方的N型源極和漏極區域248，所述埋氧層246接著安置在P型塊體基板245上方。間隔體239在源極和漏極區域擴散期間保護柵極236并且還防止應變材料太靠近柵極236。此外，較低體積的EPI合并7圍繞鰭片使可能的應變效應最小化。此外，集成電路設計系統(例如，具有數字處理器的工作站)已知，其基于存儲在包括存儲器但不限于CDROM、RAM、其它形式的ROM、硬盤、分布式存儲器或任意其它適當計算機可讀介質的計算機可讀介質上的可執行指令創建集成電路。指令可由任意適當語言表示，諸如但不限于硬件描述語言(HDL)或其它適當語言。計算機可讀介質含有在由集成電路設計系統執行時導致集成電路設計系統產生包括如上所述的裝置或電路的集成電路的可執行指令。代碼由工作站或系統(未示出)中的一個或多個處理裝置執行。因而，本文所述的裝置或電路還可由執行這些指令的這些集成電路系統生成為集成電路。
本領域技術人員了解本發明的結構和操作方法的多種其它修改和變更而不脫離本發明的范圍和精神。雖然已結合具體優選實施方案描述本發明，但是應了解如所要求的本發明不得不當地受限于這些具體實施方案。下列權利要求旨在定義本發明的范圍且旨在由此覆蓋這些權利要求和其等效物的范圍內的結構和方法。
權利要求
1.一種包括集成鰭式場效應晶體管(FinFET)的設備，其包括: 塊體區域； 多個大致平行的淺溝槽隔離(STI)區域，其安置在所述塊體區域的第一部分內；多個源極和漏極區域，其每一個在所述塊體區域的第二部分內安置在所述多個STI區域中的相鄰區域之間； 多個鰭片區域，其安置為大致垂直于所述多個STI區域，且其每一個包括: 第一部分，其安置在所述多個STI區域的一部分上方，和第二部分，其安置在所述多個源極和漏極區域的一部分內；和多個柵極區域，其每一個安置在所述多個鰭片區域的相應部分和所述多個STI區域中的相應一個上方且側向遠離所述多個源極和漏極區域中的相鄰區域。
2.根據權利要求1所述的設備，其中所述多個鰭片區域包括外延膜的多個部分。
3.根據權利要求1所述的設備，其中所述多個鰭片區域包括硅基膜的多個部分。
4.根據權利要求1所述的設備，其中所述多個鰭片區域包括砷化鎵膜的多個部分。
5.根據權利要求1所述的設備，其中所述多個鰭片區域包括金剛石基膜的多個部分。
6.根據權利要求1所述的設備，其中所述多個鰭片區域包括碳納米管膜的多個部分。
7.一種制作集成鰭式場效應晶體管(FinFET)的方法，其包括: 在塊體區域的第一部分內蝕刻并填充多個淺溝槽隔離(STI)區域； 在所述塊體區域的第二部分內植入多個源極和漏極區域，其中所述多個源極和漏極區域中的每一個安置在所述多個STI區域中的相鄰區域之間； 形成大致垂直于所述多個STI區域的多個鰭片區域，其中所述多個鰭片區域中的每一個包括: 第一部分，其安置在所述多個STI區域的一部分上方，和第二部分，其安置在所述多個源極和漏極區域的一部分內；和在所述多個鰭片區域中的相應部分和所述多個STI區域中的相應一個上方且側向遠離所述多個源極和漏極區域中的相鄰區域沉積多個柵極區域中的每一個。
8.根據權利要求7所述的方法，其中所述形成多個鰭片區域包括沉積和種植外延膜。
9.根據權利要求7所述的方法，其中所述形成多個鰭片區域包括沉積和種植硅基膜。
10.根據權利要求7所述的方法，其中所述形成多個鰭片區域包括沉積砷化鎵膜。
11.根據權利要求7所述的方法，其中所述形成多個鰭片區域包括沉積金剛石基膜。
12.根據權利要求7所述的方法，其中所述形成多個鰭片區域包括沉積碳納米管膜。
13.一種計算機可讀介質，其包括在由集成電路設計系統執行時使所述集成電路設計系統產生下列項目的多個可執行指令: 集成鰭式場效應晶體管(FinFET)，其包括: 塊體區域； 多個大致平行的淺溝槽隔離(STI)區域，其安置在所述塊體區域的第一部分內；多個源極和漏極區域，其每一個在所述塊體區域的第二部分內安置在所述多個STI區域中的相鄰區域之間； 多個鰭片區域，其安置為大致垂直于所述多個STI區域，且其每一個包括: 第一部分，其安置在所述多個STI區域的一部分上方，和第二部分，其安置在所述多個源極和漏極區域的一部分內；和多個柵極區域，其每一個安置在所述多個鰭片區域中的相應部分和所述多個STI區域中的相應一個上方且側向遠離所述多個源極和漏極區域中的相鄰區域。
14.根據權利要求13所述的設備，其中所述多個鰭片區域包括外延膜的多個部分。
15.根據權利要求13所述的設備，其中所述多個鰭片區域包括硅基膜的多個部分。
16.根據權利要求13所述的設備，其中所述多個鰭片區域包括砷化鎵膜的多個部分。
17.根據權利要求13所述的設備，其中所述多個鰭片區域包括金剛石基膜的多個部分。
18.根據權利要求13所述的設備，其中所述多個鰭片區域包括碳納米管膜的多個部分。
全文摘要
一種集成鰭式場效應晶體管(FinFET)和在塊體晶片上制作這種裝置(具有淺溝槽隔離(STI)區域上方的EPI界定的鰭高)的方法。在半導體塊體內FinFET通道位于STI區域上面，而鰭片延伸超過所述STI區域進入被植入所述半導體塊體內的源極和漏極區域。在具有塊體源極和漏極區域的情況下，提供減小的外部FinFET電阻，且在鰭片延伸至塊體源極和漏極區域的情況下，提供相比于傳統絕緣體上硅(SOI)裝置的改善的熱性質。
文檔編號H01L21/336GK103109371SQ201180042529
公開日2013年5月15日 申請日期2011年8月2日 優先權日2010年8月2日
發明者理查德·T·舒爾茨 申請人:超威半導體公司