專利名稱：基于石墨烯溝道的器件及其制造方法
技術領域：
本發明涉及基于石墨烯(graphene)的器件，更具體而言涉及基于石墨烯溝道的器件及其制造技術。
背景技術：
石墨稀為單層石墨。石墨稀具有非凡的電子特性。例如，石墨稀中的電子載流子呈現對聞性能射頻(rf)電路而目有吸引力的非常聞的遷移率。利用涉及石墨稀的器件和復雜電路的一個主要挑戰在于，石墨烯的生長條件與當前互補金屬氧化物半導體(CMOS)技術的工藝限制不兼容。例如，從碳化硅(SiC)襯底外延生長的石墨烯層需要至少1200攝氏度(°C)的反應溫度，該反應溫度大大超出了 CMOS工藝的約350°C到約400°C的溫度上限。在較低溫度下獲得石墨烯片的一種方式是通過機械剝脫(mechanical exfoliation)體石
墨并轉移到合適的襯底而實現的。然而，在后續工藝期間，從任一方法獲得的石墨烯可能通過氧化而被破壞，且石墨烯的特性也可能改變。由于其高載流子遷移率，石墨烯在rf電路應用中是作為有源部件的有吸引力的材料。對rf電路而言，晶體管的性能主要決定于截止頻率，即，晶體管的電流增益變成一致的頻率。為了改善晶體管的截止頻率，需要最小化與晶體管的互連和接觸相關聯的剩余電阻以及寄生電容。一般而言，場效晶體管(FET)包含源極、漏極以及連接源極與漏極的溝道。通過電介質與溝道分隔的柵極調節通過溝道的電子流。典型地向源極、漏極和柵極提供金屬接觸(電極)。對于常規的基于石墨烯的FET，通常采用兩種類型的柵極結構。在第一種類型中，柵極接觸與源極金屬接觸/漏極金屬接觸重疊(overlap)，以確保良好的柵極控制。在第二種類型中，柵極與源極金屬接觸/漏極金屬接觸負重疊(underlap)，以避免柵極與源極/漏極接觸之間的寄生電容。在第一種設計中，由于接觸重疊，所以器件性能有顯著的寄生電容。在第二種設計中，柵極與源極/漏極接觸之間的非柵極化Ungated)區域造成剩余串聯電阻。任一種設計都不能針對高性能操作同時解決寄生電容和剩余串聯電阻的問題。因此，需要一種有效地結合現有CMOS技術與石墨烯的新制造方案，以允許成功地利用石墨烯作為實際器件/或電路中的有源或無源元件，例如基于石墨烯的晶體管器件設計使得寄生電容和剩余串聯電阻二者最小化。
發明內容
本發明提供基于石墨烯溝道的器件及其制造技術。在本發明的一個方面中，提供一種半導體器件。所述半導體器件包括第一晶片，其具有形成于第一襯底上的至少一個石墨烯溝道、包圍所述石墨烯溝道的第一氧化物層、以及接到所述石墨烯溝道并延伸穿過所述第一氧化物層的源極接觸和漏極接觸；以及第二晶片，其具有形成于第二襯底中的互補金屬氧化物半導體(CMOS)器件層、包圍所述CMOS器件層的第二氧化物層、以及接到所述CMOS器件層并延伸穿過所述第二氧化物層的多個接觸，所述第一晶片和所述第二晶片通過所述第一氧化物層與所述第二氧化物層之間的氧化物與氧化物接合而被接合在一起。接到所述CMOS器件層的所述多個接觸中的一個或多個接觸與接到所述石墨烯溝道的所述源極接觸和漏極接觸相接觸。接到所述CMOS器件層的所述多個接觸中的一個或多個另外的接觸為用于所述石墨烯溝道的柵極接觸。在本發明的另一方面中，提供一種制造半導體器件的方法。該方法包括以下步驟。形成第一晶片，所述第一晶片具有形成于第一襯底上的至少一個石墨烯溝道、包圍所述石墨烯溝道的第一氧化物層、以及接到所述石墨烯溝道并延伸穿過所述第一氧化物層的源極接觸和漏極接觸。形成第二晶片，所述第二晶片具有形成于第二襯底中的CMOS器件層、包圍所述CMOS器件層的第二氧化物層、以及接到所述CMOS器件層并延伸穿過所述第二氧化物層的多個接觸。通過所述第一氧化物層與所述第二氧化物層之間的氧化物與氧化物接合將所述第一晶片和所述第二晶片接合在一起，使得接到所述CMOS器件層的所述多個接觸中的一個或多個接觸與接到所述石墨烯溝道的所述源極接觸和漏極接觸相接觸，且接到所述CMOS器件層的所述多個接觸中的一個或多個另外的接觸為用于所述石墨烯溝道的柵極接觸。 在本發明的又一方面中，提供一種晶體管器件。所述晶體管器件包括襯底；形成于所述襯底上的源極接觸和漏極接觸；形成于所述襯底上的石墨烯溝道，其連接所述源極接觸和漏極接觸；以及位于所述石墨烯溝道上方的柵極接觸，其通過電介質而與所述石墨烯溝道分隔，其中所述柵極接觸處于與所述源極接觸和漏極接觸非重疊的位置，使得所述石墨烯溝道的位于所述柵極接觸與所述源極接觸和漏極接觸之間的部分暴露，且其中所述石墨烯溝道的暴露部分被摻雜有η型或P型摻雜劑。在本發明的再一方面中，提供一種制造晶體管器件的方法。所述方法包括以下步驟。提供襯底。在所述襯底上形成源極接觸和漏極接觸。在所述襯底上形成石墨烯溝道，所述石墨烯溝道連接所述源極接觸和漏極接觸。在所述石墨烯溝道上方形成柵極接觸，所述柵極接觸通過電介質而與所述石墨烯溝道分隔，其中所述柵極接觸處于與所述源極接觸和漏極接觸非重疊的位置，使得所述石墨烯溝道的位于所述柵極接觸與所述源極接觸和漏極接觸之間的部分暴露。用η型或P型摻雜劑摻雜所述石墨烯溝道的暴露部分。將參考以下詳細說明和附圖獲得對本發明以及本發明的其它特征和優點的更完整的了解。
圖I為截面圖，示例出根據本發明實施例已在襯底上沉積或生長石墨烯層；圖2為三維(3D)圖，示例出根據本發明實施例在襯底上的石墨烯層的自頂向下視圖；圖3為3D圖，示例出根據本發明實施例已在石墨烯/襯底上方形成掩模；圖4為3D圖，示例出根據本發明實施例已在掩模周圍蝕刻石墨烯層以構圖并由此限定溝槽；圖5為截面圖，示例出根據本發明實施例已在構圖的石墨烯層和襯底之上沉積氧化物層；圖6為截面圖，示例出根據本發明實施例已在氧化物層之上形成蝕刻掩模；
圖7為截面圖，示例出根據本發明實施例已將溝槽蝕刻到氧化物層中而暴露下面的(underlying)石墨烯部分；圖8為截面圖，示例出根據本發明實施例已在氧化物層之上沉積金屬而填充溝槽；圖9為截面圖，示例出根據本發明實施例已由所沉積的金屬形成源極區金屬接觸和漏極區金屬接觸；圖10為截面圖，示例出根據本發明實施例使用晶片至晶片接合(wafer-to-waferbonding)技術來集成圖9的石墨烯晶片與互補金屬氧化物半導體(CMOS)器件晶片；圖11為截面圖，示例出根據本發明實施例已利用晶片接合工藝以面對面方式將石墨稀晶片與CMOS器件晶片接合在一起；圖12為截面圖，示例出根據本發明實施例已從石墨烯晶片去除襯底；圖13為截面圖，示例出根據本發明實施例已從CMOS器件晶片去除襯底；·圖14為截面圖，示例出根據本發明實施例已將另外的金屬層加到圖12的結構；圖15為截面圖，示例出根據本發明實施例已將另外的金屬層加到圖13中示出的結構；圖16為截面圖，提供了根據本發明實施例可如何將CMOS器件晶片部件配置為與石墨稀晶片集成的實例；圖17為截面圖，示例出根據本發明實施例已在襯底上沉積或生長石墨烯層；圖18為3D圖，示例出根據本發明實施例已在襯底上沉積或生長的石墨烯層的自頂向下視圖；圖19為截面圖，示例出根據本發明實施例在石墨烯層/襯底之上構圖抗蝕劑掩模；圖20為3D圖，示例出根據本發明實施例在石墨烯層/襯底之上構圖抗蝕劑掩模的自頂向下視圖；圖21為截面圖，示例出根據本發明實施例已在構圖的抗蝕劑掩模周圍沉積源極接觸金屬/漏極接觸金屬；圖22為3D圖，示例出根據本發明實施例已在構圖的抗蝕劑掩模周圍沉積源極接觸金屬/漏極接觸金屬的自頂向下視圖；圖23為截面圖，示例出根據本發明實施例在石墨烯層上構圖掩模以限定有源溝道區域；圖24為3D圖，示例出根據本發明實施例在石墨烯層上構圖掩模的自頂向下視圖；圖25為截面圖，示例出根據本發明實施例已蝕刻掉石墨烯層的未受掩模保護的部分而由此限定石墨烯溝道；圖26為3D圖，示例出根據本發明實施例已蝕刻掉石墨烯層的未受掩模保護的部分而由此限定石墨烯溝道的自頂向下視圖；圖27為截面圖，示例出根據本發明實施例已在石墨烯溝道、源極金屬接觸與漏極金屬接觸以及襯底之上毪覆式沉積(blanket deposit)柵極電介質；圖28為3D圖，示例出根據本發明實施例已在石墨烯溝道、源極金屬接觸與漏極金屬接觸以及襯底之上毯覆式沉積柵極電介質的自頂向下視圖；圖29為截面圖，示例出根據本發明實施例在石墨烯溝道之上構圖柵極金屬接觸并通過柵極電介質而使柵極金屬接觸與石墨烯溝道分隔；圖30為3D圖，示例出根據本發明實施例在石墨烯溝道之上構圖柵極金屬接觸并通過柵極電介質而使柵極金屬接觸與石墨烯溝道分隔的自頂向下視圖；圖31為截面圖，示例出根據本發明實施例已蝕刻掉柵極電介質的未被柵極金屬接觸覆蓋的部分；圖32為3D圖，示例出根據本發明實施例已蝕刻掉柵極電介質的未被柵極金屬接觸覆蓋的部分的自頂向下視圖；圖33為截面圖，示例出根據本發明實施例已在襯底和石墨烯溝道的暴露部分、源極金屬接觸與漏極金屬接觸以及柵極金屬接觸之上毯覆式沉積摻雜劑； 圖34為3D圖，示例出根據本發明實施例已在襯底和石墨烯溝道的暴露部分、源極金屬接觸與漏極金屬接觸以及柵極金屬接觸之上毯覆式沉積摻雜劑的自頂向下視圖；圖35為截面圖，示例出根據本發明實施例已在襯底和石墨烯溝道的暴露部分、源極金屬接觸與漏極金屬接觸以及柵極金屬接觸之上形成保護帽蓋層；以及圖36為3D圖，示例出根據本發明實施例已在襯底和石墨烯溝道的暴露部分、源極金屬接觸與漏極金屬接觸以及柵極金屬接觸之上形成保護帽蓋層的自頂向下視圖。
具體實施例方式本文中提供基于石墨烯溝道的器件及其制造技術。本技術解決上述的與制造期間互補金屬氧化物半導體(CMOS)/石墨烯處理溫度不兼容相關的問題(參見例如下面描述的圖1-16)以及完成的器件中的寄生電容和剩余電阻的問題(參見例如下面描述的圖17-36)。圖1_16為不例出制造具有基于石墨稀的電路和CMOS電路_■者的半導體器件的不例性方法。如下面詳細描述的，本技術利用新穎的三維(3D)集成方法，其涉及分別地制造石墨烯和CMOS電路且然后使用晶片接合工藝集成石墨烯和CMOS電路。通過在工藝中分別地制造石墨烯與CMOS電路且然后稍后將兩者集成，可避免與石墨烯形成溫度超過CMOS制造工藝極限相關的問題。圖I為截面圖，示例出已在襯底104上沉積或生長一個或多個石墨烯層102 (例如，從單層到高達10層的石墨烯)。當沉積(例如使用機械剝脫)石墨烯層102時，襯底104可為絕緣晶片或具有絕緣覆蓋層的晶片，例如覆蓋有二氧化硅(SiO2)的硅(Si)晶片。當例如通過硅升華利用外延生長石墨烯層102時，襯底104可為碳化硅(SiC)晶片。本領域技術人員熟知在襯底上沉積石墨烯層的例如涉及剝除的技術和/或在襯底上生長石墨烯層的例如涉及SiC外延的技術，因此本文中不對其進行進一步的說明。圖2為3D圖，示例出在襯底104上(沉積或生長)的石墨烯層102的另一透視圖，即，自頂向下視圖。石墨烯將配置為用作器件的一個或多個晶體管的有源溝道(本文中也稱為“石墨烯溝道晶體管”或簡稱為“石墨烯晶體管”)。由此，該方法的下一步驟為用溝道布局(layout)來構圖石墨烯層。圖3為3D圖，示例出已在石墨烯/襯底之上形成掩模302。該掩模將被用于蝕刻掉石墨烯層的不想要的區域。根據示例性實施例，掩模302由聚甲基丙烯酸甲酯(PMMA)制成。形成例如PMMA蝕刻掩模的技術為本領域技術人員所熟知，本文中不進一步說明。接著，使用蝕刻(在掩模302的周圍)來構圖石墨烯，由此限定溝道。圖4為3D圖，示例出構圖的石墨烯層102。根據示例性實施例，通過氧等離子體蝕刻石墨烯。如圖4所示，在蝕刻后，去除掩模302。對于由PMMA形成的示例性掩模，可在諸如丙酮的溶劑中去除掩模。然后將氧化物層沉積為包圍構圖的石墨烯層。即，圖5為截面圖，示例出已在構圖的石墨烯層102/襯底104之上沉積氧化物層502。根據示例性實施例，利用原子層沉積(ALD)和/或低溫化學氣相沉積(CVD)，在構圖的石墨烯/襯底之上沉積氧化物層502。此氧化物將用于兩個目的。第一，其將用作石墨烯晶體管中的溝道的柵極電介質，參見下面。第二，稍后該氧化物層將用于在后續處理期間保護石墨烯不受破壞。此外，該氧化物層稍后將在晶片接合步驟期間的工藝中用于與相應的CMOS器件晶片形成氧化物對氧化物的接合。可能需要對石墨烯表面的官能化(functionalization)處理以產生均勻的氧化物覆蓋。例如，可以在ALD氧化物沉積之前使石墨烯表面與二氧化氮(NO2)反應，來官能化石墨烯表面。 作為另一實例，可以在ALD工藝前在石墨烯表面上沉積薄鋁(Al)層(例如約I納米(nm)到約2nm厚),并使其自然氧化。然后在氧化物層上方形成掩模，該掩模用于限定石墨烯溝道的源極接觸與漏極接觸。即，圖6為示例出已在氧化物層502上方形成蝕刻掩模602的截面圖。該掩模可為電子束(e束)抗蝕劑掩模材料(例如PMMA)或金屬硬掩模。形成抗蝕劑掩模或金屬硬掩模的技術為本領域技術人員所熟知，因此本文中不進行進一步說明。然后使用蝕刻暴露出石墨烯層的用于金屬接觸形成的區域。S卩，圖7為截面圖，示例出溝槽702已被蝕刻到氧化物層502中，暴露出下方的部分石墨烯層102。根據示例性實施例，使用濕法蝕刻來形成溝槽702。然后，去除在蝕刻期間用作掩模的掩模602。對于由PMMA形成的示例性掩模，可在諸如丙酮的溶劑中去除掩模。隨后，在氧化物層502上沉積金屬以填充溝槽702。參見例如圖8。根據圖8中示例性不出的不例性實施例，該金屬由兩層構成，即第一金屬層802與第二金屬層804。第一金屬層(下金屬層)由能與石墨烯良好接觸的金屬(例如IE(Pd)和鈦(Ti))構成,而第二金屬層(上金屬層)由允許在后續的晶片接合步驟(見下面)中粘附的銅(Cu)構成。因此，如圖8所示，該金屬與石墨烯層的先前暴露的部分接觸。僅舉例而言，可利用電子束蒸發和濺鍍將第一金屬層沉積到約Inm至約IOOnm的厚度，且可利用電化學將第二金屬層沉積到約5nm至約100微米(μ m)的厚度。圖9為截面圖，示例出已由所沉積的金屬形成源極區金屬接觸與漏極區金屬接觸。如圖9所示，利用例如化學機械拋光(CMP)對金屬化的襯底進行拋光，以去除多余的金屬并將氧化物層減薄到所需厚度，例如約5nm至約I μ m。如上面所強調的，石墨烯被構圖以限定電路的溝道。因此，形成接到石墨烯溝道(如上所述限定的)的源極接觸與漏極接觸。為了簡單清楚地說明，圖9所示的結構，即，在襯底(晶片)上形成有石墨烯溝道以及金屬源極與漏極接觸的結構在以下說明中一般稱為“石墨烯晶片”。如上面所強調的，石墨烯晶片包括基于石墨烯的電路，例如，一個或多個石墨烯晶體管。圖10為截面圖，示例出用于使石墨烯晶片與CMOS器件晶片1002集成的晶片至晶片接合方案。如圖10所示，CMOS器件晶片1002被倒裝(flip)，以允許與石墨烯晶片面對面接合。應注意，替代地，可以使石墨烯晶片倒裝，以允許與CMOS器件晶片面對面接合(未示出)。根據示例性實施例，CMOS器件晶片1002包括在襯底1006中形成的布線和其它CMOS結構和/或器件(在此也合稱為“CMOS器件層”)，其由框1004示意性表示。在一個實例中，CMOS器件層可包括CMOS晶體管或/和用于數字信號處理和/或數字-模擬信號轉換和/或模擬-數字信號轉換的電路。在此實例中，數字信號在CMOS器件層中被處理，而模擬射頻(rf)信號由石墨烯晶片中的石墨烯晶體管處理。根據示例性實施例，襯底1006可為體硅或絕緣體上硅(SOI)晶片。SOI晶片通常由通過掩埋氧化物(BOX)而與襯底分隔的硅(SOI)層構成。對于本領域技術人員而言顯而易見的是，當使用SOI晶片時，可在SOI層中形成CMOS布線、結構和/或器件。可能的CMOS布線、結構和/或器件可包括但不限于金屬線、過孔、存儲器和/或邏輯晶體管，例如場效應晶體管(FET)。在體硅或SOI晶片上的CMOS布線、結構和/或器件及其制造技術對于本領
域技術人員而言是顯而易見的。然而，一般而言，晶體管包含源極、漏極以及連接源極與漏極的溝道。通過電介質(柵極電介質)與溝道分隔的柵極調節通過溝道的電子流。在本教導中，在CMOS器件晶片上設置接到石墨烯器件的柵極的金屬接觸。這樣，氧化物層(即，已存在于石墨烯晶片上的氧化物層502)可有效地用作柵極接觸與石墨烯溝道之間的柵極電介質，如上面所強調的。示例出CMOS器件晶片的部件如何可被配置為與石墨烯晶片的晶體管集成的實例被示于下述圖16中。如圖10所示，源極金屬接觸S、漏極金屬接觸D以及柵極金屬接觸G分別與CMOS器件層接觸(即，這些接觸連接到CMOS器件層中的各CMOS布線、結構和/或器件)。在下述圖16中提供了可如何將源極接觸、漏極接觸以及柵極接觸連接到CMOS器件層中的這些部件的一個實例。在CMOS器件晶片中，可以以與上面關于石墨烯晶片中的源極金屬接觸和漏極金屬接觸描述的相同的方式，在包圍CMOS器件層的氧化物層(例如氧化物層1008)中形成接到石墨烯晶片中的各種器件的源極金屬接觸、漏極金屬接觸以及柵極金屬接觸。然而，在該例子中，不需要Pd/Ti層，因為其目的是為了要提升對石墨烯片的粘著性(參見上面)。圖11為截面圖，示例出已利用晶片接合工藝以面對面方式將石墨烯晶片與CMOS器件晶片接合在一起。在圖11所示的示例性實施例中，通過石墨烯晶片的氧化物層502與CMOS器件晶片的氧化物層1008之間的氧化物對氧化物接合以及通過兩個晶片的對應源極與漏極金屬接觸之間的銅對銅接合，將晶片接合在一起。典型地，接合溫度低于400攝氏度(0C)0因此，在該工藝期間不會損壞器件。 3D集成已成為填補石墨烯電子的封裝與集成電路(IC)技術空白的非常有前景的候選者。層疊CMOS現有技術水平的器件層的能力已得到證實。3D集成技術甚至在沒有按比例縮放的情況下也可提供提高系統性能的新途徑保證。在石墨烯中超高遷移率載流子情況下，還預期在確定整體電路性能時，互連的寄生電阻與電容將變為更加重要。在這方面，3D集成為基于石墨烯的電路提供了極大的優勢。該保證歸因于3D集成的一些特性特征，包括(a)減小的總布線長度以及由此縮短的互連延遲時間；(b)顯著增加的芯片間互連數目；以及(c)允許集成不同的材料、工藝技術和功能的能力。在這些優勢中，來自3D的(c)項提供了解決上述熱預算問題的良好途徑。因此，本發明的制造石墨烯電路的技術的優點包括1)石墨烯可以通過各種不同方法來制備，這些方法包括上述兩種方法；2)可在標準潔凈室設施中預先制造復雜的電路而沒有來自碳材料的潛在污染；3)晶片接合工藝中的對準確保了石墨烯溝道總是被加入在電路的所需位置處；4)由于石墨烯溝道是在另一襯底上單獨地制造，因此仍可保持現有CMOS器件的要求，例如溫度、濕法蝕刻環境、處理時的氣體氛圍等；以及5)可顯著縮短在石墨烯電路情況下由互連所主宰的電路延遲時間。現在可執行對接合的晶片的進一步處理。例如，可從石墨稀晶片去除襯底(如圖12所示，已去除襯底1004的大部分而僅留下其小部分)，或從CMOS器件晶片去除襯底(如圖13所示，已去除襯底1006的大部分而僅留下其小部分)。由于現在在接合后存在來自兩個晶片的兩個襯底，選擇去除哪個襯底取決于電路設計(即，允許制造另外的結構層，參見下面)。可選擇來自娃晶片的娃的停止厚度(stopping thickness),而對SOI晶片而言掩埋氧化物層為停止層。根據示例性實施例，利用CMP或其它類似的拋光和/或研磨工藝來去除所希望的襯底。如上面所強調的，去除襯底以允許在接合的襯底上制造另外的器件和/或金屬 層。在圖14和15中示出了這些另外的層的實例。即，圖14為截面圖，示例出另外的金屬層1402已被加到圖12所示的結構(其中已從石墨烯晶片去除襯底)。根據示例性實施例，金屬層1402是以與上面描述的相同的方式通過沉積氧化物層1404且然后在氧化物層1404中形成金屬(例如銅)接觸1406而形成的。在圖14所示的示例性配置中，接觸1406不與石墨烯溝道接觸。圖15為截面圖，示例出另外的金屬層1502已被加到圖13所示的結構(其中已從CMOS器件晶片去除襯底)。根據示例性實施例，金屬層1502是以與上面描述的相同的方式通過沉積氧化物層1504且然后在氧化物層1504中形成金屬(例如銅)接觸1506而形成的。圖16為截面圖，提供了可如何配置CMOS器件晶片1002的部件以與石墨烯晶片的晶體管集成的一個實例。圖16所示的特定設計是本領域技術人員可預想的CMOS器件晶片1002的許多可能配置中的一種配置，僅僅旨在示例可如何實現晶片之間的連接。如圖16所示，CMOS器件晶片1002可包含SOI層1602，在SOI層1602中形成分別構成CMOS晶體管(例如，金屬氧化物半導體場效應晶體管(MOSFET))的源極區與漏極區的摻雜的硅區域1604和1606。向CMOS晶體管分別提供源極金屬接觸S’、漏極金屬接觸D’以及柵極金屬接觸G’。這些接觸形成在絕緣體層1608中，且與氧化物層1008中的源極接觸、漏極接觸和柵極接觸連接。參見例如使用金屬線1610來形成該連接的情況。在絕緣體層中形成接觸且然后在周圍的氧化物層中形成其它金屬接觸的技術對于本領域普通技術人員而言是顯而易見的，因此在此不再進一步描述。CMOS器件晶片與石墨烯晶片的配對可如例如上述圖10及11所示地完成。如上所述，源極金屬接觸S’、漏極金屬接觸D’以及柵極金屬接觸G’分別用于完成石墨烯晶片中的一個或多個石墨烯晶體管。因此，在一些實施例中，石墨烯晶片會含有一個或多個晶體管，而CMOS器件晶片也會含有一個或多個晶體管(本文中也稱為“CMOS”晶體管)。可使用與圖16所示例的相同的技術使石墨烯晶體管與CMOS晶體管彼此鄰接(interface)。如上面所強調的，寄生電容和剩余電阻是影響常規的基于石墨烯的晶體管設計的重要因素。有利地，本發明技術提供使寄生電容和剩余電阻二者都最小化的途徑，這是設計不能實現的。
圖17-36為示例出制造用于射頻應用的基于石墨烯的晶體管器件的示例性方法的圖。如下面所詳述的，本發明方法采用自對準的摻雜/柵極化(gating)，以使寄生電容與剩余串聯電阻~■者都最小化。如上所述，制造過程始于在襯底上形成(B卩，沉積或生長)石墨烯層。S卩，圖17為截面圖，示例出已在襯底1704上沉積或生長一個或多個石墨烯層1702 (例如，從單層到高達10層的石墨烯)。石墨烯層1702可通過機械剝脫而沉積在襯底1704上或外延生長在SiC上(例如，通過硅升華外延)。如上面所強調的，這兩種石墨烯形成工藝都為本領域技術人員所熟知，因此在此不再詳述。當沉積石墨烯層1702時，襯底1704可為絕緣晶片或具有絕緣覆蓋層的晶片，例如覆蓋有SiO2的Si晶片。當生長石墨烯層1702時，襯底1704可為SiC晶片。圖18為3D圖，示例出已在襯底1704上沉積或生長石墨烯層1702的另一透視圖，即，自頂向下視圖。接著，在石墨烯層/襯底之上對抗蝕劑掩模進行構圖，以限定源極接觸區域與漏極接觸區域。圖19為截面圖，示例出在石墨烯層1702/襯底1704之上構圖的抗蝕劑掩模1902。抗蝕劑掩模可為軟掩模，例如光學或e束光刻抗蝕劑(PMMA、氫倍半硅氧烷(HSQ)、或 S1818TM,其從 Rohm andHaas Electronic Materials LLC, Marlborough, MA 可得)，或可為硬掩模，例如通過兼容沉積方法沉積的氧化物、氮化物或金屬。形成軟掩模或硬掩模的技術為本領域技術人員所熟知，因此在此不再詳述。圖20為3D圖，示例出在石墨烯層1702/襯底1704之上構圖的抗蝕劑掩模1902的另一透視圖，即，自頂向下視圖。從圖20所示的透視圖可知，將形成源極接觸區域和漏極接觸區域(如下面進一步詳述的)。然后，沉積接觸金屬。圖21為截面圖，示例出已在構圖的抗蝕劑掩模1902周圍沉積的源極接觸金屬/漏極接觸金屬2102。如圖21所示，一旦沉積了接觸金屬，就去除抗蝕劑掩模1902。選擇性金屬接觸形成遵循本領域技術人員所熟知的標準剝除工藝。首先通過e束蒸發、熱蒸發、或濺射而在抗蝕劑掩模1902/襯底1704上毯覆式沉積金屬。可以使用諸如Pd、Ti、金(Au)、Al、鎢(W)的金屬作為接觸金屬。在毯覆式金屬沉積后，在適當溶劑中去除抗蝕劑掩模1902，且通過這樣做，同時去除在抗蝕劑掩模上的金屬。根據示例性實施例，抗蝕劑掩模1902由PMMA形成，且可利用丙酮作為溶劑而在剝除工藝中被去除。圖22為3D圖，示例出已沉積在構圖的抗蝕劑掩模1902周圍的源極接觸金屬/漏極接觸金屬2102的另一透視圖，即，自頂向下視圖。然后在石墨烯層上對保護性硬掩模或軟掩模進行構圖，以限定器件的有源溝道區域。即，圖23為截面圖，示例出在石墨烯層1702上構圖的掩模2302。同樣地，形成軟或硬掩模的技術為本領域技術人員所熟知，因此在此不再詳述。圖24為3D圖，示例出在石墨烯層1702上構圖的掩模2302的另一透視圖，即，自頂向下視圖。然后去除未受保護的石墨烯。即，圖25為截面圖，示例出已通過干法蝕刻技術(例如，O2等離子體)蝕刻掉石墨烯層1702的未受掩模2302保護的部分，由此限定器件的溝道2502。如圖25所示，掩模2302也已在適當的溶劑中被去除。根據示例性實施例，蝕刻掩模2302由PMMA形成，且可在丙酮中被去除。圖26為3D圖，示例出已蝕刻掉石墨烯片1702的未受掩模2302保護的部分的另一透視圖，S卩，自頂向下視圖。在去除保護掩模而暴露出石墨烯溝道之后，在器件表面上沉積柵極電介質。圖27為截面圖，示例出已在器件上方，S卩，在石墨烯溝道2502、源極金屬接觸與漏極金屬接觸2102以及襯底1704上方毯覆式沉積柵極電介質2702(例如，氧化物)(參見圖28)。根據示例性實施例，使用ALD、CVD、等離子體濺射或e束沉積而沉積柵極電介質2702。根據所用的沉積技術以及所沉積的電介質的厚度，石墨烯溝道的表面可能需要官能化，以確保適當的電介質覆蓋。例如，在ALD氧化物沉積之前，可通過使石墨烯與NO2反應而對石墨烯進行官能化。作為另一例子，在ALD工藝之前，在石墨烯表面上沉積約Inm至約2nm厚的薄Al層并使其自然氧化。圖28為3D圖，示例出已在石墨烯溝道2502、源極金屬接觸與漏極金屬接觸2102以及襯底1704之上毯覆式沉積柵極電介質2702的另一透視圖，即，自頂向下視圖。在電介質沉積之后，在石墨烯溝道的頂上對柵極金屬接觸進行構圖。即，圖29為截面圖，示例出在石墨烯溝道2502之上構圖的且通過柵極電介質2702而與石墨烯溝道2502分隔的柵極金屬接觸2902。在對柵極金屬接觸2902構圖時，使用標準光刻工藝。從圖29和圖30 (在下面說明)可注意到，柵極金屬接觸2902被定位為不會延伸在源極金屬接觸與漏極金屬接觸2102之上(不與源極金屬接觸和漏極金屬接觸2102重疊)。該配置在本文中也稱為負重疊柵極配置(underlapping gate configuration),即，柵極金屬接觸與 源極金屬接觸和漏極金屬接觸負重疊。圖30為3D圖，示例出在石墨烯溝道2502之上構圖 的且通過柵極電介質2702而與石墨烯溝道2502分隔的柵極金屬接觸2902的另一透視圖，即，自頂向下視圖。然后蝕刻掉電介質的未被柵極金屬接觸覆蓋的部分。S卩，圖31為截面圖，示例出已蝕刻掉柵極電介質2702的未被柵極金屬接觸2902覆蓋的部分。這使得石墨烯溝道的位于柵極金屬接觸2902兩側的部分3102暴露。根據示例性實施例，電介質由氧化鋁(Al2O3)形成，且利用磷酸而被蝕刻掉(應去除所有的電介質以暴露出石墨烯溝道的位于柵極金屬接觸2902兩側的部分3102)。圖32為3D圖，示例出已蝕刻掉柵極電介質2702的未被柵極金屬接觸2902覆蓋的部分的另一透視圖，即，自頂向下視圖。然后執行化學摻雜，以摻雜石墨烯溝道的暴露部分(即部分3102)。圖33為截面圖，示例出已對器件表面施加摻雜劑3302，S卩，已在源極金屬接觸與漏極金屬接觸2102、柵極金屬接觸2902、石墨烯溝道的暴露部分3102以及襯底1704之上毯覆式沉積摻雜劑3302(參見下述圖34)。摻雜劑3302為η型(例如聚乙烯亞胺(PEI))或P型(例如重氮鹽)分子摻雜劑。石墨烯溝道的暴露到摻雜劑的部分(即，部分3102)由柵極電極的位置限定，產生自對準的摻雜/柵極化結構。如圖33所示，在該工藝中，柵極金屬接觸被用作去除電介質的蝕刻掩模以及限定摻雜區的摻雜掩模。圖34為3D圖，示例出已在源極金屬接觸與漏極金屬接觸2102、柵極金屬接觸2902、石墨烯溝道的暴露部分3102以及襯底1704之上毯覆式沉積摻雜劑3302的另一透視圖，即，自頂向下視圖。利用本技術，通過類似于負重疊結構的自對準柵極而使寄生電容最小化，并且通過在未柵極化的區域中的化學摻雜而使剩余串聯電阻最小化。對P型(或η型)器件而言，使用P型(或η型)摻雜劑，以確保主要傳輸支路的載流子遷移率不因摻雜劑而劣化。利用本設計，預期會改善石墨烯rf器件的性能。具體而言，本技術采用新的化學摻雜方案來控制器件特性，而沒有引入影響器件性能的另外的電容，如下所述。控制石墨烯特性的其中一個主要挑戰在于，不能用穩定且不劣化石墨烯載流子遷移率的摻雜劑來改變石墨烯的化學勢。例如，當暴露到鉀時，石墨烯呈現η型行為，但該摻雜方法也引入抑制電子傳導的散射中心，由此破壞由石墨烯提供的所需電子特性。再者，鉀為化學不穩定的，且可容易地在材料中擴散和遷移，造成不利的非均質。解決此問題的一個可能方案為使用靜電摻雜，其中費米能級由電柵極化控制。然而，該電摻雜方法不容易按比例縮放(scalable)，且可能引入寄生電容。因此，化學摻雜為優選的，但是仍需要適當的摻雜劑。已知兩種分子摻雜劑(聚乙烯亞胺(PEI)和重氮鹽)在石墨烯中分別提供η型摻雜和P型摻雜。這兩種分子摻雜劑也選擇性地保持石墨烯中的電子或空穴載流子遷移率，且在此被用于制造高性能石墨烯rf器件。接著，作為可選的步驟，可將器件封裝在保護帽蓋層中。即，圖35為截面圖，示例出已在器件之上，即，在源極金屬接觸與漏極金屬接觸2102、柵極金屬接觸2902、石墨烯溝道的暴露部分3102以及襯底1704之上形成保護帽蓋層3502。根據示例性實施例，保護帽蓋層由氧化物或氮化物材料形成，且利用e束蒸發、ALD或CVD來沉積。保護帽蓋層3502的目的在于使石墨烯溝道與會影響其電子特性的環境隔離。圖36為3D圖，示例出已在源極金屬接觸與漏極金屬接觸2102、柵極金屬接觸2902、石墨烯溝道的暴露部分3102以及襯底1704之上形成保護帽蓋層3502的另一透視圖，即，自頂向下視圖。由此，利用本發明的器件設計，寄生的電阻和電容被同時最小化，允許器件性能的 整體增強。該制造石墨烯rf器件的新方法的優點在于1)通過自對準的柵極化/摻雜使寄生的電阻和電容最小化，這增強了器件的高頻功能性；2)使用自對準技術來構圖摻雜輪廓，這降低了制造工藝的復雜性并確保對器件變化的最佳控制；以及3)通過使用不會劣化所需載流子支路的摻雜劑，保持了石墨烯的高載流子遷移率。根據所使用的摻雜劑，保持了電子或空穴遷移率。例如，PEI保持電子遷移率，而重氮鹽保持空穴遷移率。盡管本文已描述了本發明的示例性實施例，但應理解，本發明并不限于這些精確的實施例，并且只要不脫離本發明的范圍，本領域技術人員可做出各種其它改變和修改。
權利要求
1.一種半導體器件，包括 第一晶片，其具有形成于第一襯底上的至少一個石墨烯溝道、包圍所述石墨烯溝道的第一氧化物層、以及接到所述石墨烯溝道并延伸穿過所述第一氧化物層的源極接觸和漏極接觸；以及 第二晶片，其具有形成于第二襯底中的互補金屬氧化物半導體(CMOS)器件層、包圍所述CMOS器件層的第二氧化物層、以及接到所述CMOS器件層并延伸穿過所述第二氧化物層的多個接觸，所述第一晶片和所述第二晶片通過所述第一氧化物層與所述第二氧化物層之間的氧化物與氧化物接合而被接合在一起， 其中接到所述CMOS器件層的所述多個接觸中的一個或多個接觸與接到所述石墨烯溝道的所述源極接觸和漏極接觸相接觸，且其中接到所述CMOS器件層的所述多個接觸中的一個或多個另外的接觸為用于所述石墨烯溝道的柵極接觸。
2.根據權利要求I的器件，其中所述CMOS器件層包括一個或多個CMOS布線、結構和器件。
3.根據權利要求I的器件，其中所述第一襯底包括絕緣晶片、具有絕緣覆蓋層的晶片或碳化硅晶片。
4.根據權利要求I的器件，其中所述第二襯底包括絕緣體上硅晶片或體硅晶片。
5.根據權利要求I的器件，其中接到所述石墨烯溝道的所述源極接觸和漏極接觸以及接到所述CMOS器件層的所述多個接觸各自包含銅，且其中所述第一晶片和所述第二晶片進一步通過接到所述石墨烯溝道的所述源極接觸和漏極接觸與接到所述CMOS器件層的所述多個接觸中的一個或多個接觸之間的銅與銅接合而被接合在一起。
6.根據權利要求I的器件，其中所述第一晶片和所述第二晶片以面對面取向而被接合在一起。
7.—種制造半導體器件的方法，包括以下步驟 形成第一晶片，所述第一晶片具有形成于第一襯底上的至少一個石墨烯溝道、包圍所述石墨烯溝道的第一氧化物層、以及接到所述石墨烯溝道并延伸穿過所述第一氧化物層的源極接觸和漏極接觸； 形成第二晶片，所述第二晶片具有形成于第二襯底中的CMOS器件層、包圍所述CMOS器件層的第二氧化物層、以及接到所述CMOS器件層并延伸穿過所述第二氧化物層的多個接觸；以及 通過所述第一氧化物層與所述第二氧化物層之間的氧化物與氧化物接合將所述第一晶片和所述第二晶片接合在一起，使得接到所述CMOS器件層的所述多個接觸中的一個或多個接觸與接到所述石墨烯溝道的所述源極接觸和漏極接觸相接觸，且接到所述CMOS器件層的所述多個接觸中的一個或多個另外的接觸為用于所述石墨烯溝道的柵極接觸。
8.根據權利要求7的方法，還包括以下步驟 使所述第一晶片或所述第二晶片中的一者倒裝，以允許與所述第一晶片或所述第二晶片中的另一者面對面接合。
9.一種晶體管器件，包括 襯底； 形成于所述襯底上的源極接觸和漏極接觸；形成于所述襯底上的石墨烯溝道，其連接所述源極接觸和漏極接觸；以及 位于所述石墨烯溝道上方的柵極接觸，其通過電介質而與所述石墨烯溝道分隔，其中所述柵極接觸處于與所述源極接觸和漏極接觸非重疊的位置，使得所述石墨烯溝道的位于所述柵極接觸與所述源極接觸和漏極接觸之間的部分暴露，且其中所述石墨烯溝道的暴露部分被摻雜有η型或P型摻雜劑。
10.根據權利要求9的器件，還包括 帽蓋層，其位于所述源極接觸和漏極接觸、所述柵極接觸、以及所述石墨烯溝道的所述暴露部分上方。
11.根據權利要求9的器件，其中所述襯底包括絕緣晶片、具有絕緣覆蓋層的晶片或碳化娃晶片。
12.根據權利要求9的器件，其中所述石墨烯溝道的所述暴露部分被摻雜有包含聚乙烯亞胺的η型摻雜劑。
13.根據權利要求9的器件，其中所述石墨烯溝道的所述暴露部分被摻雜有包含重氮鹽的P型摻雜劑。
14.根據權利要求10的器件，其中所述帽蓋層包含氧化物或氮化物材料。
15.一種制造晶體管器件的方法，包括 提供襯底； 在所述襯底上形成源極接觸和漏極接觸； 在所述襯底上形成石墨烯溝道，所述石墨烯溝道連接所述源極接觸和漏極接觸； 在所述石墨烯溝道上方形成柵極接觸，所述柵極接觸通過電介質而與所述石墨烯溝道分隔，其中所述柵極接觸處于與所述源極接觸和漏極接觸非重疊的位置，使得所述石墨烯溝道的位于所述柵極接觸與所述源極接觸和漏極接觸之間的部分暴露；以及 用η型或P型摻雜劑摻雜所述石墨烯溝道的暴露部分。
16.根據權利要求15的方法，還包括以下步驟 在所述襯底上形成一個或多個石墨烯層。
17.根據權利要求16的方法，其中所述襯底包括具有絕緣覆蓋層的晶片，且其中所述形成石墨烯層的步驟進一步包括以下步驟 利用剝脫法在所述絕緣覆蓋層的表面上沉積所述石墨烯層。
18.根據權利要求16的方法，其中所述襯底包括碳化硅晶片，且其中所述形成石墨烯層的步驟進一步包括以下步驟 通過硅升華利用外延而在所述碳化硅晶片上生長所述石墨烯層。
19.根據權利要求16的方法，其中所述在所述襯底上形成源極接觸和漏極接觸的步驟進一步包括以下步驟 對位于所述石墨烯層和所述襯底上方的抗蝕劑掩模進行構圖，以限定源極接觸區域和漏極接觸區域； 在所述抗蝕劑掩模周圍且在所述源極接觸和漏極接觸區域中沉積金屬，以形成所述源極接觸和漏極接觸；以及 去除所述抗蝕劑掩模。
20.根據權利要求16的方法，其中所述在所述襯底上形成石墨烯溝道的步驟進一步包括以下步驟 對位于所述多個石墨烯層上的掩模進行構圖，以限定有源溝道區域； 去除所述石墨烯層的未受所述掩模保護的部分；以及 去除所述掩模。
21.根據權利要求15的方法，還包括以下步驟 在所述石墨烯溝道、所述源極接觸和漏極接觸以及所述襯底上方沉積所述電介質。
22.根據權利要求15的方法，還包括以下步驟 在所述源極接觸和漏極接觸、所述柵極接觸、所述石墨烯溝道的所述暴露部分以及所述襯底上方形成帽蓋層。
全文摘要
提供基于石墨烯溝道的器件及其制造技術。在一方面，一種半導體器件包括第一晶片，其具有形成于第一襯底上的至少一個石墨烯溝道、包圍所述石墨烯溝道的第一氧化物層、以及接到所述石墨烯溝道并延伸穿過所述第一氧化物層的源極接觸和漏極接觸；以及第二晶片，其具有形成于第二襯底中的CMOS器件層、包圍所述CMOS器件層的第二氧化物層、以及接到所述CMOS器件層并延伸穿過所述第二氧化物層的多個接觸，所述晶片通過所述氧化物層之間的氧化物與氧化物接合而被接合在一起。接到所述CMOS器件層的所述多個接觸中的一個或多個接觸與所述源極接觸和漏極接觸相接觸。接到所述CMOS器件層的所述多個接觸中的一個或多個另外的接觸為用于所述石墨烯溝道的柵極接觸。
文檔編號H01L27/06GK102893387SQ201180024337
公開日2013年1月23日 申請日期2011年4月26日 優先權日2010年5月20日
發明者K·陳, Y-M·林, P·阿沃里斯, D·B·法默 申請人:國際商業機器公司