移位寄存器和顯示裝置的制作方法

專利名稱：移位寄存器和顯示裝置的制作方法
技術領域：
本發明涉及用于顯示面板的柵極驅動器等的移位寄存器的電路圖案布局。
背景技術：
近年來，用非晶硅在液晶面板上形成柵極驅動器、實現成本削減的柵極單片化正在進行。柵極單片也被稱為無柵極驅動器、面板內置柵極驅動器、柵極嵌入式面板等。圖15中示出專利文獻I所記載的利用這樣的柵極單片技術形成的柵極驅動部400的框圖。該柵極驅動部400形成將多個分別與柵極線對應地連結的級410級聯連接的構成。各級410具有置位端子S、柵極電壓端子GV、一對時鐘端子CK1、CK2、復位端子R，并且具有柵極輸出端子OUTl以及進位輸出端子0UT2。 各級、例如第j級STj的置位端子S被輸入前段級STj-I的進位輸出、即前段進位輸出Cout (j-Ι),復位端子R被輸入后段級STj+Ι的柵極輸出、即后段柵極輸出Gout (j+Ι)。時鐘端子CKl、CK2被輸入時鐘信號CLKl、CLK2，柵極電壓端子GV被輸入柵極截止電壓Voff0但是，第I級STj的置位端子S被輸入掃描開始信號STV。柵極輸出端子OUTI輸出柵極輸出Gout (j)，進位輸出端子0UT2輸出進位輸出Cout (j)。接著，圖16中示出級410的構成。級410包含輸入部420、上拉驅動部430、下拉驅動部440以及輸出部450。簡單說明該構成的級410的動作，當前段進位輸出Cout (j-Ι)為高電平(High)時，上拉驅動部430的晶體管M4為導通狀態，電容C3被充電，連接點Jl變為高電平。此時，輸出部450的晶體管M10、M11為導通狀態，但當時鐘信號CLKl為高電平時，通過作為自舉電容的電容C3使連接點Jl的電位上沖，因此作為柵極輸出Gout (j)和進位輸出Cout (j)得到充分高電平。當后段柵極輸出Gout (j+Ι)變為高電平時，晶體管M5、M13為導通狀態，使連接點Jl、J2復位為低電平(Low)。其他輸入部420、上拉驅動部430、以及下拉驅動部440的構成是用于將連接點J1、J2適當地保持為高電平或者低電平的電路。接著，圖17中示出晶體管MlO的圖案布局。晶體管MlO是進行柵極輸出Gout (j)的晶體管，所以需要大的柵極寬度(溝道寬度)。因此，成為一對漏極/源極電極的輸入電極73和輸出電極75分別構成為梳齒狀，以相互哨合的方式配置。梳齒狀的輸入電極73分別連接到輸入信號線連結部72。輸入信號線連結部72連接著輸入信號線70a。梳齒狀的輸出電極75分別連接到輸出信號線連結部76。輸出信號線連結部76連接到輸出電極擴展部79。并且，為了在晶體管MlO的柵極與源極之間形成電容C3，作為柵極電極的控制電極125和輸出電極擴展部79以在膜厚方向相互相對的方式配置。而且，以與控制電極125之間在膜厚方向夾著輸出電極擴展部79的方式配置有輔助電極83，控制電極125和輔助電極83通過接觸孔183相互連接。輸出電極擴展部79通過接觸孔186連接到連結輔助構件84。連結輔助構件84連接著輸出信號線70b。連結輔助構件84還通過接觸孔188連接到連結部129。連結部129連接著柵極線121。現有技術文獻專利文獻專利文獻I :日本公開專利公報“特開2005-352455號公報(
公開日2005年12月22日)”專利文獻2 :日本公開專利公報 “特開平11-190857號公報(
公開日1999年7月13 日)”

發明內容
發明要解決的問題如圖17的說明所記載的那樣，專利文獻I的電容C3形成如下構成在與作為輸出晶體管的晶體管MlO的區域相鄰的區域，在膜厚方向隔著絕緣膜層疊有控制電極125、輸出電極擴展部79以及輔助電極83。由此，如圖18所示，電容ClOl和電容C102并聯，形成相當于電容C3的自舉電容，電容ClOl通過相當于輸出電極擴展部79的源極金屬102和相當于控制電極125的柵極金屬101在膜厚方向相對而形成，電容C102通過源極金屬102和相當于輔助電極83的像素電極層103在膜厚方向相對而形成。但是，輸出晶體管的柵極寬度非常大，因此元件尺寸非常大，所以作為自舉電容執行功能的電容C3的元件面積也相應地變大。因此，當與大面積的輸出晶體管相鄰地設置這樣的大面積的電容時，顯示面板的邊框面積增大。這樣，利用現有的柵極單片技術形成的移位寄存器具有如下問題連接到輸出晶體管的自舉電容需要大面積，使顯示面板的邊框面積增大。或者具有如下問題不能形成充分的自舉電容，不能進行移位寄存段的穩定的驅動。本發明是鑒于上述現有的問題而完成的，其目的在于實現能達到連接到移位寄存段的晶體管的電容的面積節省的移位寄存器和具備該移位寄存器的顯示裝置。用于解決問題的方案為了解決上述問題，本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，上述第I晶體管具備與2個源極/漏極電極中的至少一方在與柵極電極相反的一側在膜厚方向相對的電容電極，上述電容電極和與上述電容電極相對的任一方上述源極/漏極電極中的任一方與上述移位寄存段的輸出晶體管的控制電極電連接。根據上述的發明，在與第I晶體管具備的2個源極/漏極電極中的至少任一方之間形成某種電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。因此，能將邊框區域抑制得小。綜上所述，能起到可實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。另外，在第I晶體管是移位寄存段的輸出晶體管的情況下，起到下面的效果。即，起到能形成充分的自舉電容、能進行移位寄存段的穩定的驅動的效果，另外，起到如下效果在第I晶體管的柵極電極與第I晶體管具備的2個源極/漏極電極中的至少任一方之間追加自舉電容等電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。為了解決上述問題，本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，關于該第I晶體管，從其他元件連接到上述第I晶體管的柵極電極和2個源極/ 漏極電極中的一電極的第I配線與從另一其他元件連接到上述第I晶體管的上述柵極電極和上述2個源極/漏極電極中的不同的一電極的第2配線相互在膜厚方向相對地配置，上述第I配線和上述第2配線使用相互不同的金屬層。根據上述的發明，通過將已設置的不同的配線區域相互相對配置，能對第I晶體管追加電容。由此，在第I晶體管的任意的電極間追加電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用已設置的配線區域進行追加。因此，能將邊框區域抑制得小。綜上所述，起到能實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。另外，起到如下效果在第I晶體管是移位寄存段的輸出晶體管的情況下，能形成充分的自舉電容，能進行移位寄存段的穩定的驅動。另外，因為能將配線的金屬層原樣地用于電容的追加，所以起到如下效果能以在金屬層的加工中使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化，并且不必新追加電容電極材料。為了解決上述問題，本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，使用源極/漏極金屬層形成的第3配線與上述移位寄存段的輸出晶體管的控制電極電連接，上述第3配線在柵極金屬層與連接到上述柵極金屬層的第I電極之間以具有與上述柵極金屬層和上述第I電極兩者在膜厚方向相對的區域的方式配置。根據上述的發明，第3配線配置于柵極金屬層與第I電極之間而能追加兩者之間的電容。因為第3配線配置于柵極金屬層與第I電極之間，所以被傳送到柵極金屬層和第I電極的電場噪聲難以通過第3配線傳送到輸出晶體管的控制電極。因此，為抑制移位寄存段的誤動作所需的控制電極的電容可以減小，所以起到移位寄存器面積節省的效果。另外，通過移位寄存器的面積節省，起到能實現邊框區域被抑制得小的顯示裝置的效果。發明效果本發明的移位寄存器如上所述，
在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，上述第I晶體管具備與2個源極/漏極電極中的至少一方在與柵極電極相反的一側在膜厚方向相對的電容電極，上述電容電極和與上述電容電極相對的任一方上述源極/漏極電極中的任一方與上述移位寄存段的輸出晶體管的控制電極電連接。另外，本發明的移位寄存器如上所述，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，關于該第I晶體管，從其他元件連接到上述第I晶體管的柵極電極和2個源極/漏極電極中的一電極的第I配線與從另一其他元件連接到上述第I晶體管的上述柵極電極 和上述2個源極/漏極電極中的不同的一電極的第2配線相互在膜厚方向相對地配置，上述第I配線和上述第2配線使用相互不同的金屬層。另外，本發明的移位寄存器如上所述，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，使用源極/漏極金屬層形成的第3配線與上述移位寄存段的輸出晶體管的控制電極電連接，上述第3配線在柵極金屬層與連接到上述柵極金屬層的第I電極之間以具有與上述柵極金屬層和上述第I電極兩者在膜厚方向相對的區域的方式配置。綜上所述，起到能實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。


圖I示出本發明的實施方式，是說明第I實施方式的圖案布局的俯視圖。圖2是說明第I實施方式的接觸部的圖案布局的圖，(a)是接觸部的俯視圖，(b)是(a)的A-A’線截面圖。圖3是示出第I實施方式的接觸部的連接關系的立體圖。圖4是說明第I實施方式的第I變形例的圖案布局的俯視圖，(a)是第I例的俯視圖，(b)是第2例的俯視圖。圖5是說明第I實施方式的第2變形例的圖案布局的圖，(a)是接觸部的俯視圖，(b)是(a)的B-B’線截面圖。圖6是說明第I實施方式的第3變形例的圖案布局的圖，(a)是使用大的厚度的絕緣膜的電容的截面圖，(b)是使用小的厚度的絕緣膜的電容的截面圖。圖7是說明第I實施方式的第4變形例的接觸部的圖案布局的圖。圖8是示出第I實施方式的第5變形例的接觸部的連接關系的圖，(a)是接觸部的立體圖，(b)是接觸部的俯視圖和截面圖。圖9示出本發明的實施方式，是說明第2實施方式的圖案布局的俯視圖。圖10示出本發明的實施方式，是說明第3實施方式的圖案布局的一部分的立體圖。圖11示出本發明的實施方式，是示出顯示裝置的構成的框圖。
圖12是示出圖11的顯示裝置所具備的移位寄存器的構成的框圖。圖13是說明圖12的移位寄存器的各移位寄存段的圖，(a)是移位寄存段的電路圖，(b)是說明移位寄存段的動作的時序圖。圖14示出本發明的實施方式，是說明第I晶體管的圖，(a)是示出第I晶體管是輸出晶體管的情況的例子的電路圖，(b)是示出第I晶體管是與輸出晶體管不同的晶體管的情況的第I例的電路圖，(C)是示出第I晶體管是與輸出晶體管不同的晶體管的情況的第2例的電路圖。圖15示出現有技術，是示出移位寄存器的構成的框圖。圖16是示出圖15的移位寄存段的構成的電路圖。圖17是示出圖15的移位寄存段的圖案布局的俯視圖。
圖18示出現有技術，是示出構成自舉電容的部位的連接關系的立體圖。
具體實施例方式如果使用圖I 圖14對本發明的實施方式進行說明，則如下所述。圖11中示出作為本實施方式的顯示裝置的液晶顯示裝置11的構成。液晶顯示裝置11具備顯示面板12、柔性印刷基板13、以及控制基板14。顯示面板12是使用TFT在玻璃基板上形成顯示區域12a、多條柵極總線(掃描信號線)GL···、多條源極總線(數據信號線)SL···、以及柵極驅動器(掃描信號線驅動電路)15的有源矩陣型的顯示面板，TFT采用非晶硅。也能使用采用多晶硅、CG硅、微晶硅、IGZO(In-Ga-Zn-O)等的TFT制作顯示面板12。在后述的各實施例中，列舉適合于使用采用非晶硅的TFT的構成的例子。顯示區域12a是多個像素PIX…呈矩陣狀配置的區域。像素PIX具備作為像素的選擇元件的TFT21、液晶電容CL、以及輔助電容Cs。TFT21的柵極連接到柵極總線GL，TFT21的源極連接到源極總線SL。液晶電容CL和輔助電容Cs連接到TFT21的漏極。多條柵極總線GL·..包括柵極總線GL1、GL2、GL3、…、GLn，分別連接到柵極驅動器(掃描信號線驅動電路)15的輸出。多條源極總線SL···包括源極總線SLl、SL2、SL3、…、SLm，分別連接到后述的源極驅動器16的輸出。另外，雖然未圖示，但形成有對像素PIX···的各輔助電容Cs賦予輔助電容電壓的輔助電容配線。柵極驅動器15在顯示面板12上相對于顯示區域12a設于與柵極總線GL···延伸的方向的一側相鄰的區域，依次對各個柵極總線GL···供給柵極脈沖(掃描脈沖)。而且也可以是其他柵極驅動器在顯示面板12上相對于顯示區域12a設于與柵極總線GL···延伸的方向的另一側相鄰的區域，與上述柵極驅動器15掃描相互不同的柵極總線GL。另外，也可以是相對于顯示區域12a設于與柵極總線GL···延伸的方向的一側相鄰的區域的柵極驅動器和設于與另一側相鄰的區域的柵極驅動器掃描相互相同的柵極總線GL。這些柵極驅動器在顯示面板12上與顯示區域12a制成單片，被稱為柵極單片、無柵極驅動器、面板內置柵極驅動器、柵極嵌入式面板等的柵極驅動器全部可包含于柵極驅動器15。柔性印刷基板13具備源極驅動器16。源極驅動器16對各個源極總線SL···供給數據信號。源極驅動器16可以在顯示面板12與顯示區域12a制成單片。控制基板14連接到柔性印刷基板13，供給柵極驅動器15和源極驅動器16所需的信號、電源。從控制基板14輸出的向柵極驅動器15供給的信號和電源通過柔性印刷基板13從顯示面板12上向柵極驅動器15供給。接著，對柵極驅動器15具備的移位寄存器的構成進行說明。圖12中示出作為上述移位寄存器的移位寄存器I的構成。該移位寄存器I具有各移位寄存段SRk(k是自然數)級聯連接的構成。各移位寄存段SRk具備置位端子SET、輸出端子GOUT、復位端子RESET、低電平電源輸入端子VSS、以及時鐘輸入端子CKA、CKB。在各移位寄存段SRk (k ^ 2)中，置位端子SET被輸入前段SRk-I的輸出信號GOUT(用輸出端子OUT的附圖標記代替)作為移位脈沖。初段SRl的置位端子SET被輸入柵極起始脈沖GSP作為移位脈沖。輸出端子GOUT將輸出信號Gk輸出到對應的掃描信號線GLk。復位端子RESET被輸入下一段SRk+Ι的輸出信號GOUT作為復位脈沖。低電平電源輸入端子VSS被輸入作為各移位寄存段SRk的低電平電位側的電源電壓的低電平電源電壓VSS (用低電平電源輸入端子VSS的附圖標記代替)。時鐘輸入端子CKA和時鐘端子CKB中的一方被輸入時鐘信號CK1，并且另一方被輸入時鐘信號CK2，在相鄰的段間輸入 到時鐘輸入端子CKA的時鐘信號和輸入到時鐘輸入端子CKB的時鐘信號相互交替。時鐘信號CK1、CK2具有如圖13的(b)所示的波形(參照CKA和CKB)。時鐘信號CKU CK2是相互的時鐘脈沖不重疊的非重疊時鐘信號。在此,作為一例，具有以下時序時鐘信號CKl的時鐘脈沖在時鐘信號CK2的時鐘脈沖的后面隔開I個時鐘脈沖出現，時鐘信號CK2的時鐘脈沖在時鐘信號CKl的時鐘脈沖的后面隔開I個時鐘脈沖出現。即，時鐘信號CKl和時鐘信號CK2的波形相互相同，而相互的時鐘相位錯開180度。因此，在此時鐘輸入端子CKA被輸入時鐘信號CKl并且時鐘輸入端子CKB被輸入時鐘信號CK2的段和時鐘輸入端子CKA被輸入時鐘信號CK2并且時鐘輸入端子CKB被輸入時鐘信號CKl的段這兩者被表現。接著，圖13的(a)中示出各移位寄存段SRk的構成。移位寄存段SRk具備晶體管Trl、Tr2、Tr3、Tr4以及電容CAP。作為輸出晶體管的晶體管(第I晶體管)Tr4連接著電容CAP作為自舉電容。上述晶體管全部是η溝道型的TFT。此外，成為形成以電容CAP為首的附加電容的對象的第I晶體管不限于輸出晶體管。對此將在后面詳述。在晶體管TrI中，柵極和漏極連接到置位輸入端子Qn-I，源極連接到晶體管Tr4的柵極。在晶體管Tr4中，漏極連接到時鐘輸入端子CKA，源極連接到輸出端子GOUT。S卩、晶體管Tr4作為傳輸門進行被輸入到時鐘輸入端子CKA的時鐘信號的通過和阻斷。電容CAP連接到晶體管Tr4的柵極與源極之間。將電容CAP的、與晶體管Tr4的柵極連接的一側的一端稱為節點netA。在晶體管Tr2中，柵極連接到時鐘輸入端子CKB，漏極連接到輸出端子G0UT，源極連接到低電平電源輸入端子VSS。在晶體管Tr3中，柵極連接到復位輸入端子Qn+1，漏極連接到節點netA，源極連接到低電平電源輸入端子VSS。接著，使用圖13的(b)對圖13的(a)的構成的移位寄存段SRk的動作進行說明。當置位輸入端子Qn-I被輸入移位脈沖時，晶體管Tr I為導通狀態，對電容CAP充電。該移位脈沖對于移位寄存段SRl是柵極起始脈沖GSP1，對于除該移位寄存段SRl以外的移位寄存段Sri是前段的輸出信號Gk-Ι。通過使電容CAP充電，節點netA的電位上升，晶體管Tr4為導通狀態，從時鐘輸入端子CKA輸入的時鐘信號CKl或者CK2出現在晶體管Tr4的源極，但接著在時鐘輸入端子CKA被輸入時鐘脈沖的瞬間，由于電容CAP的自舉效應，節點netA的電位急劇上升，輸入的時鐘脈沖被傳送到移位寄存段SRk的輸出端子GOUT而輸出，成為輸出信號Gk的柵極脈沖。當移位脈沖向置位輸入端子Qn-I的輸入結束時，晶體管Tr4為截止狀態。并且，為了解除由于節點netA和輸出端子GOUT為漂浮而引起的電荷的保持，利用被輸入到復位輸入端子Qn+Ι的復位脈沖使晶體管Tr3為導通狀態，將節點netA和輸出端子GOUT設為低電平電源VSS的電位。然后，在移位脈沖再次被輸入到置位輸入端子Qn-I之前，利用被輸入到時鐘輸入端子CKB的時鐘信號CK2或者CKl的時鐘脈沖使晶體管Tr2周期性地成為導通狀態，由此將節點netA和輸出端子GOUT刷新為低電平電源電位， 即，將柵極總線GLk下拉到低電平。這樣，柵極脈沖依次被輸出到柵極總線GL1、GL2、GL3、…。接著，對作為上述移位寄存段SRk的輸出晶體管的晶體管Tr4和作為自舉電容的電容CAP的圖案布局進行說明。圖I中示出從顯示面板12的上表面側(顯示面側)看時晶體管Tr4和電容CAP的圖案的俯視圖。晶體管Tr4具備柵極電極Tr4g、源極電極(第I源極/漏極電極)Tr4s、以及漏極電極(第2源極/漏極電極)Tr4d。第I源極/漏極電極和第2源極/漏極電極是晶體管Tr4具備的2個源極/漏極電極中的一方和另一方，可以將漏極電極設為第I源極/漏極電極，將源極電極設為第2源極/漏極電極。在此，如通常的底柵型TFT那樣，在從顯示面板12的上表面看的情況下，從下層側朝向上層側依次層疊著柵極電極Tr4g與源極電極Tr4s以及漏極電極Tr4d。在柵極電極Tr4g與源極電極Tr4s以及漏極電極Tr4d之間按順序朝向上層側層疊著柵極絕緣膜、硅i半導體層、以及硅η+半導體層。源極電極Tr4是梳齒狀的電極，具備在面板平面上相互平行地延伸的多個源極指狀電極(第I部分)Tr4sl-；以及源極連接電極(第2部分)Tr4s2,其作為這些多個源極指狀電極Tr4sl···的分支源共同連接到源極指狀電極Tr4sl···。同樣，漏極電極Tr4是梳齒狀的電極，具備在面板平面上相互平行地延伸多個漏極指狀電極(第I部分)Tr4dL···;以及漏極連接電極(第2部分)Tr4d2，其作為這些多個漏極指狀電極Tr4dl…的分支源共同連接到漏極指狀電極Tr4dl..·。源極指狀電極Tr4sl…和漏極指狀電極Tr4dl…以在面板平面上I條I條地相互嚙合的方式配置，包含相互相鄰的源極指狀電極Tr4sl和漏極指狀電極Tr4dl的正下方的兩者之間的硅i半導體層區域成為形成晶體管Tr4的溝道區域的有源區域Tr4a。源極連接電極Tr4s2連接到通向晶體管Tr4外的連接配線25，漏極連接電極Tr4d2連接到通向晶體管Tr4外的連接配線26。例如，源極連接電極Tr4s2連接到作為連接配線25的連接到圖13的(a)中的輸出端子GOUT的配線，漏極連接電極Tr4d2連接到作為連接配線26的連接到圖13的(a)中的時鐘輸入端子CKA的配線。柵極電極Tr4g在該有源區域Tr4a的正下方擴展，不到達在膜厚方向與漏極連接電極Tr4d2相對的位置，而到達在膜厚方向與源極連接電極Tr4s2相對的位置。由此，確保使柵極電極Tr4g與源極電極Tr4s之間的電容盡量大。另外,柵極電極Tr4g在接觸部Tr4c與和其他元件連接的連接配線31電連接,并且與成為電容CAP的節點netA側的一端的電容電極CAPm電連接。在此，上述連接配線31相當于在圖13的(a)中連接到節點netA的配線，由用于源極/漏極電極的金屬層形成。電容電極CAPm由作為透明電極的ΙΤ0、ΙΖ0等的像素電極層形成，以與源極指狀電極Tr4sl...、源極連接電極Tr4s2以及漏極指狀電極Tr4dl…在上層側在膜厚方向相對的方式擴展。電容電極CAPm不與漏極連接電極Tr4d2在膜厚方向相對。 圖2的(a)和(b)中示出接觸部Tr4c的詳細構成。圖2的(b)是圖2的(a)的A-A’線截面圖。如圖2的(a)所示，接觸部Tr4c具有如下構成通過設于由連接配線31形成的矩形環部32的內側區域的接觸孔33a,使連接配線31、柵極電極Tr4g以及電容電極CAPm相互電連接。該接觸部Tr4c能利用將構成連接配線31的金屬層轉換到構成晶體管Tr4的柵極電極Tr4g的金屬層的部分的區域而構成。并且，在該情況下，電容電極CAPm能利用在該轉換的部分存在的像素電極層。另外，設有從矩形環部32的源極連接電極Tr4s2側的一邊朝向矩形環部32的內側區域的中心部引出的連接配線31的引出部32a。如圖2的(b)所示，在接觸部Tr4c形成如下構成從下層側起依次層疊著玻璃基板(基板)35、柵極電極Tr4g、柵極絕緣膜36、包括下層側的硅i半導體層34a以及上層側的硅n+半導體層34b的半導體層34、包括下層側的Ti層31a和上層側的Al層31b的連接配線31、包括SiNx、SiO2等的無機絕緣膜的鈍化膜37、有機絕緣膜38、以及電容電極CAPm。接觸孔33a以貫穿有機絕緣膜38、鈍化膜37、以及柵極絕緣膜36的方式形成。在接觸孔33a的底部，柵極電極Tr4g和電容電極CAPm接觸。另外，在引出部32a上的區域，以從引出部32a的前端側起硅i半導體層34a、硅n+半導體層34b、Ti層31a、以及Al層31b分別依次地露出的方式實施階梯狀的圖案蝕刻。在該階梯狀的圖案中，連接配線31和電容電極CAPm接觸。接觸孔33a能使用I片光掩模形成。更具體地，例如，首先使用I片光掩模在有機絕緣膜38中形成接觸孔，接著，以該有機絕緣膜38的接觸孔的圖案、連接配線31以及半導體層34為掩模，連續地蝕刻鈍化膜37和柵極絕緣膜36。在這樣形成的接觸孔33a上層疊和圖案化電容電極CAPm。根據該接觸部Tr4c的構成，如圖3所示，柵極電極Tr4g和連接配線31成為通過電容電極CAPm相互間接地電連接的狀態。這樣，電容電極CAPm與源極/漏極電極(在此為源極指狀電極Tr4sl···與源極連接電極Tr4s2以及漏極指狀電極Tr4dl···)之間形成第I電容。并且，電容電極CAPm通過接觸部Tr4c與柵極金屬Tr4g連接，即與作為晶體管Tr4的控制電極的節點netA電連接，因此利用在第I電容中的電容電極CAPm與源極電極Tr4s(源極指狀電極Tr4sl···和源極連接電極Tr4s2)之間形成的第2電容和在柵極電極Tr4g與源極電極Tr4s之間形成的第3電容的合成電容，形成晶體管Tr4的柵極一源極間的大致全部電容。在此特別將其中的第2電容設為電容CAP。而且，第2電容比在電容電極CAPm與漏極指狀電極Tr4dl···之間形成的電容大，所以電容電極CAPm與作為一方源極/漏極電極的源極電極Tr4s之間的電容比電容電極CAPm與作為另一方源極/漏極電極的漏極電極Tr4d之間的電容大。具備如上述的電容電極CAPm—般表示如下情況為了在移位寄存器的輸出晶體管的柵極電極與輸出晶體管具備的2個源極/漏極電極中的至少任一方之間追加電容，具備與該輸出晶體管的一方源極/漏極電極在與柵極電極相反的一側在膜厚方向相對的電容電極。另外，這一般表示如下情況相對于移位寄存器的輸出晶體管具備的2個源極/漏極電極中的至少任一方，具備與該輸出晶體管的一方源極/漏極電極在與柵極電極相反的一側在膜厚方向相對的電容電極。即，如上述例那樣，即使是電容電極CAPm沒有連接到輸出晶體管的柵極電極的構成，也同樣能進行在膜厚方向與源極/漏極電極相對的電容電極的配置。由此，在與輸出晶體管具備的2個源極/漏極電極中的至少任一方之間形成某種電容的情況下，或者在輸出晶體管的柵極電極與輸出晶體管具備的2個源極/漏極電極中 的至少任一方之間追加電容的情況下，不必如以往那樣在面板面內方向與輸出晶體管的有源區域分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。因此，能將邊框區域抑制得小。另外，因為能將上述有源區域上的、因為沒有其他使用用途所以以往被除去的像素電極層原樣地用作電容電極，所以能用像素電極層的加工所使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化，并且不必新追加電容電極材料。另外，在想要使柵極電極與一方源極/漏極電極之間的電容比柵極電極與另一方源極/漏極電極之間的電容大的情況下，如源極連接電極Tr4s和電容電極CAPm的關系那樣，能使用在配置于輸出晶體管的有源區域外的部分形成想要設置得大的電容的一部分。另外，能利用將構成從輸出晶體管的外部連接到柵極電極的連接配線的金屬層轉換到構成輸出晶體管的柵極電極的金屬層的部分的區域來構成連接電容電極的柵極電極的部位，因此能節約配線連接部的數量和占用面積。因此，能相應地較大地確保驅動電路部分的區域，能實現驅動電路的尺寸擴大即電流驅動能力的擴大。此外，關于圖I的構成，在將晶體管Tr4設為頂柵型的TFT的情況下，只要相對于源極電極Tr4s和漏極電極Tr4d，將柵極電極Tr4g和電容電極CAPm的上下關系替換即可。接著，圖4的(a)中示出晶體管Tr4和電容CAP的圖案布局的第I變形例的第I例的構成。第I變形例的第I例的構成如下將圖I的圖案布局的電容電極CAPm設為與源極指狀電極Tr4sl···和源極連接電極Tr4s2在膜厚方向相對、而與漏極指狀電極Tr4dl···和漏極連接電極Tr4d2在膜厚方向不相對的電容電極CAPm’。在該情況下,僅在柵極電極Tr4g與源極電極Tr4s之間形成要追加的電容。因此，在此在電容電極CAPm與源極/漏極電極之間形成的第I電容和在電容電極CAPm與源極電極Tr4s之間形成的第2電容相等。利用圖4的(a)的構成，可提供在與輸出晶體管具備的2個源極/漏極電極的任一方之間形成某種電容的情況、和在輸出晶體管的柵極電極與輸出晶體管具備的2個源極/漏極電極的任一方之間追加電容的情況的構成。另外，在圖4的(a)的構成中，電容電極CAPm與半導體層以具有重疊區域的方式相對，半導體層配置于晶體管Tr4的、除去與源極電極Tr4s以及漏極電極Tr4d在膜厚方向相對的區域之外的有源區域。根據該構成，電容電極和源極/漏極電極的重疊面積大，所以能更有效地較大地確保電容。接著，圖4的(b)示出晶體管Tr4和電容CAP的圖案布局的第I變形例的第2例的構成。第I變形例的第2例的構成是在圖4的(a)的構成中，電容電極CAPm被置換為電容電極CAPm’，電容電極CAPm’與半導體層不相對，半導體層配置于晶體管Tr4的除去與源極電極Tr4s和漏極電極Tr4d在膜厚方向相對的區域之外的有源區域。特別是在圖4的(b)中，電容電極CAPm的圖案以在膜厚方向看時進入到源極指狀電極Tr4sl···和源極連接電極Tr4s2的圖案的內側的方式形成。根據該構成，在制造工序中，即使是電容電極位置相對于源極/漏極電極偏移地形成的情況，電容的大小的變化量也小，能形成穩定大小的電容。利用圖4的(a)或者(b)的構成，能針對輸出晶體管具備的2個源極/漏極電極中期望的一方形成或者追加電容。 接著，圖5的(a)和(b)示出晶體管Tr4和電容CAP的圖案布局的第2變形例的構成。圖5的(a)是該圖案布局的俯視圖，圖5的(b)是圖5的(a)的B_B’線截面圖。第2變形例的構成中將圖I的圖案布局的接觸部Tr4c設為接觸部Tr4c’。在接觸部Tr4c’，如圖5的(a)和(b)所示,連接配線31通過中央的接觸孔33c直接連接到柵極電極Tr4g，電容電極CAPm通過以包圍接觸孔33c的方式開設的接觸孔33d直接連接到連接配線31。在圖5的(a)和(b)的構成中，也利用將構成從輸出晶體管的外部連接到柵極電極的連接配線的金屬層轉換到構成輸出晶體管的柵極電極的金屬層的部分的區域來構成連接電容電極和柵極電極的部位，因此能節約配線連接部的數量和占用面積。因此，能相應地較大地確保驅動電路部分的區域，能實現驅動電路的尺寸擴大即電流驅動能力的擴大。接著，圖6(a)和(b)中示出晶體管Tr4和電容CAP的圖案布局的第3變形例的構成的說明圖。第3變形例的構成是在圖I的圖案布局中，如圖6 (a)所示，在電容電極CAPm與源極電極Tr4s以及漏極電極Tr4d之間形成厚度為Dl的絕緣膜39的情況下，如圖6(b)所示，以成為比厚度D I小的厚度D2的方式削薄絕緣膜之后形成電容電極CAPm。當厚度Dl大時，電容電極CAPm與源極電極Tr4s以及漏極電極Tr4d之間的電容變小，所以在這樣的情況下將厚度減少到D2時，可顯著得到增大電容CAP的效果。例如，上述絕緣膜，如圖3 (b)所示的有機絕緣膜38的厚度D1，本來為了在像素PIX中將像素電極與信號配線之間的寄生電容抑制得小而設定得大，所以至少大致在與有源區域在膜厚方向相對的區域即形成上述第I電容的區域降低到厚度D2即可。另外，在圖3 (b)中，上述絕緣膜是包括無機絕緣膜的鈍化膜37和有機絕緣膜38的層疊結構，所以可以在形成第I電容的區域僅殘留鈍化膜37作為上述絕緣膜。這樣，電容電極CAPm與源極電極Tr4s以及漏極電極Tr4d之間的絕緣膜的厚度只要比顯示區域12a的像素電極層與作為選擇元件的TFT21的源極/漏極金屬層之間的絕緣膜的厚度小即可。接著，圖7中示出晶體管Tr4和電容CAP的圖案布局的第4變形例的構成的說明圖。
第4變形例將圖I的圖案布局的接觸部Tr4c設為接觸部Tr4c”。如圖7所示，接觸部Tr4c”為如下構成連接配線31通過接觸孔41連接到電容電極CAPm，并且柵極電極Tr4g通過設于與接觸孔41不重疊的區域的接觸孔42連接到電容電極 CAPm。接著，圖8的(a)和(b)中示出晶體管Tr4和電容CAP的圖案布局的第5變形例的構成的說明圖。第5變形例將圖I的圖案布局的接觸部Tr4c設為如下構成柵極電極Tr4g和電容電極CAPm相互通過連接配線31間接地連接。圖8的(a)是接觸部Tr4c的立體圖，圖8的(b)是接觸部Tr4c的俯視圖和截面圖。
在該情況下，在與柵極電極Tr4g被轉換到連接配線31的位置不同的位置，連接配線31和電容電極CAPm通過接觸而相互電連接。如圖8的(b)所示,接觸部Tr4c形成如下構成在玻璃基板上(未圖示)從下層側起依次層疊著柵極電極Tr4g、柵極絕緣膜36、連接配線31、鈍化膜37、有機絕緣膜38、以及電容電極CAPm。連接配線31通過形成于柵極絕緣膜36的接觸孔44a連接到柵極電極Tr4g，電容電極CAPm通過形成于鈍化膜37和有機絕緣膜38的接觸孔44b連接到連接配線31。接觸孔44a和接觸孔44b在膜厚方向看所形成的位置相互不同。在圖8的(a)和(b)的構成中，也能利用將構成從輸出晶體管的外部連接到柵極電極的連接配線的金屬層轉換到構成輸出晶體管的柵極電極的金屬層的部分的區域來構成電連接電容電極和柵極電極的部位，因此能節約配線連接部的數量和占用面積。因此，能相應地較大地確保驅動電路部分的區域，能實現驅動電路的尺寸的擴大即電流驅動能力的擴大。此外，在圖2的(a)和(b)、圖3、圖5的(a)和(b)、圖7、以及圖8的(a)和(b)的各接觸部，電連接柵極電極Tr4g和連接配線31的圖案與電連接電容電極CAPm和柵極電極Tr4g的圖案未獨立地分離，而相互復合，由此兩連接成立。即，連接配線31和柵極電極Tr4g的電連接、電容電極CAPm和柵極電極Tr4g的電連接中的一方電連接是通過另一方基于直接接觸的電連接的間接的電連接。因為柵極電極Tr4g配置于比源極電極Tr4s和漏極電極Tr4d(源極/漏極金屬層)更靠近玻璃基板(基板)35的層，所以從靠近玻璃基板(基板)35的層側朝向遠離側依次配置有柵極電極Tr4g、連接配線31 (源極/漏極金屬層)、電容電極CAPm。此時，以往進行從連接配線31向下層側的柵極電極Tr4g的接觸，因此在考慮到進一步使電容電極CAPm與柵極電極Tr4g電連接的情況下，當制作使電容電極CAPm與柵極電極Tr4g直接接觸的圖案時，在從連接配線31朝向柵極電極Tr4g的接觸工藝之后，進行從電容電極CAPm朝向柵極電極Tr4g的接觸工藝。在該情況下，進行2次接觸圖案的對位，因此需要包含大的尺寸余量的大尺寸的柵極電極Tr4g的接觸焊盤。但是，如果取代如以往那樣追加從電容電極CAPm向柵極電極Tr4g的接觸，而將一方電連接設為通過另一方基于直接接觸的電連接的間接的電連接，則能一次制作在例如圖2的(a)和(b)中當電容電極CAPm圖案化時從電容電極CAPm向柵極電極Tr4g的接觸和從電容電極CAPm向連接配線31的接觸。電容電極CAPm和柵極電極Tr4g通過直接接觸而進行電連接，柵極電極Tr4g和連接配線31通過電容電極CAPm和柵極電極Tr4g的該接觸而間接地電連接。此時，接觸孔33a能使電容電極CAPm同時接觸柵極電極Tr4g和連接配線31。此外，形成接觸部所需的掩模數量在圖2的(a)和(b)中是I片，在圖5的(a)和(b)中是2片，在圖7中是I片，在圖8的(b)中是2片。在圖5的(a)和(b)中，柵極電極Tr4g、連接配線31、電容電極CAPm只要在一個部位的接觸孔中依次接觸即可，所以圖案簡單，工藝非常容易，全部接觸圖案的面積也能抑制得小。另外，在圖7中，能從最上層的電容電極CAPm與柵極電極Tr4g和連接配線31這2個同時進行接觸，所以盡管接觸孔在位于相互不同的位置的2個部位形成，但掩模是I片，圖案尺寸上的制約少，工藝容易。另外，在圖8的(a)和(b)中，在進行從連接配線31向柵極電極Tr4g的接觸后僅形成從電容電極CAPm向連接配線31的淺的接觸孔，所以雖然接觸孔在位于相互不同的位 置的2個部位形成，但工藝容易。這樣，在圖2的(a)和(b)、圖3、圖5的(a)和(b)、圖7、以及圖8的(a)和(b)的各接觸部，占用面積的節約容易達到。另外，因為接觸形成工藝的次數少，所以配線連接部的實質的數量被抑制，并且難以引起工藝不良。并且，在圖5的(a)和(b)的接觸部，電容電極CAPm和柵極電極Tr4g以及連接配線31的相互的電連接在從膜厚方向看時在相互重疊的區域進行。這樣，通過將各電連接部位集中在相同或大致相同的區域形成，能使接觸部的圖案非常小。另外，在圖2的(a)和(b)、圖3、圖7、以及圖8的(a)和(b)的各接觸部，在膜厚方向看時，電容電極CAPm和柵極電極Tr4g以及連接配線31中的I個與其他2個在相互不同的區域連接，由此進行電容電極CAPm和柵極電極Tr4g以及連接配線31的相互的電連接。這樣，如果設置2個接觸部位分別進行電連接，則能分別形成各接觸孔。因此，能降低由于斷差引起的斷線、高電阻化，能得到穩定的接觸電阻。此外，作為形成以使用圖I 圖8說明的電容CAP為首的附加電容的對象的第I晶體管能采用例如圖13的(a)的晶體管Trl、Tr3那樣具有與作為輸出晶體管的控制電極的節點netA連接的源極/漏極電極的、與輸出晶體管不同的晶體管。此時，為了形成附加電容，與源極/漏極電極成對的電容電極可以連接到該源極/漏極電極以外的某處。此外，在使用圖I 圖8的上面的說明中，假設如圖14的(a)所示，第I晶體管是移位寄存段的輸出晶體管TrlO的情況。在該情況下，電容電極CAPm與作為輸出晶體管TrlO的控制電極的節點netA電連接。節點netA是與和輸出晶體管TrlO不同的移位寄存段的晶體管Trll的一方源極/漏極電極電連接等的、能轉換要使用的金屬層的部位，因此與輸出晶體管TrlO的柵極直接連接的情況、不直接連接的情況兩者都可以。另外，電容電極CAPm與節點netA直接連接的情況、不直接連接的情況兩者都可以。另外，除此之外，如圖14的(b)所示，也能構成為第I晶體管是移位寄存段的晶體管Tr21，是與移位寄存段的輸出晶體管Tr20不同的晶體管。在此，電容電極CAPm與節點netA電連接，并且與晶體管Tr21的一方源極/漏極電極之間形成電容。而且，如圖14的(C)所示，也能構成為 第I晶體管是與移位寄存段的輸出晶體管Tr30不同的移位寄存段的晶體管Tr31，晶體管Tr31的一方源極/漏極電極與節點netA電連接，因此，在晶體管Tr31的一方源極/漏極電極與電容電極CAPm之間形成電容。接著，圖9中示出關于晶體管Tr4和電容CAP的圖案布局的不同實施方式的構成。圖9的構成是如下構成對于如電容CAP那樣想要對晶體管Tr4追加的電容，在從其他元件連接到晶體管Tr4的一電極的第I配線和從另一其他元件連接到晶體管Tr4的不同的一電極的第2配線相互在膜厚方向相對地配置。作為上述的一電極和不同的一電極，能對應于想要追加的電容的位置從柵極電極、源極電極、以及漏極電極中任意選擇。第I配線和第2配線以一方包括柵極金屬、另一方包括源極金屬的方式使用相互不同的金屬層。在對晶體管Tr4追加電容CAP的情況下，使從其他TFT元件連接到晶體管Tr4的例如柵極電極的作為例如第I配線的連接配線31和從其他TFT元件連接到晶體管Tr4的例如源極電極的作為例如第2配線的連接配線43在膜厚方向相對。根據圖9的構成，通過使已設置的不同的配線區域相互相對配置，能對輸出晶體管追加電容。 由此，在輸出晶體管的任意的電極間追加電容的情況下，不必如以往那樣在與輸出晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用已設置的配線區域進行追加。因此，能將邊框區域抑制得小。另外，能將配線的金屬層原樣用于電容的追加，因此能用在金屬層的加工中使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化,并且不必新追加電容電極材料。接著，不出關于晶體管Tr4和電容CAP的圖案布局的另一不同的實施方式的構成。圖10中用立體圖示出形成該圖案布局的一部分的、電容CAP和柵極電極Tr4的接觸部附近的配置。在圖10中，與作為晶體管(第I晶體管)Tr4的控制電極的節點netA電連接的、使用源極/漏極電極層的連接配線(第3配線)45以在移位寄存段SRk的、連接到晶體管Tr的作為一方源極/漏極電極的源極電極的柵極金屬層Trg與連接到該柵極金屬層Trg的電容電極(第I電極)CAPm”之間具有與柵極金屬層Trg和電容電極CAPm”兩者在膜厚方向相對的區域的方式配置。該柵極金屬層Trg在圖10中連接到柵極總線GL。在專利文獻I中，圖17記載的輸出晶體管的控制電極125連接到輔助電極83，因此液晶層會面對圖18記載的最上層的像素電極層103(相當于輔助電極83)的上層側。在這樣的構成中，伴隨顯示驅動的電場噪聲從液晶層側通過像素電極層103傳送到輸出晶體管的控制電極(在圖12(a)中相當于節點netA)，因此有可能產生輸出晶體管的誤動作。相對于此，在圖10的構成中，第3配線配置于柵極金屬層與第I電極之間，能追加兩者之間的電容。在該情況下，來自與電容電極CAPm”在上層側面對的液晶層LC的噪聲只要不通過在連接配線31與電容電極CAPm”以及柵極金屬層Trg之間形成的電容Cfl、Cf2，就難以傳送到節點netA。在電容電極CAPm和柵極金屬層Trg具有遮蔽連接配線45的效果的基礎上，電容Cf I、Cf 2能與配線31和電容電極CAPm”柵極金屬層Trg的元件常數對應地構成濾波器，所以如果作為屏蔽和噪聲頻率的濾波器的一部分構成電容Cfl、Cf2，則噪聲極其難以傳送。利用圖10的構成，輸出晶體管的控制電極的電位穩定，因此能正確驅動輸出晶體管，能抑制移位寄存段的誤動作。另外，為了抑制移位寄存段的誤動作所需的控制電極的電容減小，因此移位寄存器的面積節省。另外，通過使移位寄存器的面積節省，能實現邊框區域被抑制得小的顯示裝置。此外，在圖10的構成中，作為第I晶體管可以取代輸出晶體管而使用與輸出晶體管不同的晶體管。綜上所述，本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，上述第I晶體管具備與2個源極/漏極電極中的至少一方在與柵極電極相反的一側在膜厚方向相對的電容電極，上述電容電極和與上述電容電極相對的任一方上述源極/漏極電極中的任一方 與上述移位寄存段的輸出晶體管的控制電極電連接。另外，本發明的移位寄存器在上述的發明中，也可以是，上述電容電極與上述控制電極電連接，上述第I晶體管是上述輸出晶體管。或者也可以是，上述電容電極與上述控制電極電連接，上述第I晶體管是與上述輸出晶體管不同的晶體管。或者也可以是，與上述電容電極相對的任一方上述源極/漏極電極與上述控制電極電連接，上述第I晶體管是與上述輸出晶體管不同的晶體管。根據上述的發明，在與第I晶體管具備的2個源極/漏極電極中的至少任一方之間形成某種電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。因此，能將邊框區域抑制得小。綜上所述，起到能實現如下移位寄存器的效果能達到連接到移位寄存段的晶體管的電容的面積節省。另外，在第I晶體管是移位寄存段的輸出晶體管的情況下起到下面的效果。即，起到能形成充分的自舉電容、能進行移位寄存段的穩定的驅動的效果，另外，起到如下效果在第I晶體管的柵極電極與第I晶體管具備的2個源極/漏極電極中的至少任一方之間追加自舉電容等電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用大致與有源區域在膜厚方向相對的區域進行追加。本發明的移位寄存器的特征在于，上述2個源極/漏極電極分別具備第I部分，其配置于上述第I晶體管的有源區域；以及第2部分，其配置于上述有源區域外，連接到上述第I部分，上述電容電極與上述2個源極/漏極電極的一方具備的上述第I部分和上述第2部分以及上述2個源極/漏極電極的另一方具備的上述第I部分在膜厚方向相對，另一方面，與上述2個源極/漏極電極的另一方具備的上述第2部分在膜厚方向不相對。根據上述的發明，起到如下效果能使電容電極與一方源極/漏極電極之間的電容比電容電極與另一方源極/漏極電極之間的電容大。本發明的移位寄存器的特征在于，上述電容電極僅與上述2個源極/漏極電極的任一方在膜厚方向相對。根據上述的發明，起到如下效果能在電容電極與第I晶體管具備的2個源極/漏極電極的任一方之間形成某種電容。
本發明的移位寄存器的特征在于，上述電容電極與以下半導體層不相對該半導體層配置于與上述第I晶體管的上述2個源極/漏極電極在膜厚方向相對的區域以外的有源區域。根據上述的發明，起到如下效果在制造工序中，即使是電容電極的位置相對于源極/漏極電極偏移而形成的情況，電容的大小的變化量也小，能形成穩定的大小的電容。本發明的移位寄存器的特征在于，
上述電容電極與以下半導體層相對該半導體層配置于與上述第I晶體管的上述2個源極/漏極電極在膜厚方向相對的區域以外的有源區域。根據上述的發明，因為電容電極和源極/漏極電極的重疊面積大，所以起到能更有效地較大地確保電容的效果。本發明的移位寄存器的特征在于，上述第I晶體管的柵極電極配置于比上述2個源極/漏極電極更靠近上述基板的層，從其他元件連接到上述柵極電極的、配置于比上述柵極電極更遠離上述基板的層的連接配線和上述柵極電極的電連接以及上述電容電極和上述柵極電極的電連接中的一方電連接是通過另一方基于直接接觸的電連接的間接的電連接。根據上述的發明，電連接柵極電極和連接配線的圖案和電連接電容電極和柵極電極的圖案未獨立地分離而相互復合，由此兩連接成立，所以起到容易達到占用面積的節約的效果。另外，因此接觸工藝的次數少，所以起到如下效果配線連接部的實質數量被抑制，并且難以引起工藝不良。本發明的移位寄存器的特征在于，上述電容電極和上述柵極電極以及上述連接配線的相互的電連接在從膜厚方向看時相互重疊的區域進行。根據上述的發明，各電連接部位集中形成于相同或者大致相同的區域，所以起到能使進行電連接的部分的圖案非常小的效果。本發明的移位寄存器的特征在于，在膜厚方向看時，上述電容電極和上述柵極電極以及上述連接配線中的I個與其他2個在相互不同的區域連接，由此進行上述電容電極和上述柵極電極以及上述連接配線的相互的電連接。根據上述的發明，設有2個接觸部位而分別進行電連接，因此能單獨地形成各接觸孔。因此，起到如下效果能降低由于斷差引起的斷線、高電阻化，能得到穩定的接觸電阻。本發明的顯示裝置的特征在于，具備上述移位寄存器，將來自上述移位寄存段的上述輸出用于顯示驅動。根據上述的發明，通過使移位寄存器的面積節省而起到能實現邊框區域被抑制得小的顯示裝置的效果。本發明的顯示裝置的特征在于，上述電容電極使用在顯示區域所使用的像素電極層。根據上述的發明，能將第I晶體管的有源區域上的、因為沒有其他使用用途而以往被除去的像素電極層原樣用作電容電極。因此，起到如下效果能用在像素電極層的加工中使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化，并且不必新追加電容電極材料。本發明的顯示裝置的特征在于，具備像素的選擇元件，上述電容電極與上述源極/漏極電極之間的絕緣膜的厚度比上述顯示區域的上述像素電極層與上述選擇元件的源極/漏極金屬層之間的絕緣膜的厚度小。根據上述的發明，能將絕緣膜在電容電極與源極/漏極電極之間減小厚度后使用，其中絕緣膜為了在顯示區域將像素電極與信號配線之間的寄生電容抑制得小而將厚度設定得大，因此起到能增大電容電極與源極/漏極電極之間的電容的效果。
本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，上述移位寄存段具備第I晶體管，第I配線和第2配線相互在膜厚方向相對地配置，上述第I配線從其他元件連接到上述第I晶體管的柵極電極和2個源極/漏極電極中的一電極，上述第2配線從另一其他元件連接到上述第I晶體管的上述柵極電極和上述2個源極/漏極電極中的不同的一電極，上述第I配線和上述第2配線使用相互不同的金屬層。根據上述的發明，通過使已設置的不同的配線區域相互地相對配置，能對第I晶體管追加電容。由此，在第I晶體管的任意的電極間追加電容的情況下，不必如以往那樣在與晶體管的有源區域在面板面內方向分離的部位另外設置電容用的區域，能使用已設置的配線區域進行追加。因此，能將邊框區域抑制得小。綜上所述，起到能實現如下移位寄存器的效果其能達到連接到移位寄存段的晶體管的電容的面積節省。另外，在第I晶體管是移位寄存段的輸出晶體管的情況下，起到如下效果能形成充分的自舉電容，能進行移位寄存段的穩定的驅動。另外，因為能將配線的金屬層原樣地用于電容的追加，所以起到如下效果能用在金屬層的加工中使用的光掩模進行圖案形成，不會伴隨工藝工序的復雜化，并且不必新追加電容電極材料。本發明的顯示裝置的特征在于，具備上述移位寄存器，將來自上述移位寄存段的輸出用于顯示驅動。根據上述的發明，通過使移位寄存器的面積節省，起到能實現邊框區域被抑制得小的顯示裝置的效果。本發明的移位寄存器的特征在于，在基板上以具備多個移位寄存段級聯連接的構成的方式形成，使用源極/漏極金屬層形成的第3配線與上述移位寄存段的輸出晶體管的控制電極電連接，上述第3配線在柵極金屬層與連接到上述柵極金屬層的第I電極之間以具有與上述柵極金屬層和上述第I電極兩者在膜厚方向相對的區域的方式配置。根據上述的發明，第3配線配置于柵極金屬層與第I電極之間而能追加與兩者之間的電容。第3配線配置于柵極金屬層與第I電極之間，所以被傳送到柵極金屬層和第I電極的電場噪聲難以通過第3配線被傳送到輸出晶體管的控制電極。因此，為了抑制移位寄存段的誤動作而需要的控制電極的電容可以減小，因此起到移位寄存器的面積節省的效果。另外，通過使移位寄存器的面積節省，起到能實現邊框區域被抑制得小的顯示裝置的效果O本發明的顯示裝置的特征在于，具備上述移位寄存器，將來自上述移位寄存段的輸出用于顯示驅動。
根據上述的發明，通過使移位寄存器的面積節省，起到能實現邊框區域被抑制得小的顯示裝置的效果。本發明的顯示裝置的特征在于，上述柵極金屬層與被供給來自上述移位寄存段的輸出的掃描信號線電連接。根據上述的發明，起到如下效果在對輸出晶體管附加自舉電容的情況下，能抑制從液晶層等顯示元件通過自舉電容傳送到輸出晶體管的控制電極的電場噪聲，能使顯示裝置正確驅動。本發明不限于上述的實施方式，基于技術常識適當變更上述實施方式的發明、將其組合而得到的發明也包含于本發明的實施方式。工業h的可利用件本發明能適用于有源矩陣型的顯示裝置。附圖標記說明
I移位寄存器
II液晶顯示裝置(顯示裝置)
12顯示面板
12a顯示區域21TFT (選擇元件)
31連接配線(第I配線)
35玻璃基板(基板)
43連接配線(第2配線)
45連接配線(第3配線)
GL柵極總線(掃描信號線)
SRk移位寄存段
Tr4晶體管(輸出晶體管、第I晶體管) Tr4g柵極電極
Tr4s源極電極(源極/漏極電極)
Tr4sl源極指狀電極(第I部分)
Tr4s2源極連接電極(第2部分)
Tr4d漏極電極(源極/漏極電極)
Tr4dl漏極指狀電極(第I部分)
Tr4d2漏極連接電極(第2部分)
Tr4c接觸部
Tr4c接觸部
Tr4c’’接觸部
TrlO輸出晶體管(第I晶體管)
Tr20輸出晶體管
Tr21晶體管(第I晶體管、與輸出晶體管不同的晶體管)
Tr30輸出晶體管
Tr31晶體管(第I晶體管、與輸出晶體管不同的晶體管)
CAPm電容電極
CAPm’電容電極
CAPm’’電容電極(第I電極)
netA節點(控制電極)
權利要求
1.一種移位寄存器，其特征在于， 在基板上以具備多個移位寄存段級聯連接的構成的方式形成， 上述移位寄存段具備第I晶體管，上述第I晶體管具備與2個源極/漏極電極中的至少一方在與柵極電極相反的一側在膜厚方向相對的電容電極， 上述電容電極和與上述電容電極相對的任一方上述源極/漏極電極中的任一方與上述移位寄存段的輸出晶體管的控制電極電連接。
2.根據權利要求I所述的移位寄存器，其特征在于， 上述電容電極與上述控制電極電連接，上述第I晶體管是上述輸出晶體管。
3.根據權利要求I所述的移位寄存器，其特征在于， 上述電容電極與上述控制電極電連接，上述第I晶體管是與上述輸出晶體管不同的晶體管。
4.根據權利要求I所述的移位寄存器，其特征在于， 與上述電容電極相對的任一方上述源極/漏極電極與上述控制電極電連接，上述第I晶體管是與上述輸出晶體管不同的晶體管。
5.根據權利要求I至4中的任一項所述的移位寄存器，其特征在于， 上述2個源極/漏極電極分別具備第I部分，其配置于上述第I晶體管的有源區域；第2部分，其配置于上述有源區域外，連接到上述第I部分， 上述電容電極與上述2個源極/漏極電極的一方具備的上述第I部分和上述第2部分以及上述2個源極/漏極電極的另一方具備的上述第I部分在膜厚方向相對，另一方面，與上述2個源極/漏極電極的另一方具備的上述第2部分在膜厚方向不相對。
6.根據權利要求I至4中的任一項所述的移位寄存器，其特征在于， 上述電容電極僅與上述2個源極/漏極電極的任一方在膜厚方向相對。
7.根據權利要求6所述的移位寄存器，其特征在于， 上述電容電極與以下半導體層不相對該半導體層配置于與上述第I晶體管的上述2個源極/漏極電極在膜厚方向相對的區域以外的有源區域。
8.根據權利要求6所述的移位寄存器，其特征在于， 上述電容電極與以下半導體層相對該半導體層配置于與上述第I晶體管的上述2個源極/漏極電極在膜厚方向相對的區域以外的有源區域。
9.根據權利要求2所述的移位寄存器，其特征在于， 上述第I晶體管的柵極電極配置于比上述2個源極/漏極電極更靠近上述基板的層， 從其他元件連接到上述柵極電極的、配置于比上述柵極電極更遠離上述基板的層的連接配線和上述柵極電極的電連接以及上述電容電極和上述柵極電極的電連接中的一方電連接是通過另一方基于直接接觸的電連接的間接的電連接。
10.根據權利要求9所述的移位寄存器，其特征在于， 上述電容電極和上述柵極電極以及上述連接配線的相互的電連接在從膜厚方向看時相互重疊的區域進行。
11.根據權利要求9所述的移位寄存器，其特征在于， 在膜厚方向看時，上述電容電極和上述柵極電極以及上述連接配線中的I個與其他2個在相互不同的區域連接，由此進行上述電容電極和上述柵極電極以及上述連接配線的相互的電連接。
12.—種顯示裝置，其特征在于， 具備權利要求I至11中的任一項所述的移位寄存器，將來自上述移位寄存段的輸出用于顯示驅動。
13.根據權利要求12所述的顯示裝置，其特征在于，上述電容電極使用在顯示區域所使用的像素電極層。
14.根據權利要求13所述的顯示裝置，其特征在于， 具備像素的選擇元件， 上述電容電極與上述源極/漏極電極之間的絕緣膜的厚度比上述顯示區域的上述像 素電極層與上述選擇元件的源極/漏極金屬層之間的絕緣膜的厚度小。
15.—種移位寄存器,其特征在于， 在基板上以具備多個移位寄存段級聯連接的構成的方式形成， 上述移位寄存段具備第I晶體管， 關于該第I晶體管，從其他元件連接到上述第I晶體管的柵極電極和2個源極/漏極電極中的一電極的第I配線與從另一其他元件連接到上述第I晶體管的上述柵極電極和上述2個源極/漏極電極中的不同的一電極的第2配線相互在膜厚方向相對地配置， 上述第I配線和上述第2配線使用相互不同的金屬層。
16.一種顯示裝置，其特征在于， 具備權利要求15所述的移位寄存器，將來自上述移位寄存段的輸出用于顯示驅動。
17.一種移位寄存器，其特征在于， 在基板上以具備多個移位寄存段級聯連接的構成的方式形成， 使用源極/漏極金屬層形成的第3配線與上述移位寄存段的輸出晶體管的控制電極電連接， 上述第3配線在柵極金屬層與連接到上述柵極金屬層的第I電極之間以具有與上述柵極金屬層和上述第I電極兩者在膜厚方向相對的區域的方式配置。
18.一種顯示裝置，其特征在于， 具備權利要求17所述的移位寄存器，將來自上述移位寄存段的輸出用于顯示驅動。
19.根據權利要求18所述的顯示裝置，其特征在于， 上述柵極金屬層與被供給來自上述移位寄存段的輸出的掃描信號線電連接。
全文摘要
具備與移位寄存段的第1晶體管具備的2個源極/漏極電極(Tr4s、Tr4d)中的至少一方在與上述第1晶體管的柵極電極(Tr4g)相反的一側在膜厚方向相對的電容電極(CAPm)。電容電極(CAPm)和與電容電極(CAPm)相對的任一方源極/漏極電極(Tr4s、Tr4d)中的任一方與移位寄存段的輸出晶體管的控制電極電連接。
文檔編號H01L29/786GK102859605SQ201180020790
公開日2013年1月2日 申請日期2011年1月21日 優先權日2010年4月28日
發明者堀內智, 吉田昌弘, 山田崇晴, 小笠原功, 田中信也, 菊池哲郎 申請人:夏普株式會社