專利名稱：通過加工引發的單軸向應變控制介電薄膜內的鐵電性的制作方法
技術領域：
本發明主要涉及半導體器件，并且尤其涉及通過其中加工引發的應變控制介電薄膜內的鐵電性。
背景技術：
集成鐵電性材料在微電子領域具有很多當前或未來潛在的用途，包括例如鐵電性場效應晶體管(FET)存儲器、鐵電性金屬-絕緣體-金屬(MIM)電容存儲器以及超低功率/電壓的互補金屬氧化物半導體(CMOS)邏輯電路等。目前由于要求很多(例如遠高于室溫的鐵電遷移溫度(T。)、高剩余極化強度、良好的保持性、低疲勞等)，因此只有很少幾種很好的用于此類應用的備選鐵電性材料。一種這樣的值得生產的材料是鋯鈦酸鉛(Pb[ZrxTi1J03，0〈χ〈1或者通過其化學式寫為PZT)。PZT 是一種具有鈣鈦礦型晶體結構的陶瓷材料，其表現出明顯的鐵電性，即在存在電場時產生自發電極化強度(電偶極子)。但是，在微電子應用中使用PZT的一個缺點是向生產線內引入了鉛(Pb)，這會造成環境問題。而且，PZT會在極化切換和累積切換循環中表現出很可觀的損耗。另一種這樣的鐵電性材料是SrBi2Ta2O9或SBT。SBT的一種相關缺點(除了 SBT的組成具有三種金屬離子的復雜性以外)涉及加工控制問題，例如高加工溫度。其他可能的鐵電性備選材料對于某些應用來說具有過低的遷移溫度T。或者過低的自發或剩余極化強度P-例如，BaTiO3具有的T。約為120°C，這對于室溫下的應用來說過于接近室溫。因此，另一些方法關注的是通過引入雙軸向應變來顯著提高和/或調節鐵電性材料的T。或匕。鐵電性薄膜內的雙軸向應變迄今為止已經通過鐵電性材料在具有低晶格失配的襯底(例如氧化物)上的相干外延而實驗性地實現。例如，BaTiO3薄膜內(通過鈧酸鹽襯底例如DyScO3或GdScO3上的相干外延實現)的雙軸向應變能夠得到比散裝BaTiO3單晶體高出近500°C的鐵電遷移溫度T。和高出至少250%的剩余極化強度P,。在此情況下，應變是雙軸向和壓縮性的。另外，雙軸向應變也可以通過外延在其他的鐵電性材料例如PbTiO3或BiFeO3中實現。還有另一些方法關注的是通過引入雙軸向應變而在通常的非鐵電性材料中引發鐵電性。例如,SrTiO3薄膜內(通過鈧酸鹽襯底例如DyScO3或GdScO3上的相干外延實現)的雙軸向應變能夠得到室溫下的鐵電性。但是，鐵電性材料通過外延的雙軸向應變具有其自身的局限性。例如，硅上直接外延要求將分子束外延(MBE)沉積用于高質量外延。在此，應變無法調節，并且一旦達到臨界厚度應變就會弛豫。因此，只能在有限的厚度范圍內獲得可調的鐵電性質。而且，鐵電性氧化物例如BaTiO3在Si上的直接外延會因為相對于硅導帶為負或者非常小的帶偏移而導致很高的漏電流。
發明內容
在一個示范性實施例中，一種控制集成電路設備部件鐵電特性的方法包括在襯底上成形鐵電性可控的介電層；并且緊靠鐵電性可控的介電層成形應力施加結構，從而通過應力施加結構在鐵電性可控的介電層內引發基本單軸向的應變，其中鐵電性可控的介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。在另一個實施例中，一種鐵電性場效應晶體管(FET)器件包括設置在柵電極和襯底之間的鐵電性可控柵極介電層；以及緊靠鐵電性可控介電層成形的應力施加結構，從而通過應力施加結構在鐵電性可控的介電層內引發基本單軸向的應變，其中鐵電性可控的柵極介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。在又一個實施例中，一種鐵電性金屬-絕緣體-金屬(MIM)電容器包括成形在襯底上的下電極層；電容器介電層，包括成形在下電極上的鐵電性可控介電層；成形在鐵電性可控介電層上的上電極層；以及緊靠鐵電性可控介電層成形的應力施加結構，從而在鐵電性可控的介電層內引發基本單軸向的應變；其中鐵電性可控的柵極介電層包括以下中的 一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。
參照示范性附圖，其中相同的元件在各附圖中被標記為相同圖I是根據本發明實施例具有柵極介電層的FET的截面圖，柵極介電層通過應變工程設計而鐵電性可控；圖2示出了成形的外延源極和漏極區域，在圖I中FET的鐵電性可控柵極介電層上提供了基本單軸向的應變；圖3示出了根據本發明實施例在具有柵極介電層的FET上成形的壓縮性氮化物應力層，柵極介電層通過應變工程設計而鐵電性可控；圖4示出了根據本發明的另一個實施例在具有柵極介電層的FET上成形的拉伸性氮化物應力層，柵極介電層通過應變工程設計而鐵電性可控；以及圖5(a)到5(d)是示出了根據本發明的另一個實施例成形具有介電層的MIM電容器的一系列截面圖，介電層通過應變工程設計而鐵電性可控。
具體實施例方式本文中公開了用于通過加工引發的薄膜應變來控制介電薄膜內鐵電性的方法和結構。某些示范性實施例被用于引發鐵電性，其中在無應變時通常無鐵電性的材料例如SrTiO3或CaMnO3在有應變時就變得有鐵電性。另一些示范性實施例調節介電薄膜現有的鐵電性，其中調節鐵電性材料在其加工狀態下的性質(T。、PJ，由此拓寬可用于微電子應用的可行材料(例如BaTiO3)的頻譜以及提高現有鐵電性器件(例如基于PZT的器件)的性倉泛。在本文介紹的實施例中，首先沉積在硅或其他類型半導體襯底(例如絕緣體上硅(SOI)、Ge、III/V等)上的鐵電性可控材料例如通常無鐵電性的材料或鐵電性材料通過CMOS型技術基本單軸向地應變。如本文中所用的“基本單軸向”描述了沿表面的一個方向例如X方向或y方向引發的應變。這就與例如沿其表面在兩個方向(x-y)上引發應變的雙軸向應變薄膜形成了對比。但是應該理解，“基本單軸向”也可以描述主要是沿一條軸線(例如X軸)的應變，同時沿另外的軸線也有少量的、“微量的”或者非零的應變分量。另外，如本文中所述的“CMOS型”技術可以包括例如靠近硅溝道區域的源極/漏極鍺化硅(SiGe)區域、氮化物內襯區域及其組合。在任何情況下，都不需要外延介電薄膜，并且壓縮性和拉伸性(單軸向)應變(利用氮化硅)均可實現，而且能夠調節應變水平，由此顯著地調節TcJPPp在鐵電性氧化物內實施加工引發的應變由此可以通過芯片技術中常見的目前用于提高晶體管溝道遷移率的集成方案實現。通過加工引發的應變調節鐵電性的介電薄膜的實用實施例包括但不限于FET和MM電容器。首先參照圖1，示出了成形在襯底102例如硅或SOI內的FET 100的截面圖。成形在淺溝槽隔離(STI)區域104之間的晶體管包括圖案化的柵電極106、鄰接柵電極106的側壁隔板108以及柵電極106和襯底102之間的柵極介電層110。在此，用于柵極介電層110的常規材料(例如二氧化硅)被包含鐵電性可控層的介電疊層代替。同樣地，鐵電性可控 層可以是例如鐵電性材料層或者是在向其施加外部應力后才表現出鐵電性質的通常無鐵電性的材料層。柵極介電層110內包含的鐵電性可控層的非限制性示例包括BaTi03、PZT、SBT、SrTiO3 (STO)、Ba1^xSrxTiO3 (BST)、PbTi03、CaMnO3 和 BiFe03。在散裝SrTiO3的情況下，氧旋轉是形成無極性的反鐵畸變基態的原因。鐵電畸變和反鐵畸變兩者可以在適當的應變下共存，并且這些不穩定狀態之間耦合的改變能夠使其通往新的基態(即鐵電體)。因此，沒有明顯的根本理由說明為什么(導致單軸向應變或者可能導致更復雜應變分布的)單軸向應力不會導致這種強相關復合氧化物的基態改變。盡管圖I中所示的柵極介電層110被示出為有圖案化的柵電極以使隔板108也靠接柵極介電層110的側壁，但是應該意識到柵極介電層110也可以相對于柵電極110單獨圖案化以使(例如)隔板108位于柵極介電層110的頂部。除了鐵電性可控層以外，介電層110還可以在鐵電性可控層和襯底102之間包括一個或多個緩沖層。而且，圖I中示出的介電層110還可以包括設置在鐵電性可控層以及柵電極110和/或襯底102之間的一個或多個附加介電層。正如圖I中還可以注意到的那樣，源極和漏極區域112已經例如通過蝕刻被去除以為不同半導體材料例如鍺化硅(SiGe)或摻雜碳的硅(Si:C)的外延生長讓路。圖2中示出了外延材料114。因此，單軸向的壓縮性或拉伸性應變不僅會在柵極介電層110下方晶體管的溝道區域內引發，而且也會在柵極介電層110自身內引發。例如，在外延材料114是SiGe之處，引發的單軸向應變是壓縮性的。可選地，如果外延材料114是Si : C，那么引發的單軸向應變就是拉伸性的。因此，柵極介電層110上外延引發的應力就引發和/或調節了柵極介電層110的鐵電性質。在更進一步設想的實施例中，源極和漏極區域112可以通過使用注入硅內的摻雜劑來設置嵌入式的應力施加半導體材料。除了外延的源極/漏極應力施加半導體材料以外或作為其替代，其他的單軸向應力/應變技術也可以被用于引發/調節介電層的鐵電性質。如圖3所示，FET 100的襯底102被摻有合適的摻雜材料以形成源極和漏極區域116 (以及柵極以下的源極/漏極擴展區域)。也就是說，在圖3的實施例中，并未從源極/漏極半導體材料中生成應力。相反，氮化物內襯118(例如氮化硅)被成形在FET 100上。在圖示的示例中，氮化物層118是壓縮性氮化物層，原因在于它在襯底102的溝道區域和柵極介電層110兩者上提供了單軸向的壓縮應力。除了如上所述引發/調節柵極介電層110的鐵電性質以外，壓縮性氮化物層118還被用于提高PMOS FET器件內的載流子遷移率。作為比較，圖4示出了具有拉伸性氮化物內襯120的FET 100，該拉伸性氮化物內襯120在襯底102的溝道區域和柵極介電層110上生成單軸向的拉伸應力。除了如上所述引發/調節柵極介電層110的鐵電性質以外，拉伸性氮化物層120還被用于提高NMOS FET器件內的載流子遷移率。現主要參照圖5(a)到5(d)，根據本發明的另一個實施例示出了成形具有鐵電性可控介電層的MM電容器的一系列截面圖。在圖5(a)中，襯底502具有依次成形在其上作為疊層的下電極層504、包括鐵電性可控層的電容器介電層506和上電極層508。與FET實施例中的情況一樣，鐵電性可控層包括鐵電性材料層或者是在向其施加外部應力后才表現出鐵電性質的通常無鐵電性的材料層。任意合適的導電材料均可被用于下電極層504和上·電極層508，包括例如鉬、銥、釕、鈦、氮化鈦、鉭、氮化鉭、氧化釔、氧化釕、銅、鎢或其化合物。類似于FET的實施例，MIM電容器中的電容器介電層506除了鐵電性可控層以外還可以包括設置在鐵電性可控層以及下電極層504和上電極層508之間的一個或多個緩沖層和/或一個或多個附加介電層。在圖5(b)中，下電極層504、鐵電性可控層506和上電極層508被蝕刻為所需形狀，然后如圖5(c)所示在得到的電容器疊層上成形氮化物應力層510。氮化物應力層510可以如箭頭所示被制成為有拉伸性或壓縮性。結果即可因單軸向的應力/應變來引發/調節MM電容器的鐵電性質。最后，在圖5(d)中，絕緣層(例如二氧化硅)512被成形在承受應力的鐵電性MM電容器上用于后續的器件加工。盡管已經參照一個或多個優選實施例介紹了本發明，但是本領域技術人員應該理解可以進行各種修改并且可以用等價物替代其中的元素而并不背離本發明的保護范圍。另夕卜，可以根據本發明的教導做出很多修改以適合特定情況或材料而并不背離其實質的保護范圍。因此，意圖在于本發明并不局限于作為設計用于實現本發明的最佳模式而公開的特定實施例，而且本發明應該包括落入所附權利要求保護范圍內的所有實施例。
權利要求
1.一種控制集成電路設備部件鐵電特性的方法，所述方法包括 在襯底上成形鐵電性可控的介電層；并且 緊靠鐵電性可控的介電層成形應力施加結構，從而通過應力施加結構在鐵電性可控的介電層內弓I發基本單軸向的應變； 其中鐵電性可控的介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。
2.如權利要求I所述的方法，其中所述鐵電性可控的介電層包括以下的一種或多種材料BaTi03、Pb [ZrxTi1J O3 (PZT)、SrBi2Ta2O9 (SBT)、SrTiO3 (STO)、Ba1^xSrxTiO3 (BST)、PbTi03、CaMnO3 和 BiFeO3。
3.如權利要求I所述的方法，其中所述應力施加結構包括相對于襯底不同的半導體材 料。
4.如權利要求I所述的方法，其中所述應力施加結構包括成形在鐵電性可控介電層上的氮化物層。
5.如權利要求4所述的方法，其中所述氮化物層是壓縮性氮化物層。
6.如權利要求4所述的方法，其中所述氮化物層是拉伸性氮化物層。
7.如權利要求I所述的方法，其中所述鐵電性可控介電層被包括在場效應晶體管(FET)的柵極介電層內。
8.如權利要求7所述的方法，其中所述襯底是硅襯底并且成形應力施加結構包括生長鍺化硅的源極和漏極區域從而在鐵電性可控介電層內引發壓縮性單軸向應變。
9.如權利要求7所述的方法，其中所述襯底是硅襯底并且成形應力施加結構包括生長摻雜碳的硅源極和漏極區域從而在鐵電性可控介電層內引發拉伸性單軸向應變。
10.如權利要求7所述的方法，其中成形應力施加結構包括在FET上成形壓縮性氮化物層。
11.如權利要求7所述的方法，其中成形應力施加結構包括在FET上成形拉伸性氮化物層。
12.如權利要求7所述的方法，其中所述柵極介電層進一步包括一個或多個附加介電層。
13.如權利要求I所述的方法，其中所述鐵電性可控介電層包括金屬-絕緣體-金屬(MIM)電容器的介電層。
14.一種鐵電性場效應晶體管(FET)器件,包括 設置在柵電極和襯底之間的鐵電性可控柵極介電層；以及 緊靠鐵電性可控介電層成形的應力施加結構，從而通過應力施加結構在鐵電性可控介電層內弓I發基本單軸向的應變； 其中鐵電性可控的柵極介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。
15.如權利要求14所述的器件，其中所述鐵電性可控的柵極介電層包括以下的一種或多種材料BaTi03> Pb [ZrxTi1J O3 (PZT)、SrBi2Ta2O9(SBT)、SrTiO3(STO)、Ba1^xSrxTiO3 (BST)、PbTiO3、CaMnO3 和 BiFeO3。
16.如權利要求14所述的器件，其中所述襯底是硅襯底并且所述應力施加結構包括外延生長的鍺化硅源極和漏極區域，其在鐵電性可控介電層內引發壓縮性單軸向應變。
17.如權利要求14所述的器件，其中所述襯底是硅襯底并且所述應力施加結構包括外延生長的摻雜碳的硅源極和漏極區域，其在鐵電性可控介電層內引發拉伸性單軸向應變。
18.如權利要求14所述的器件，其中應力施加結構包括在FET上成形的壓縮性氮化物層。
19.如權利要求14所述的器件，其中應力施加結構包括在FET上成形的拉伸性氮化物層。
20.如權利要求14所述的器件，其中所述柵極介電層進一步包括一個或多個附加介電層。
21.一種鐵電性金屬-絕緣體-金屬(MIM)電容器，包括 成形在襯底上的下電極層； 電容器介電層，包括成形在下電極上的鐵電性可控介電層； 成形在鐵電性可控介電層上的上電極層；以及 緊靠鐵電性可控介電層成形的應力施加結構，從而在鐵電性可控的介電層內弓I發基本單軸向的應變； 其中鐵電性可控的柵極介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。
22.如權利要求21所述的器件，其中所述鐵電性可控的柵極介電層包括以下的一種或多種材料BaTi03> Pb [ZrxTi1J O3 (PZT)、SrBi2Ta2O9(SBT)、SrTiO3(STO)、Ba1^xSrxTiO3 (BST)、PbTiO3、CaMnO3 和 BiFeO3。
23.如權利要求21所述的器件，其中所述應力施加結構包括在MIM電容器上成形的壓縮性氮化物層。
24.如權利要求21所述的器件，其中所述應力施加結構包括在MM電容器上成形的拉伸性氮化物層。
25.如權利要求21所述的器件，其中所述電容器介電層進一步包括一個或多個附加介電層。
全文摘要
本發明涉及通過加工引發的單軸向應變控制介電薄膜內的鐵電性。一種控制集成電路設備部件鐵電特性的方法，包括在襯底上成形鐵電性可控的介電層；并且緊靠鐵電性可控的介電層成形應力施加結構，從而通過應力施加結構在鐵電性可控的介電層內引發基本單軸向的應變；其中鐵電性可控的介電層包括以下中的一個或多個鐵電性氧化物層以及在沒有施加應力時不會表現出鐵電性質的通常無鐵電性的材料層。
文檔編號H01L21/00GK102947917SQ201180016493
公開日2013年2月27日 申請日期2011年3月15日 優先權日2010年4月2日
發明者C·A·杜伯爾蒂歐, M·M·弗蘭克 申請人:國際商業機器公司, 國家科研中心