半導體裝置的制造方法

專利名稱：半導體裝置的制造方法
技術領域：
本發明涉及一種包括氧化物半導體的半導體裝置的制造方法。在此，半導體裝置一般是指通過利用半導體特性工作的元件或裝置。
背景技術：
已知使用形成在具有絕緣表面的襯底上的半導體層來形成晶體管的技術。例如，已知使用包含硅類半導體材料的薄膜在玻璃襯底上形成晶體管并將其應用于液晶顯示裝置等的技術。用于液晶顯示裝置的晶體管主要使用諸如非晶硅或多晶硅等的半導體材料制造。 使用非晶硅的晶體管雖然其場效應遷移率低，但是可以對應于玻璃襯底的大面積化。另一方面，使用多晶硅形成的晶體管雖然其場效應遷移率高，但是需要諸如激光退火等的晶化工序，具有不一定合適于玻璃襯底的大面積化的特性。作為可以在具有絕緣表面的襯底上形成并用于形成晶體管的其他材料，氧化物半導體受到注目。作為氧化物半導體的材料，已知氧化鋅或以氧化鋅為成分的物質。而且，已公開了使用電子載流子濃度低于IO1Vcm3的非晶氧化物(氧化物半導體)形成的薄膜晶體管(專利文獻I至專利文獻3)。[專利文獻I]日本專利申請公開2006-165527號公報[專利文獻2]日本專利申請公開2006-165528號公報[專利文獻3]日本專利申請公開2006-165529號公報

發明內容
作為利用半導體特性的晶體管，優選其隨時間的劣化所導致的閾值電壓的變化小且截止電流低等。例如，當因隨時間的劣化而閾值電壓的變化變大的晶體管用于半導體裝置時，半導體裝置的可靠性降低。另外，當截止電流大的晶體管用于半導體裝置時，半導體裝置的功耗增大。本發明的實施例的目的之一是提供可靠性高的半導體裝置。另外，目的之一是提供可靠性高的半導體裝置的制造方法。另外，目的之一是提供功耗低的半導體裝置。另外，目的之一是提供功耗低的半導體裝置的制造方法。另外，目的之一是提供批量生產性高的半導體裝置。另外，目的之一是提供批量生產性高的半導體裝置的制造方法。為了實現上述目的，本發明人等注意到的一個事實就是在將氧化物半導體用于半導體層的半導體裝置中，包含在氧化物半導體層中的雜質濃度及氧化物半導體層中的氧缺損量影響到閾值電壓的變動和截止電流的增大。注意，作為雜質，例如可以舉出氫、諸如水等的包含氫原子的物質。通過在沉積氧化物半導體之后進行的第一加熱處理可以基本去除包含在氧化物半導體中的雜質。但是，與氧化物半導體中包含的金屬強鍵接的雜質(例如氫及羥基)由于其強烈的鍵接力而殘留在半導體層中。如果將殘留有雜質的氧化物半導體用于半導體層，則產生不良現象，如因長期使用或光照射而半導體裝置的閾值電壓變動或者增大截止電流
坐寸O另外，有由于雜質的排除工序而作為氧化物半導體的主要成分材料之一的氧也減少的問題。即使僅失去少量的氧，也在氧化物半導體中形成雜質能級，且導致諸如閾值電壓的變動、截止電流的增大等的不良現象。因此，為了實現上述目的，可以不產生氧缺損地去除殘留在氧化物半導體層中的雜質，并可以將氧化物半導體層純化到具有極高純度。具體而言，在對氧化物半導體層添加氧之后，可以對氧化物半導體層進行用來去除雜質的加熱處理。特別地，作為氧的添加方法，優選采用使用離子注入法或離子摻雜法等添加高能量的氧的方法。
通過使用離子注入法或離子摻雜法等對氧化物半導體添加高能量的氧，例如可以切斷氧化物半導體中包含的金屬與氫的鍵、金屬與羥基的鍵或者鍵合到金屬的羥基中的氧與氫的鍵。另外，從金屬脫離的氫或羥基與添加的氧起反應而生成水。然后，加熱氧化物半導體，可以去除通過以上反應而產生的水。與直接去除強烈地鍵合到包含在氧化物半導體中的金屬的氫或羥基的方法相比，通過加熱去除與所添加的氧起反應而產生的水的方法更容易。另外，因為在進行加熱處理之前對氧化物半導體層添加氧而使氧化物半導體層中的氧處于過剩狀態，所以作為氧化物半導體的主要成分材料之一的氧在熱處理中減少的問題得到緩和。也就是說，根據本發明一實施方式，一種半導體裝置的制造方法包括如下步驟形成氧化物半導體層；對所述氧化物半導體層添加氧；以及對添加了氧的所述氧化物半導體層進行250°C以上且700°C以下的加熱處理。另外，根據本發明一實施方式，一種半導體裝置的制造方法包括如下步驟在具有絕緣表面的襯底上形成柵電極；在所述柵電極上形成柵極絕緣層；接觸于所述柵極絕緣層地形成與所述柵電極重疊的氧化物半導體層；對所述氧化物半導體層添加氧；對添加了氧的所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層接觸地形成其端部與柵電極重疊的源電極及漏電極；以及以重疊于所述氧化物半導體層的溝道形成區且接觸于所述氧化物半導體層的表面的方式形成第一絕緣層。另外，根據本發明一實施方式，在半導體裝置的制造方法中，通過濺射法形成氧化硅層作為與所述氧化物半導體層的溝道形成區重疊且與所述氧化物半導體層的表面接觸的所述第一絕緣層。另外，根據本發明一實施方式，在半導體裝置的制造方法中，通過濺射法形成氧化硅層和所述氧化硅層上的氮化硅層作為與所述氧化物半導體層的溝道形成區重疊且與所述氧化物半導體層的表面接觸的所述第一絕緣層。另外，根據本發明一實施方式，一種半導體裝置的制造方法包括如下步驟在具有絕緣表面的襯底上形成源電極及漏電極；形成覆蓋所述源電極的端部及所述漏電極的端部的氧化物半導體層；對所述氧化物半導體層添加氧；對添加了氧的所述氧化物半導體層進行加熱處理；與進行了加熱處理的所述氧化物半導體層接觸地形成與所述源電極的端部及所述漏電極的端部重疊的柵極絕緣層；以及形成與所述柵極絕緣層接觸且與所述源電極的端部及所述漏電極的端部重疊的柵電極。另外，根據本發明一實施方式，在半導體裝置的制造方法中，通過濺射法形成氧化硅層作為與所述氧化物半導體層接觸的柵極絕緣層。另外，根據本發明一實施方式，在半導體裝置的制造方法中，通過濺射法形成氧化硅層和所述氧化硅層上的氮化硅層作為與所述氧化物半導體層接觸的柵極絕緣層。另外，根據本發明一實施方式，一種半導體裝置的制造方法包括使用上述半導體裝置的制造方法在形成在第一晶體管上的絕緣膜上制造第二晶體管。另外，根據本發明一實施方式，在半導體裝置的制造方法中，使用離子注入法或離子摻雜法進行所述氧的添加。通過本發明的半導體裝置的制造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中，抑制了閾值電壓的變動， 半導體裝置的可靠性高。因此，根據本發明一實施方式，可以提供可靠性高的半導體裝置。另外，可以提供可靠性高的半導體裝置的制造方法。通過本發明的半導體裝置的制造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中，降低了截止電流，并且半導體裝置的功耗低。因此，根據本發明一實施方式，可以提供功耗低的半導體裝置。另外，可以提供功耗低的半導體裝置的制造方法。通過本發明的半導體裝置的制造方法，可以降低殘留在氧化物半導體層中的雜質。在具有降低了殘留的雜質的氧化物半導體層的半導體裝置中，半導體特性的偏差小，且半導體裝置具有優異的批量生產性。由此，根據本發明一實施方式，可以提供批量生產性高的半導體裝置。另外，可以提供批量生產性高的半導體裝置的制造方法。


圖IA和圖IB是說明根據實施方式的半導體裝置的結構的圖；圖2A至圖2E是說明根據實施方式的半導體裝置的制造方法的圖；圖3A和圖3B是說明根據實施方式的半導體裝置的結構的圖；圖4A至圖4E是說明根據實施方式的半導體裝置的制造方法的圖；圖5A和圖5B是說明根據實施方式的半導體裝置的結構的圖；圖6A至圖6D是說明根據實施方式的半導體裝置的制造方法的圖；圖7A至圖7C是說明根據實施方式的半導體裝置的制造方法的圖；圖8A至圖8D是說明根據實施方式的半導體裝置的制造方法的圖；圖9A至圖9C是說明根據實施方式的半導體裝置的制造方法的圖；圖IOA至圖IOE是說明根據實施例的樣品的制造方法的圖；圖11是說明根據實施例的樣品的二次離子質譜分析(SIMS :Secondary Ion MassSpectrometry)結果的圖；圖12是說明根據實施例的樣品的二次離子質譜分析結果的圖13A-1至圖13B是根據實施方式的半導體裝置的電路圖；圖14A和圖14B是根據實施方式的半導體裝置的電路圖；圖15A至圖15C是根據實施方式的半導體裝置的電路圖；圖16A至圖16F是用來說明使用根據實施方式的半導體裝置的電子設備的圖；圖17是說明根據實施例的樣品的低溫光致發光光譜測定的結果的圖。
具體實施例方式參照附圖對實施方式進行詳細的說明。但是，本發明的實施方式并不局限于以下說明，所屬技術領域的普通技術人員可以很容易地理解的一個事實就是其方式及細節可以不脫離本發明的宗旨及其范圍地變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意，在以下說明的結構中，在不同的附圖之間共同使用同一附圖標記來表示同一部分或具有同一功能的部分，而省略其重復說明。實施方式I在本實施方式中，參照圖IA和IB以及圖2A至2E對一種底柵型晶體管的制造方法進行說明，在該方法中，在對氧化物半導體層添加氧之后，對氧化物半導體層進行加熱處理來去除雜質，從而使氧化物半導體層高純度化。圖IA和圖IB示出在本實施方式中制造的底柵型晶體管550的結構。圖IA示出晶體管550的俯視圖，圖IB示出晶體管550的截面圖。注意，圖IB相當于沿著圖IA所示的切斷線P1-P2的截面。在晶體管550中，在具有絕緣表面的襯底500上具有柵電極511以及覆蓋柵電極511的柵極絕緣層502。在柵極絕緣層502上具有與柵電極511重疊的被高度純化的氧化物半導體層513c。此外，具有與氧化物半導體層513c接觸且端部與柵電極511重疊的用作源電極和漏電極的第一電極515a及第二電極515b。另外,具有與氧化物半導體層513c的溝道形成區接觸并重疊的絕緣層507以及覆蓋晶體管550的保護絕緣層508。接著，使用圖2A至圖2E對在襯底500上制造晶體管550的方法進行說明。首先，在具有絕緣表面的襯底500上形成導電膜，通過第一光刻工序形成包括柵電極511的布線層。注意，也可以通過噴墨法形成抗蝕劑掩模。因為當通過噴墨法形成抗蝕劑掩模時不需要光掩模，所以可以減少制造成本。在本實施方式中，使用玻璃襯底作為具有絕緣表面的襯底500。也可以在襯底500和柵電極511之間設置用作基底膜的絕緣膜。基底膜具有防止來自襯底500的雜質元素(例如，諸如Li、Na等的堿金屬及諸如Ca等的堿土金屬等)的擴散的功能，并且可以使用選自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等中的一種膜的單層結構或多種膜的疊層結構形成基底膜。此外，可以使用諸如鑰、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料或以上述金屬材料為主要成分的合金材料的單層或疊層結構形成柵電極511。注意，若能夠耐受在后面的工序中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。為了避免耐熱性或腐蝕性的問題，優選將鋁或銅與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鑰、鈦、鉻、鉭、鎢、釹、鈧等。另外，當使用銅時，優選在成為基底的層上設置Cu-Mg-Al合金，并且在其上形成銅。通過設置Cu-Mg-Al合金，發揮提高諸如氧化膜等的基底和銅的粘合性的效果O接著，在柵電極511上形成柵極絕緣層502。柵極絕緣層502可以使用CVD法或濺射法等形成。另外，柵極絕緣層502可以使用選自氧化硅層、氮化硅層、氧氮化硅層、氮氧化硅層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層、氧化鉿層、氧化鉭層或氧化鎵層等中的一種層的單層或多種層的疊層結構形成。作為本實施方式的氧化物半導體，使用通過去除雜質而成為i型或實質上i型的氧化物半導體(被高純度化的氧化物半導體)。因為這種被高純度化的氧化物半導體對界面態和界面電荷極敏感，所以氧化物半導體層和柵極絕緣層之間的界面是重要的。因此，與被高純度化的氧化物半導體接觸的柵極絕緣層被要求具有高質量。例如，優選采用使用微波(例如，頻率為2. 45GHz)的高密度等離子體CVD法，因為所形成的絕緣層可以是致密的且具有高的耐受電壓和高質量。這是因為當被高純度化的氧 化物半導體和高質量的柵極絕緣層彼此緊密接觸時，可以降低界面態密度以獲得良好的界面特性。當然，只要能夠形成用作柵極絕緣層的優質絕緣層，就可以應用諸如濺射法、等離子體CVD法等的其他成膜方法。此外，也可以采用通過成膜之后的熱處理，改善其膜性質、與氧化物半導體之間的界面特性的絕緣層。總之，只要采用如下絕緣層就可以作為柵極絕緣層的膜性質良好，并且，可以降低與氧化物半導體之間的界面態密度且形成良好的界面。注意，柵極絕緣層502與后面形成的氧化物半導體膜接觸。因為當氧化物半導體膜含有氫時對晶體管特性造成負面影響，所以優選柵極絕緣層502不包含氫、羥基及濕氣。為了盡量不使柵極絕緣層502、氧化物半導體膜包含氫、羥基及濕氣，作為在形成氧化物半導體膜之前進行的預處理，優選通過在濺射裝置的預加熱室中對其上形成到柵電極511的襯底500或其上形成到柵極絕緣層502的襯底500進行預加熱，來對吸附到襯底500的諸如氫、濕氣等的雜質進行脫離及移除。預加熱的溫度是100°C以上且400°C以下，優選是150°C以上且300°C以下。作為設置在預加熱室中的排氣單元，優選使用低溫泵。注意，也可以省略預加熱處理。此外，也可以類似地在形成絕緣層507之前對其上形成到第一電極515a及第二電極515b的襯底500進行該預加熱。接著，在柵極絕緣層502上形成厚度為2nm以上且200nm以下，優選為5nm以上且30nm以下的氧化物半導體膜。將氧化物半導體用作靶材并使用濺射法形成氧化物半導體膜。另外，氧化物半導體膜可以在稀有氣體(例如氬)氣氛下、在氧氣氛下或在稀有氣體(例如氬)及氧的混合氣氛下通過濺射法形成。注意，優選的是，在通過濺射法形成氧化物半導體膜之前，進行引入氬氣體產生等離子體的反濺射，來去除附著于柵極絕緣層502表面的粉狀物質(也稱為顆粒、塵屑)。反濺射是指如下一種方法，其中在氬氣氛下使用RF電源對襯底側施加電壓來在襯底附近形成等離子體，而對表面進行修改。注意，也可以使用氮氣氛、氦氣氛、氧氣氛等代替氬氣氛。作為用于氧化物半導體膜的氧化物半導體，可以使用下列氧化物半導體四元金屬氧化物，諸如In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物,諸如In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、或Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物，諸如In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、或In-Ga-O類氧化物半導體；Ιη-0類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另夕卜，也可以使上述氧化物半導體膜包含氧化硅。通過使氧化物半導體膜包含阻礙晶化的氧化硅(SiOx (x>0))，可以抑制當在制造工藝中形成氧化物半導體膜之后進行加熱處理時氧化物半導體層晶化。另外，優選氧化物半導體膜處于非晶狀態，但是氧化物半導體膜的一部分也可以晶化。在此，例如，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，并且對其組成比并沒有特別限制。另外，氧化物半導體膜也可以包含In、Ga、Zn以外的元素，可以使用以化學式InMO3 (ZnO)ffl (m>0，并且m不是自然數)表示的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。氧化物半導體優選為包含In，更優選為包含In及Ga。為了使氧化物半導體層為i型(本征)，脫水化或脫氫化是有效的。在本實施方式中，通過濺射法并使用In-Ga-Zn-O類氧化物祀材形成氧化物半導體膜。作為用于通過濺射法制造氧化物半導體膜的靶材，例如可以使用具有
In2O3 :Ga203: ZnO=I: I: I [摩爾比]的組成比的氧化物祀材，從而形成In-Ga-Zn-O膜。注意，不局限于上述靶材的材料及組成，例如還可以使用具有In2O3: Ga2O3: ZnO=I: 1:2 [摩爾比]或者In2O3:Ga2O3 = ZnO=I: 1:4[摩爾比]的組成比的氧化物革巴材。另外，當作為氧化物半導體膜使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In:Zn=50:1至1:2(摩爾比為In2O3:Zn0=25:1至1:4),優選為IniZn=I: I至1:20 (摩爾比為In203:Zn0=2:l至10:1)，更優選為Ιη:Ζη=1· 5:1至15:1 (摩爾比為In203:Zn0=3:4至15:2)。例如，作為用于形成In-Zn-O類氧化物半導體的靶材，原子數比為Ιη:Ζη:0=1:1:Χ，其中 X>1，優選 Χ>1· 5。另外，氧化物靶材的填充率為90%以上且100%以下，優選為95%以上且99. 9%以下。通過使用高填充率的氧化物靶材，可以使所形成的氧化物半導體膜成為致密的膜。另夕卜，優選靶材的純度為99. 99%以上，并且優選使用特別降低了諸如Na、Li等的堿金屬及諸如Ca等的堿土金屬等的雜質的靶材。作為在形成氧化物半導體膜時使用的濺射氣體，使用去除了諸如氫、水、羥基或氫化物等的雜質的高純度氣體。例如，優選使用雜質被去除到濃度為IOppm左右以下，優選Ippm以下的高純度氣體。具體而言，優選使用露點為_60°C以下的高純度氣體。在保持為減壓狀態的成膜室中放置襯底，將襯底溫度設定為100°C以上且600°C以下，優選設定為200°C以上且400°C以下。通過在加熱襯底的狀態下進行成膜，可以降低包含在所形成的氧化物半導體膜中的雜質濃度。此外，可以減輕濺射所引起的損傷。然后，一邊使用排氣泵去除成膜室內的殘留濕氣及從成膜室外部侵入的氫和濕氣(當泄漏時侵入的氫和濕氣)一邊引入去除了氫及濕氣的濺射氣體，并且使用上述靶材在襯底500上形成氧化物半導體膜。為了去除成膜室中的殘留濕氣，優選使用吸附型的真空泵，例如低溫泵、離子泵、鈦升華泵。此外，作為排氣單元，也可以使用配備有冷阱的渦輪泵。因為在使用低溫泵進行排氣的成膜室中，去除了例如氫原子、諸如水(H2O)等的包含氫原子的化合物(更優選的是還有包含碳原子的化合物)等，所以可以降低在該成膜室中形成的氧化物半導體膜所包含的雜質的濃度。作為進行濺射法的氣氛，可以采用稀有氣體(典型的是氬)氣氛、氧氣氛或稀有氣體和氧的混合氣氛。作為成膜條件的一個例子，可以使用如下條件襯底和靶材之間的距離為100_ ；壓強為O. 6Pa ;直流(DC)電源的電功率為O. 5kW ;以及采用氧(氧流量比率為100%)氣氛。注意，通過脈沖直流電源是優選的，因為可以減輕在進行成膜時產生的粉狀物質(也稱為顆粒、塵屑)，且膜厚度分布也變得均勻。另外，通過將濺射裝置的處理室的泄漏率設定為IX KTuiPa ·πι3/秒以下，可以減少當通過濺射法形成膜時諸如堿金屬、氫化物等的雜質混入到氧化物半導體膜中。另外，通過使用吸附真空泵作為排氣系統，可以降低諸如堿金屬、氫原子、氫分子、水、羥基或氫化物等的雜質從排氣系統倒流。注意，優選降低包含在氧化物半導體層中的諸如Li、Na等的堿金屬及諸如Ca等的堿土金屬等的雜質。具體而言，當使用SIMS測量濃度時包含在氧化物半導體層中的Li、Na和K的雜質濃度每個均是5xl015CnT3以下，優選是I X IO15CnT3以下。因為對于氧化物半導體來說堿金屬及堿土金屬是惡性的雜質，所以優選氧化物半導體所含有的堿金屬及堿土金屬量盡可能少。當與氧化物半導體接觸的絕緣膜是氧化物時，堿金屬，尤其是Na擴散到氧化物中并成為Na+。另外，在氧化物半導體內，Na斷裂金屬與氧的鍵或者擠進該鍵中。其結果是，導致晶體管特性的劣化(例如，晶體管變成常開的(閾值電壓向負一側偏移)、遷移率的降低等)。并且，還成為特性偏差的原因。 特別在氧化物半導體中的氫濃度充分低時，這些問題變得明顯。由此，當氧化物半導體中的氫濃度是5 X IO19CnT3以下，特別是5 X IO18CnT3以下時，強烈要求將堿金屬的濃度設定為上述值。接著，通過第二光刻工序將氧化物半導體膜加工為島狀的氧化物半導體層513a。此外，也可以通過噴墨法形成用來形成島狀的氧化物半導體層的抗蝕劑掩模。因為當通過噴墨法形成抗蝕劑掩模時不需要使用光掩模，所以可以降低制造成本。此外，當在柵極絕緣層502中形成接觸孔時，可以在進行氧化物半導體膜的加工的同時進行形成接觸孔的工序。注意，作為在此進行的氧化物半導體膜的蝕刻，可以采用干蝕刻、濕蝕刻、或干蝕亥Ij和濕蝕刻二者。例如，作為用于氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸、硝酸的混合溶液等。此外，還可以使用IT007N(由日本關東化學株式會社制造)。作為用于干蝕刻的蝕刻氣體，優選使用含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BC13)、四氯化硅(SiCl4)或四氯化碳(CCl4)等)。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr )、氧(O2)或對上述氣體添加了諸如氦(He)或氬(Ar)等的稀有氣體的氣體等。作為干蝕刻法，可以使用平行板型 RIE (Reactive Ion Etching :反應性離子蝕刻)法或 ICP (Inductively CoupledPlasma :感應耦合等離子體)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電功率量、施加到襯底一側的電極的電功率量、襯底一側的電極溫度等)，以便可以蝕刻為所希望的加工形狀。注意，圖2A示出此時的截面圖。接著，對氧化物半導體層513a添加氧。通過離子注入法、離子摻雜法等，添加具有
高能量的氧。在離子注入法中，使源氣體等離子體化，提取該等離子體所包含的離子種，進行質量分離，將具有預定質量的離子種加速，并且用離子束形式的加速離子種輻照待處理物。在離子摻雜法中，使源氣體等離子體化，通過預定電場的操作從等離子體提取離子種，加速所提取的離子種而不進行質量分離，并且用離子束形式的加速離子種輻照待處理物。通過使用進行質量分離的離子注入法添加氧，可以防止諸如金屬元素等的雜質與氧一起被添加到氧化物半導體膜中。另外，由于與離子注入法相比離子摻雜法可以增大離子束的輻照面積，所以通過使用離子摻雜法添加氧，可以縮短處理時間。在使用氧氣體并利用離子注入法來添加氧的情況下，可以將加速電壓設定為5keV以上且IOOkeV以下，并且可以將氧離子的注入量設定為I X IO14 [離子/cm2]以上且5X IO17[離子/cm2]以下。通過使用離子注入法或離子摻雜法等將高能量的氧添加到氧化物半導體中，例如可以切斷氧化物半導體中包含的金屬與氫的鍵、金屬與羥基的鍵或者鍵合于金屬的羥基中的氧與氫的鍵。氧化物半導體層513a成為包含從金屬脫離了的雜質的氧化物半導體層513b。圖2B示出此時的截面圖。

接著，對包含從金屬脫離了的雜質的氧化物半導體層513b進行第一加熱處理。通過該第一加熱處理，可以從氧化物半導體層去除從金屬脫離了的雜質。例如，可以去除通過所添加的氧與從金屬脫離了的氫或羥基起反應而產生的水。與直接去除強烈地結合到金屬的氫或羥基的方法相比，通過加熱去除所產生的水的方法更容易。第一加熱處理的溫度為250°C以上且700°C以下，優選為450°C以上且650°C以下，或者450°C以上且低于襯底的應變點。例如，也可以以500°C的溫度進行3分鐘以上且6分鐘以下的第一加熱處理。通過作為加熱處理使用RTA (Rapid Thermal Anneal :快速熱退火)法，可以在短時間內進行脫水化或脫氫化；因此，也可以以甚至超過玻璃襯底的應變點的溫度進行第一加熱處理。至于具有第四代玻璃襯底左右的尺寸的襯底，可以在250°C以上且750°C以下的溫度進行加熱處理。但是至于具有第六代至第十代玻璃襯底左右尺寸的襯底，優選在250°C以上且450°C以下的溫度進行加熱處理。在此，襯底放在加熱處理裝置之一的電爐內，在氮氣氛下以600°C的溫度對氧化物半導體層進行一個小時的加熱處理，然后對氧化物半導體層進行緩冷到200°C以下的溫度而不暴露到空氣，從而防止水和氫混入到氧化物半導體層中，由此得到氧化物半導體層513c (參照圖2C)。通過將氧化物半導體層緩冷到200°C以下，可以防止高溫的氧化物半導體層與空氣中的水或濕氣接觸。如果高溫的氧化物半導體層與空氣中的水或濕氣接觸，則有時包含氫原子的雜質污染氧化物半導體。加熱處理裝置不局限于電爐，也可以使用由諸如電阻發熱體等的發熱體的熱傳導或熱福射加熱待處理物的裝置。例如，可以使用諸如GRTA (Gas Rapid Thermal Anneal 氣體快速熱退火)裝置、LRTA (Lamp Rapid Thermal Anneal :燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal :快速熱退火)裝置。LRTA裝置是利用諸如齒素燈、金齒燈、氣弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈所發射的光(電磁波)的輻射來加熱待處理物的裝置。GRTA裝置是利用高溫的氣體進行加熱處理的裝置。作為高溫的氣體，使用在進行加熱處理的情況下也不與待處理物產生反應的惰性氣體如諸如氬等的稀有氣體或氮。例如，作為第一加熱處理，可以進行GRTA，其中將襯底放置到加熱到高溫，即650°C至700°C的惰性氣體中，進行幾分鐘的加熱，然后將襯底從加熱到高溫的惰性氣體中取出。注意，在第一加熱處理中，優選氮或諸如氦、氖、氬等的稀有氣體不包含水、氫等。優選將引入到加熱處理裝置的氮或諸如氦、氖、氬等的稀有氣體的純度設定為6N(99. 9999%)以上，更優選設定為7N (99. 99999%)以上(B卩，將雜質濃度設定為Ippm以下，優選設定為O. Ippm以下)。此外，也可以在通過第一加熱處理加熱氧化物半導體層之后，對相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超干燥空氣(使用CRDS (cavity ring-down laserspectroscopy :光腔衰蕩光譜法)方式的露點儀來測定時的濕氣量為20ppm (露點換算為-55°C)以下，優選為Ippm以下，更優選為IOppb以下)。優選氧氣體或N2O氣體不包含水、氫等。或者，優選將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為6N以上，優選設定為7N以上(即，將氧氣體或N2O氣體中的雜質濃度設定為Ippm以下,優選設定為O. Ippm以下)。通過利用氧氣體或N2O氣體的作用，供應在脫水化或脫氫化的雜質排除工序的同時減少了的作為氧化物半導體的主要成分材料的氧，從而氧化物半導體層可以是高純度且電性上i型(本征)的氧化物半導體層。此外，只要在添加氧之后，就也可以在加工為島狀的氧化物半導體層之前對氧化物半導體膜進行第一加熱處理。在此情況下，在第一加熱處理之后將襯底從加熱裝置取出， 然后進行光刻工序。 注意，除了上述時序之外，只要在形成氧化物半導體層之后，就可以以任意下列時序進行第一加熱處理在氧化物半導體層上形成源電極及漏電極之后；以及在源電極及漏電極上形成絕緣層之后。另外，當在柵極絕緣層502中形成接觸孔時，也可以在對氧化物半導體膜進行第一加熱處理之前或之后進行該形成工序。通過上述工序可以降低島狀氧化物半導體層中的氫濃度，從而實現高純度化。由此，可以實現氧化物半導體層的穩定化。另外，通過玻璃襯底的應變點以下的加熱處理，可以形成載流子密度極低的帶隙寬氧化物半導體膜。由此，可以使用大面積襯底制造晶體管，而可以提高批量生產性。另外，通過使用該氫濃度被降低的被高純度化的氧化物半導體膜，可以制造耐壓性高且截止電流顯著低的晶體管。只要在形成氧化物半導體層之后，就可以在任何時間進行上述加熱處理。注意，當加熱氧化物半導體膜時，雖然也根據氧化物半導體膜的材料或加熱條件，但是有時在氧化物半導體膜的表面上形成板狀晶體。板狀晶體優選c軸沿大致垂直于氧化物半導體膜的表面的方向排列。此外，通過分兩次執行膜形成，并分兩次進行加熱處理，無論先形成的氧化物半導體膜所接觸的基底構件的材料是氧化物、氮化物還是金屬等的材料都不妨，而可以形成具有大度厚的結晶區，即c軸垂直于膜表面排列的結晶區的氧化物半導體膜，作為所述氧化物半導體膜。例如，形成3nm以上且15nm以下厚度的第一氧化物半導體膜，進行第一氧添力口，并且在氮、氧、稀有氣體或干燥空氣的氣氛下進行溫度在450°C以上且850°C以下，優選為550°C以上且750°C以下的用于晶化的第一加熱處理，從而形成在包括表面的區域中具有結晶區(包括板狀晶體)的第一氧化物半導體膜，然后，形成其厚度比第一氧化物半導體膜大的第二氧化物半導體膜，進行第二氧添加，以450°C以上且850°C以下的溫度，優選以6000C以上且700°C以下的溫度進行用于晶化的第二加熱處理，從而以第一氧化物半導體膜為晶種繼續向上方進行結晶生長，且整個第二氧化物半導體膜被晶化。以此方式，可以形成具有大厚度結晶區的氧化物半導體層。另外，在形成氧化物半導體膜時，也可以通過在將襯底加熱到使氧化物半導體進行c軸取向的溫度的同時進行成膜來形成具有c軸垂直于膜表面排列的結晶區的氧化物半導體膜。通過使用該成膜方法，可以縮短工藝。作為加熱襯底的溫度，因為根據成膜裝置而其他成膜條件不同，所以可以適當地設定適合其他條件的溫度。例如，當使用濺射裝置進行成膜時，襯底溫度可以設定為250°C以上的溫度。接著，在柵極絕緣層502和氧化物半導體層513c上形成用于形成第一電極及第二電極(包括形成在與它們相同的層中的布線)的導電膜。作為用于形成第一電極及第二電極的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的兀素的金屬膜，以任意上述元素為成分的合金膜或金屬氮化物膜(氮化鈦膜、氮化鑰膜、氮化鎢膜)等。此外，為了解決耐熱性或腐蝕性的問題，還可以采用在諸如Al、Cu等的金屬膜的下側和上側之一或二者層疊諸如Ti、Mo、W、Cr、Ta、Nd、Sc、Y等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鑰膜、氮化鎢膜)的結構。另外，導電膜可以采用單層結構或兩層以上的疊層結構。例如，可以舉出包含硅的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁膜、在其上層疊的鈦膜的三層結構等。或者，導電膜也可以使用導電性的金屬氧化物形成。作為導電性的金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫合金、氧化銦氧化鋅合金或使所述金屬氧化物材料包含硅或氧化硅的材料。另外，在形成導電膜之后進行加熱處理的情況下，優選使導電膜具有足以承受該加熱處理的耐熱性。 通過第三光刻工序在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成用作源電極和漏電極的第一電極515a及第二電極515b,然后去除抗蝕劑掩模(參照圖2D)。作為通過第三光刻工序形成抗蝕劑掩模時的曝光，可以使用紫外線、KrF激光或ArF激光。后面形成的晶體管的溝道長度L取決于在氧化物半導體層513c上彼此相鄰的第一電極的下端部和第二電極的下端部之間的距離。另外，當在溝道長度L短于25nm的情況下進行曝光時，優選使用波長極短，即幾nm至幾十nm的深紫外線(Extreme Ultraviolet)進行第三光刻工序中的用于形成抗蝕劑掩模的曝光。利用深紫外線的曝光的分辨率高且聚焦深度大。因此，也可以將后面形成的晶體管的溝道長度L設定為IOnm以上且IOOOnm以下，這樣可以實現電路的操作速度的高速化。此外，為了縮減用于光刻工序的光掩模數及工序數，也可以使用由透過的光成為多種強度的曝光掩模的多級灰度掩模形成的抗蝕劑掩模進行蝕刻工序。由于使用多級灰度掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，且可以通過進行蝕刻來進一步改變形狀，因此可以用于加工為不同圖案的多個蝕刻工序。由此，可以使用一個多級灰度掩模形成至少對應于兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，并還可以縮減與其對應的光刻工序，所以可以實現工序的簡化。注意，優選的是，當進行導電膜的蝕刻時，可以優化蝕刻條件以防止氧化物半導體層513c被蝕刻而分斷。但是，難以獲得只對導電膜進行蝕刻而完全不對氧化物半導體層513c進行蝕刻的條件，有時當對導電膜進行蝕刻時僅部分氧化物半導體層513c被蝕刻，由此氧化物半導體層513c具有槽部(凹部)。在本實施方式中，作為導電膜使用Ti膜，并作為氧化物半導體層513c使用In-Ga-Zn-O類氧化物半導體。在采用上述組合時，作為蝕刻劑優選使用氨水_過氧化氫混合液(氨水、水和過氧化氫溶液的混合液)。通過作為蝕刻劑使用氨水-過氧化氫混合液，可以對導電膜選擇性地進行蝕刻。接著，也可以進行使用N20、N2、Ar等的氣體的等離子體處理，來去除吸附到露出的氧化物半導體層的表面的水等。另外，也可以使用氧和氬的混合氣體進行等離子體處理。在進行等離子體處理之后，形成與氧化物半導體層的一部分接觸的成為保護絕緣膜的絕緣層507而不暴露到大氣。絕緣層507優選盡量不包含諸如濕氣、氫等的雜質，且可以由單層絕緣膜或層疊的多個絕緣膜形成。另外，絕緣層507至少具有Inm以上的厚度，并且可以適當地采用濺射法等的不使諸如水、氫等的雜質混入到絕緣層507中的方法形成絕緣層507。當絕緣層507包含氫時，導致氫侵入到氧化物半導體層中或氫抽出氧化物半導體層中的氧，而使氧化物半導體層的背溝道低電阻化(N型化)，因此可能形成寄生溝道。因此，重要的是，在成膜方法中不使用氫，以使絕緣層507成為盡量不包含氫的膜。例如，也可以形成具有在通過濺射法形成的厚度為200nm的氧化鎵膜上層疊有通過濺射法形成的厚度為IOOnm的氧化鋁膜的結構的絕緣膜。形成膜時的襯底溫度可以設定為室溫以上且300°C以下。另外，絕緣膜優選含有多量的氧，即優選含有超過化學計量比的程度，更優選超過化學計量比的I倍且小于2倍的氧。如此，通過絕緣膜具有過剩的氧，可以向與島狀氧化物半導體膜之間的界面供應氧而降低氧缺損。 在本實施方式中，通過濺射法形成用作絕緣層507的厚度為200nm的氧化硅膜。成膜時的襯底溫度可以設定為室溫以上且300°C以下。在本實施方式中將成膜時的襯底溫度設定為100°C。可以在稀有氣體(典型的是氬)氣氛下、氧氣氛下或稀有氣體和氧的混合氣氛下，通過濺射法形成氧化硅膜。此外，作為靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的氣氛下通過濺射法并使用硅靶材形成氧化硅膜。作為與氧化物半導體層接觸地形成的絕緣層507，使用不包含諸如濕氣、氫離子、0H—等的雜質并阻擋這些雜質從外部侵入的無機絕緣膜，典型地使用氧化硅膜、氧氮化硅膜、氧化鋁膜或氧氮化鋁膜等。為了以與沉積氧化物半導體膜相同的方式去除絕緣層507的成膜室中的殘留濕氣，優選使用吸附型的真空泵(低溫泵等)。當在使用低溫泵排氣的成膜室中形成絕緣層507時，可以減少絕緣層507所包含的雜質的濃度。此外，作為用來去除絕緣層507的成膜室中的殘留濕氣的排氣單元，也可以采用配備有冷阱的渦輪泵。作為當形成絕緣層507時使用的濺射氣體，優選使用去除了諸如氫、水、羥基或氫化物等的雜質的高純度氣體。注意，也可以在形成絕緣層507之后進行第二加熱處理(當分兩次形成氧化物半導體層且分兩次進行加熱處理時，第三加熱處理)。該加熱處理在氮、超干燥空氣或稀有氣體(氬、氦等)的氣氛下優選以200°C以上且400°C以下，例如250°C以上且350°C以下進行。優選的是，上述氣體中的水的含量是20ppm以下,優選是Ippm以下,更優選是IOppb以下。或者，也可以與第一加熱處理同樣地進行高溫且短時間的RTA處理。通過在設置包含氧的絕緣層507之后進行加熱處理，即使因第一加熱處理而在島狀氧化物半導體層中產生氧缺損，絕緣層507也向島狀氧化物半導體層供應氧。并且，通過向島狀氧化物半導體層供應氧，可以在島狀氧化物半導體層中減少成為施主的氧缺損而滿足化學計量比。結果，可以使島狀氧化物半導體層基本是i型，降低因氧缺損而導致的晶體管的電特性的偏差，從而實現電特性的提高。進行該第二加熱處理的時序只要是形成絕緣層507之后即可，沒有特別的限制，并且通過將該加熱處理兼作其他工序例如形成樹脂膜時的加熱處理、用來使透明導電膜低電阻化的加熱處理，可以在不增加工序數的條件下執行該第二加熱處理，由此可以使島狀氧化物半導體層基本呈i型。另外，也可以通過在氧氣氛下對島狀氧化物半導體層進行加熱處理，對氧化物半導體添加氧，而減少在島狀氧化物半導體層中成為施主的氧缺損。加熱處理的溫度例如是100°c以上且低于350°C，優選是150°C以上且低于250°C。優選上述用于氧氣氛下的加熱處理的氧氣體不包含水、氫等。或者，優選將引入到加熱處理裝置的氧氣體的純度設定為6N (99. 9999%)以上，更優選設定為7N (99. 99999%)以上(也就是說，氧中的雜質濃度為Ippm以下，優選為O. Ippm以下)。在本實施方式中，在惰性氣體氣氛下或氧氣體氣氛下進行第二加熱處理(在200°C以上且400°C以下，例如250°C以上且350°C以下的溫度)。例如，在氮氣氛下以250°C的溫度進行I小時的第二加熱處理。當進行第二加熱處理時，在氧化物半導體層的一部分(溝道形成區)與絕緣層507接觸的狀態下進行加熱。第二加熱處理具有如下效果。通過上述第一加熱處理，從氧化物半導體層意圖性地排除諸如氫、濕氣、羥基或氫化物(也稱為氫化合物)等的雜質，但是另一方面有時作為氧化物半導體的主要成分材料之一的氧也減少。因為在第二加熱處理中向進行了第一加熱處理的氧化物半導體層供應氧，所以氧化物半導體層被高純度化及在電性上i型(本征)化。如上所述，對氧化物半導體膜添加氧，并在添加氧到氧化物半導體膜之后進行第 一加熱處理，由此可以從氧化物半導體層意圖性地去除諸如氫、濕氣、羥基或氫化物(也稱為氫化合物)等的雜質。另外，因為在進行加熱處理之前對氧化物半導體層添加氧而使氧化物半導體層中的氧處于過剩狀態，所以下列問題得到緩解因加熱處理而作為氧化物半導體的主要成分材料之一的氧被減少。因此，氧化物半導體層被高純度化及在電性上呈i型(本征)或者實質上呈i型。以上述工序形成晶體管550。此外，當作為絕緣層507使用包含多缺陷的氧化硅層時，通過在形成氧化硅層之后進行的加熱處理，包含在氧化物半導體層中的諸如氫、濕氣、羥基或氫化物等的雜質能擴散到氧化硅層，而進一步減少包含在氧化物半導體層中的該雜質。另外，當作為絕緣層507使用包含過剩的氧的氧化硅層時，通過形成絕緣層507之后的加熱處理，絕緣層507中的氧移動到氧化物半導體層513c，這提高了氧化物半導體層513c的氧濃度，從而實現了氧化物半導體層513c的高純度化。可以在絕緣層507上形成保護絕緣層508。例如，通過RF濺射法形成氮化硅膜作為保護絕緣層508。因為RF濺射法具有高批量生產性，所以作為保護絕緣層的成膜方法，優選使用RF濺射法。作為保護絕緣層，使用不包含諸如濕氣等的雜質并阻擋這些雜質從外部侵入的無機絕緣膜，例如使用氮化硅膜、氮化鋁膜等。在本實施方式中，使用氮化硅膜來形成保護絕緣層508 (參照圖2E)。在本實施方式中，作為保護絕緣層508，將其上形成到絕緣層507的襯底500加熱到100°C至400°C，引入包含氫及濕氣被去除了的高純度氮的濺射氣體并使用硅半導體的靶材來形成氮化硅膜。在此情況下，也優選以與絕緣層507相同的方式，在去除處理室中的殘留濕氣的同時形成保護絕緣層508。也可以在形成保護絕緣層之后，在大氣氣氛中以100°C以上且200°C以下進一步進行一個小時以上且三十個小時以下的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以多次反復從室溫到100°c以上且200°C以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。在根據本實施方式制造的包括被高純度化的氧化物半導體層的晶體管中，閾值電壓的偏差小。因此，通過使用本實施方式所例示的半導體裝置的制造方法，可以提供可靠性高的半導體裝置。另外，可以提供批量生產性高的半導體裝置。另外，因為可以降低截止電流，所以可以提供功耗低的半導體裝置。此外，因為包括被高純度化的氧化物半導體層的晶體管可以獲得高的場效應遷移率，所以可以進行高速驅動。因此，通過將包括被高純度 化的氧化物半導體層的晶體管用于液晶顯示裝置的像素部，可以提供高圖像質量的圖像。另外，通過利用包括被高純度化的氧化物半導體層的晶體管，可以在同一襯底上分別制造驅動電路部、像素部，因此可以縮減液晶顯示裝置的部件數。注意，本實施方式可以與本說明書所示的其他實施方式適當地組合而實施。實施方式2在本實施方式中，使用圖3A至3B和圖4A至4E對制造頂柵型晶體管的方法進行說明，在該方法中，采用在對氧化物半導體層添加氧之后進行加熱處理，去除雜質來使氧化物半導體層高純度化的方法。圖3A和圖3B示出在本實施方式中制造的頂柵型晶體管650的結構。圖3A示出晶體管650的俯視圖，圖3B示出晶體管650的截面圖。另外，圖3B相當于沿著圖3A所示的切斷線Q1-Q2的截面。晶體管650在具有絕緣表面的襯底600上具有用作源電極和漏電極的第一電極615a及第二電極615b。另外,還具有覆蓋第一電極615a及第二電極615b的端部的被高純度化的氧化物半導體層613c以及覆蓋氧化物半導體層613c的柵極絕緣層602。另外，還具有接觸于柵極絕緣層602且與第一電極615a及第二電極615b的端部重疊的柵電極611以及接觸于柵電極611且覆蓋晶體管650的保護絕緣層608。接著，使用圖4A至圖4E對在襯底600上制造晶體管650的方法進行說明。首先，在具有絕緣表面的襯底600上形成成為第一電極及第二電極(包括形成在與此相同的層中的布線)的導電膜。作為用于形成第一電極及第二電極的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或含有任意上述元素作為成分的金屬氮化物膜(諸如氮化鈦膜、氮化鑰膜、氮化鎢膜)等。此外，還可以采用在諸如Al、Cu等的金屬膜的下側和上側之一或二者層疊諸如Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(諸如氮化鈦膜、氮化鑰膜、氮化鎢膜)的結構。尤其是，優選在與氧化物半導體層接觸的一側層疊有包含鈦的導電膜。通過第一光刻工序在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成用作源電極和漏電極的第一電極615a及第二電極615b，然后去除抗蝕劑掩模。另外，也可以通過噴墨法形成抗蝕劑掩模。因為當通過噴墨法形成抗蝕劑掩模時不需要使用光掩模，所以可以減少制造成本。在本實施方式中，作為具有絕緣表面的襯底600使用玻璃襯底。也可以在第一電極615a及第二電極615b與襯底600之間設置成為基底膜的絕緣膜。基底膜具有防止來自襯底600的雜質元素的擴散的功能，并且可以使用選自氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等中的一種膜的單層結構或多種膜的疊層結構形成基底膜。接著,在用作源電極和漏電極的第一電極615a及第二電極615b上形成厚度為2nm以上且200nm以下,優選為5nm以上且30nm以下的氧化物半導體膜。
另外，優選的是，在通過濺射法形成氧化物半導體膜之前，進行引入氬氣體產生等離子體的反濺射，來去除附著于第一電極615a及第二電極615b的表面以及襯底600的露出部分的絕緣表面上的粉狀物質(也稱為顆粒、塵屑)。本實施方式所例示的氧化物半導體膜可以使用與實施方式I所示的氧化物半導體膜類似的材料、方法及條件形成。具體而言，作為用來形成氧化物半導體膜的條件，可以使用與實施方式I類似的氧化物半導體、成膜方法、靶材組成、靶材填充率、濺射氣體的純度、成膜時的襯底溫度、濺射裝置的排氣單元以及濺射氣體的組成等。因此，作為詳細內容可以參照實施方式I。接著，通過第二光刻工序將氧化物半導體膜加工為島狀的氧化物半導體層613a。此外，也可以通過噴墨法形成用來形成島狀的氧化物半導體層的抗蝕劑掩模。因為當通過噴墨法形成抗蝕劑掩模時不需要使用光掩模，所以可以降低制造成本。
注意，作為在此進行的氧化物半導體膜的蝕刻，可以采用干蝕刻、濕蝕刻、或二者。例如，作為用于氧化物半導體膜的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸、硝酸的混合溶液等。此外，還可以使用IT007N(由日本關東化學株式會社制造)。注意，圖4A示出此時的截面圖。接著，對氧化物半導體層添加氧。作為氧的添加法，可以使用離子注入法或離子摻雜法等將高能量的氧添加到氧化物半導體層中。通過使用離子注入法或離子摻雜法等將高能量的氧添加到氧化物半導體中，例如可以切斷氧化物半導體包含的金屬與氫的鍵、金屬與羥基的鍵或者鍵合到金屬的羥基中的氧與氫的鍵。注意，氧化物半導體層613a成為包含從金屬脫離了的雜質的氧化物半導體層613b。注意，圖4B示出此時的截面圖。接著，對包含從金屬脫離了的雜質的氧化物半導體層613b進行第一加熱處理。通過該第一加熱處理，可以從氧化物半導體層去除從金屬脫離了的雜質。例如，可以去除通過所添加的氧與從金屬脫離了的氫或羥基起反應而產生的水。與直接去除強烈地結合到金屬的氫或羥基的方法相比，通過加熱去除所產生的水的方法更容易。第一加熱處理的溫度為250°C以上且700°C以下，優選為450°C以上且650°C以下，或者450°C以上且低于襯底的應變點。在此，將襯底放到作為加熱處理裝置之一的電爐中，在氮氣氛下以600°C的溫度對氧化物半導體層進行一個小時的加熱處理，然后不接觸于大氣且防止水、氫再次混入到氧化物半導體層，由此得到氧化物半導體層613c (參照圖4C)。注意，加熱處理裝置不局限于電爐，可以使用實施方式I所示的加熱單元、加熱方法及加熱條件。具體而言，可以使用與實施方式I類似的加熱處理裝置、加熱溫度以及用于加熱的氣體的種類及純度等。因此，作為詳細內容可以參照實施方式I。此外，只要在添加氧之后，就也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行第一加熱處理。在此情況下，在第一加熱處理之后將襯底從加熱裝置取出，然后進行光刻工序。注意，除了上述時序之外，只要在形成氧化物半導體層之后進行，第一加熱處理就可以以任意下列時序進行在氧化物半導體層上層疊柵極絕緣層之后，以及在柵極絕緣層上形成柵電極之后。此外，也可以通過分兩次形成氧化物半導體層，并分兩次進行加熱處理，無論首先形成的氧化物半導體層所接觸的基底構件的材料是氧化物、氮化物還是金屬等的材料都無妨，形成具有大厚度的結晶區(單晶區)，即C軸與膜表面垂直地排列的結晶區的氧化物半導體層。注意，作為具有結晶區的氧化物半導體層，可以使用實施方式I所示的成膜條件。因此，作為詳細內容可以參照實施方式I。接著，也可以進行使用諸如隊0、隊31'等的氣體的等離子體處理，來去除吸附到氧化物半導體層的暴露部分的表面的水等。在進行等離子體處理之后，形成與氧化物半導體層接觸的柵極絕緣層602而不暴露到空氣。作為本實施方式的氧化物半導體，使用通過去除雜質而呈i型或實質上i型的氧化物半導體。因為這種被高純度化的氧化物半導體對界面態、界面電荷極敏感，所以氧化物半導體層和柵極絕緣層之間的界面是重要的。因此，與被高純度化的氧化物半導體層接觸的柵極絕緣層被要求高質量化。柵極絕緣層602至少具有Inm以上的厚度，并且可以適當地采用濺射法等的不使諸如水、氫等的雜質混入到柵極絕緣層602中的方法形成柵極絕緣層602。當柵極絕緣層 602包含氫時，有如下憂慮因該氫侵入到氧化物半導體層中或該氫抽出氧化物半導體層中的氧，而使氧化物半導體層的背溝道低電阻化(N型化)，因此可能形成寄生溝道。因此，重要的是，在成膜方法中不使用氫，以使柵極絕緣層602成為盡量不包含氫的膜。在本實施方式中，通過濺射法形成用作柵極絕緣層602的氧化硅膜。成膜時的襯底溫度可以為室溫以上且300°C以下。在本實施方式中將成膜時的襯底溫度設定為100°C。可以在稀有氣體(典型的是氬)氣氛下、氧氣氛下或稀有氣體和氧的混合氣氛下，通過濺射法形成氧化硅膜。此外，作為靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的氣氛下通過濺射法并使用硅靶材形成氧化硅膜。作為與氧化物半導體層接觸地形成的柵極絕緣層602，使用不包含諸如濕氣、氫離子、0H—等的雜質并阻擋這些雜質從外部侵入的無機絕緣膜，典型地使用氧化硅膜、氧氮化硅膜、氧化鋁膜或氧氮化鋁膜等。為了以與形成氧化物半導體膜時相同的方式去除柵極絕緣層602的成膜室中的殘留濕氣，優選使用吸附型的真空泵(低溫泵等)。在使用低溫泵排氣的成膜室中形成柵極絕緣層602時，可以減少柵極絕緣層602所包含的雜質的濃度。此外，作為用來去除柵極絕緣層602的成膜室中的殘留濕氣的排氣單元，也可以采用配備有冷阱的渦輪泵。作為當形成柵極絕緣層602時使用的濺射氣體，優選使用去除了諸如氫、水、羥基或氫化物等的雜質的高純度氣體。注意，圖4D示出此時的截面圖。接著，當在柵極絕緣層602中形成接觸孔時，通過第三光刻工序在柵極絕緣層602中形成接觸孔。注意，圖4A至圖4E未圖示出接觸孔。接著，在柵極絕緣層602上形成導電膜之后，通過第四光刻工序形成包括柵電極611的布線層。另外，也可以使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要使用光掩模，由此可以降低制造成本。另外，柵電極611可以使用諸如鑰、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層形成。也可以在柵電極611上形成保護絕緣層608。例如，通過RF濺射法形成氮化硅膜。因為RF濺射法具有高批量生產性，所以作為保護絕緣層的成膜方法，優選使用RF濺射法。作為保護絕緣層，使用不包含諸如濕氣等的雜質并阻擋這些雜質從外部侵入的無機絕緣膜，使用氮化硅膜、氮化鋁膜等。在本實施方式中，使用氮化硅膜來形成保護絕緣層608。注意，圖4E示出此時的截面圖。在本實施方式中，作為保護絕緣層608，將其上形成到柵電極611的襯底600加熱到100°C至400°C，引入包含氫及濕氣被去除了的高純度氮的濺射氣體并使用硅半導體的靶材來形成氮化硅膜。在此情況下，以與柵極絕緣層602類似的方式，優選在去除處理室內的殘留濕氣的同時形成保護絕緣層608。還可以在形成保護絕緣層之后，在空氣氣氛中以100°C以上且200°C以下的溫度進行一個小時以上且三十個小時以下的加熱處理。在該加熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以多次反復從室溫到100°c以上且200°C以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。在根據本實施方式制造的包括被高純度化的氧化物半導體層的晶體管中，閾值電壓的偏差小。因此，通過使用本實施方式所例示的半導體裝置的制造方法，可以提供可靠性高的半導體裝置。另外，可以提供批量生產性高的半導體裝置。 另外，因為可以降低截止電流，所以可以提供功耗低的半導體裝置。此外，因為包括被高純度化的氧化物半導體層的晶體管可以獲得高的場效應遷移率，所以可以進行高速驅動。因此，通過將包括被高純度化的氧化物半導體層的晶體管用于液晶顯示裝置的像素部，可以提供高圖像質量的圖像。另外，通過利用包括被高純度化的氧化物半導體層的晶體管，可以在同一襯底上分別制造驅動電路部、像素部，因此可以縮減液晶顯示裝置的部件數。注意，本實施方式可以與本說明書所示的其他實施方式適當地組合而實施。實施方式3在本實施方式中，使用圖5A和5B、圖6A至6D、圖7A至7C、圖8A至8D以及圖9A至9C對本發明一實施方式的半導體裝置的結構及其制造方法進行說明。另外，可以將本實施方式所例示的半導體裝置用作存儲裝置。圖5A和圖5B示出本實施方式所例示的半導體裝置的結構。圖5A示出半導體裝置的截面圖，圖5B示出半導體裝置的俯視圖。另外，圖5A相當于沿著圖5B的切斷線A1-A2及B1-B2的截面。本實施方式中所例示的半導體裝置具有在下部的使用第一半導體材料形成的晶體管260，在上部的使用第二半導體材料形成的晶體管262、以及電容器元件264。晶體管260的柵電極210與晶體管262的第一電極242a直接連接。通過與晶體管260重疊地設置晶體管262及電容器元件264，可以實現高集成化。例如，通過構思布線和電極的連接，以最小特征尺寸為F，可以使存儲單元所占的面積為15F2 至 25F2。晶體管260所具有的第一半導體材料和晶體管262所具有的第二半導體材料可以是彼此不同的材料。例如，可以通過將單晶半導體用于第一半導體材料來使晶體管260能容易地進行高速操作，將氧化物半導體用于第二半導體材料來使晶體管262具有截止電流被充分地降低而能夠長時間保持電荷的結構。作為第一半導體材料或第二半導體材料，例如可以使用氧化物半導體或氧化物半導體以外的半導體材料。作為氧化物半導體以外的半導體材料，例如可以使用硅、鍺、硅鍺、碳化硅或砷化鎵等。另外，可以使用有機半導體材料等。
在本實施方式中，對如下情況進行說明，即將單晶硅用于第一半導體材料來形成能夠進行高速操作的晶體管260，并且將氧化物半導體用于第二半導體材料來形成截止電流被降低的晶體管262。另外，具有晶體管260的柵電極210與晶體管262的第一電極242a彼此連接的結構的半導體裝置適用于存儲裝置。通過使晶體管262處于截止狀態，可以極長時間保持晶體管260的柵電極210的電位。另外，通過具備電容器元件264，可以容易地保持施加到晶體管260的柵電極210的電荷，且可以容易地讀出所儲存的數據。另外，通過使用利用能夠進行高速操作的半導體材料的晶體管260，可以高速地讀出數據。另外，雖然假設本實施方式所例示的半導體裝置所具備的晶體管都是η溝道型晶體管而進行說明，但是當然也可以使用P溝道型晶體管。另外，因為所公開的發明的技術本質是組合地提供截止電流被充分地降低的使用氧化物半導體的晶體管和能夠進行充分的高速操作的使用氧化物半導體以外的材料的晶體管，所以不需要將具體條件限制到這里所描述的那些，諸如用于半導體裝置的材料或半導體裝置的結構。 晶體管260具有設置在包含第一半導體材料的襯底200中的溝道形成區216和夾著溝道形成區216的雜質區220。另外，晶體管260還具有與雜質區220接觸的金屬化合物區224、設置在溝道形成區216上的柵極絕緣層208和設置在柵極絕緣層208上的柵電極210。另外，在襯底200上圍繞晶體管260地設置有元件隔離絕緣層206，并且在晶體管260上設置有絕緣層228及絕緣層230。另外，雖然未圖示，但是晶體管260的金屬化合物區224的一部分通過用作源電極或漏電極的電極連接到布線256或其他布線。注意，雖然有時在圖中不具有源電極或漏電極，但是為了方便起見有時將這種結構也稱為晶體管。為了實現高集成化，如圖5Α和圖5Β所示優選晶體管260不具有側壁絕緣層。另一方面，當重視晶體管260的特性時，也可以在柵電極210的側面設置側壁絕緣層，并且設置如下雜質區220，該雜質區220可以包括形成在與該側壁絕緣層重疊的區域中的雜質濃度與雜質區220不問的雜質區域。另外，在本實施方式中，作為包含第一半導體材料的襯底200，使用硅等的單晶半導體襯底。當使用硅等的單晶半導體襯底時，可以使半導體裝置的讀操作高速化。晶體管262具備作為第二半導體材料的被高純度化的氧化物半導體層。晶體管262在絕緣層230上具有用作源電極和漏電極的第一電極242a及第二電極242b以及與第一電極及第二電極電連接的氧化物半導體層244。另外，晶體管262還具有覆蓋氧化物半導體層244的柵極絕緣層246以及設置在柵極絕緣層246上的與氧化物半導體層244重疊的柵電極248a。另外，在第一電極242a和氧化物半導體層244之間具有與柵電極248a重疊的絕緣層243a，并且在第二電極242b和氧化物半導體層244之間具有與柵電極248a重疊的絕緣層243b。絕緣層243a及絕緣層243b降低產生在源電極和漏電極與柵電極之間的電容。但是，也可以采用不設置絕緣層243a及絕緣層243b的結構。在此，優選氧化物半導體層244是通過被充分地去除諸如氫等的雜質或被供應充分的氧來獲得的被高純度化的氧化物半導體層。在本實施方式中，使用在對氧化物半導體層添加氧之后進行加熱處理來去除雜質而使氧化物半導體高純度化的方法，從而形成被高純度化的氧化物半導體層。如此，通過使用被高純度化的氧化物半導體，可以得到具有極為優異的截止電流特性的晶體管262。另外，作為氧化物半導體層244的細節，可以參照實施方式2。注意，雖然在圖5A和圖5B的晶體管262中，為了抑制因微型化而在元件之間產生泄漏電流，使用被加工為島狀的氧化物半導體層244，但是也可以采用包括未加工為島狀的氧化物半導體層244的結構。當不將氧化物半導體層加工為島狀時，可以防止因加工時的蝕刻而導致的氧化物半導體層244的污染。在圖5A和圖5B所示的半導體裝置中，晶體管260的柵電極210的上表面從絕緣層230露出而與晶體管262的用作源電極或漏電極的第一電極242a直接連接。也可以使用另行設置的用來接觸的開口及電極連接柵電極210與第一電極242a，但是通過直接連接柵電極210與第一電極242a，可以縮小接觸面積而實現半導體裝置 的高集成化。例如，當將本實施方式的半導體裝置用作存儲裝置時，為了增加單位面積的存儲容量，高集成化是重要的。另外，因為也可以省略為了實現接觸另行形成的開口及電極所需的工序，所以可以簡化半導體裝置的制造工序。圖5A和圖5B中的電容器元件264包括用作源電極或漏電極的第一電極242a、氧化物半導體層244、柵極絕緣層246以及電極248b。也就是說，第一電極242a用作電容器兀件264的一個電極，電極248b用作電容器兀件264的另一個電極。注意，雖然在圖5A和圖5B所不的電容器兀件264中在第一電極242a和電極248b之間夾有氧化物半導體層244和柵極絕緣層246，但是也可以只夾有柵極絕緣層246來確保大電容。另外，也可以采用其中設置與絕緣層243a同樣地形成的絕緣層的結構。再者，如果不需要電容器，則可以不設置電容器元件264。另外，在晶體管262及電容器元件264上設置有絕緣層250，并且在絕緣層250上設置有絕緣層252。另外，在形成于柵極絕緣層246、絕緣層250、絕緣層252等中的開口中設置有電極254。另外，在絕緣層252上設置有布線256，并且布線256通過電極254與第二電極242b電連接。另外，也可以使布線256直接接觸于第二電極242b。此外，也可以使連接到金屬化合物區224的電極(未圖示)與第二電極242b連接。在此情況下，通過彼此重疊地設置連接到金屬化合物區224的電極和電極254，可以實現半導體裝置的高集成化。〈半導體裝置的制造方法〉接著，將對上述半導體裝置的制造方法的一個例子進行說明。以下，首先，參照圖6A至6D和圖7A至7C對下部晶體管260的制造方法進行說明，然后，參照圖8A至8D和圖9A至9C對上部晶體管262以及電容器元件264的制造方法進行說明。<下部晶體管的制造方法>首先，準備包含半導體材料的襯底200 (參照圖6A)。作為包含半導體材料的襯底200，可以使用硅或碳化硅等的單晶半導體襯底或多晶半導體襯底、硅鍺等的化合物半導體襯底、SOI襯底等。這里，示出作為包含半導體材料的襯底200使用單晶硅襯底時的一個例子。注意，一般來說，術語“SOI襯底”是指其中在絕緣表面上設置有硅半導體層的襯底，但是在本說明書等中，“SOI襯底”還包括在絕緣表面上設置有由硅以外的材料形成的半導體層的襯底。換言之，“SOI襯底”所具有的半導體層不局限于硅半導體層。另外，SOI襯底的例子還包括在諸如玻璃襯底等的絕緣襯底上隔著絕緣層而設置有半導體層的襯底。特別優選的是，作為包含半導體材料的襯底200，使用硅等的單晶半導體襯底，因為這樣可以使晶體管260的操作高速化。在襯底200上形成用作用來形成元件隔離絕緣層的掩模的保護層202 (參照圖6A)。作為保護層202，例如可以使用由氧化硅、氮化硅、氧氮化硅等形成的絕緣層。另外，在該工序之前或之后，也可以將賦予η型導電性的雜質元素或賦予P型導電性的雜質元素添加到襯底200中，以控制晶體管的閾值電壓。在半導體材料為硅時，作為賦予η型導電性的雜質，例如可以使用磷、砷等。另外，作為賦予P型導電性的雜質，例如可以使用硼、鋁、鎵
坐寸ο
接著，將上述保護層202用作掩模進行蝕刻來去除不由保護層202覆蓋的區域(露出的區域)中的襯底200的一部分。由此，形成與其他半導體區分離的半導體區204 (參照圖6Β)。該蝕刻優選使用干蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體、蝕刻液。接著，覆蓋半導體區204地形成絕緣層，并通過選擇性地去除重疊于半導體區204的區域的絕緣層，來形成元件隔離絕緣層206 (參照圖6C)。該絕緣層使用氧化硅、氮化硅、氧氮化娃等形成。作為絕緣層的去除方法，有諸如化學機械拋光(Chemical MechanicalPolishing CMP)處理等的拋光處理或蝕刻處理等，可以使用其中的任何方法，并也可以將上述處理組合而使用。另外，在形成半導體區204之后，或者，在形成元件隔離絕緣層206之后，去除保護層202。另外，作為元件隔離絕緣層206的形成方法，除了選擇性地去除絕緣層的方法以外，還可以使用通過導入氧等來形成絕緣區的方法等。接著，在半導體區204的表面上形成絕緣層，并且在該絕緣層上形成包含導電材料的層。絕緣層之后成為柵極絕緣層，該絕緣層例如可以通過對半導體區204的表面進行熱處理(熱氧化處理或熱氮化處理等)來形成。也可以使用高密度等離子體處理代替熱處理。高密度等離子體處理例如可以使用諸如He、Ar、Kr、Xe等的稀有氣體、氧、氧化氮、氨、氮、氫等中的任意氣體的混合氣體來進行。當然，也可以使用CVD法或濺射法等形成絕緣層。優選該絕緣層具有包含氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭、氧化釔、硅酸鉿(HfSixOy (x>0、y>0))、添加有氮的硅酸鉿(HfSixOy (x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy (x>0、y>0))等的單層結構或多層結構。另外，絕緣層的厚度例如可以為Inm以上且IOOnm以下，優選設定為IOnm以上且50nm以下。包含導電材料的層可以使用諸如鋁、銅、鈦、鉭、鎢等的金屬材料而形成。另外，也可以通過使用諸如多晶硅等的半導體材料形成包含導電材料的層。對形成包含導電材料的層的方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋涂法等的各種成膜方法中的任意方法。此外，在本實施方式中，對使用金屬材料形成包含導電材料的層時的一個例子進行說明。然后，通過選擇性地蝕刻絕緣層和包含導電材料的層，形成柵極絕緣層208和柵電極210 (參照圖6C)。
接著，將磷(P)或砷(As)等添加到半導體區204中，從而形成溝道形成區216以及雜質區220 (參照圖6D)。這里，雖然添加磷或砷以形成η溝道晶體管，但是在形成P溝道晶體管時可以添加諸如硼(B)或鋁(Al)等的雜質元素。在此，雖然可以適當地設定所添加的雜質的濃度，但是在進行半導體元件的高微型化時優選提高其濃度。另外，也可以在柵電極210的周圍形成側壁絕緣層，從而形成添加有不同濃度的雜質兀素的雜質區。接著，覆蓋柵電極210、雜質區220等地形成金屬層222 (參照圖7Α)。金屬層222可以使用諸如真空蒸鍍法、濺射法和旋涂法等的各種成膜方法中的任意方法形成。優選使用與半導體區204含有的半導體材料起反應而成為低電阻的金屬化合物的金屬材料形成金屬層222。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉬等。接著，進行熱處理，使上述金屬層222與半導體材料起反應。由此，形成接觸于雜質區220的金屬化合物區224 (參照圖7Α)。另外，在作為柵電極210使用多晶硅等的情況下，還在柵電極210與金屬層222接觸的部分中形成金屬化合物區。作為上述熱處理，例如可以使用閃光燈照射。當然，也可以使用其它熱處理方法，但是優選使用可以在極短的時間內進行熱處理的方法，以提高關于金屬化合物形成的化學反應的控制性。另外，上述金屬化合物區由金屬材料與半導體材料的反應而形成，該金屬化合物區的導電性充分得到提高。通過形成該金屬化合物區，可以充分地降低電阻并提高元件特性。另外，在形成金屬化合物區224之后，去除金屬層222。接著，覆蓋通過上述工序形成的各結構地形成絕緣層228和絕緣層230 (參照圖7Β)。絕緣層228和絕緣層230可以使用包含諸如氧化硅、氧氮化硅、氧化鋁等的無機絕緣材料的材料形成。尤其是優選將低介電常數(low-k)材料用于絕緣層228和絕緣層230，因為這樣可以充分地降低起因于各種電極或布線的重疊的電容。另外，也可以將使用上述材料的多孔絕緣層用于絕緣層228和絕緣層230。因為多孔絕緣層的介電常數比致密絕緣層低，所以可以進一步降低起因于電極或布線的電容。
另外，也可以在絕緣層228或絕緣層230中包括具有諸如氮氧化硅、氮化硅等的含有大量氮的無機絕緣材料的層。由此，可以防止下部晶體管260包括的材料所包含的諸如水或氫等的雜質侵入到后面形成的上部晶體管262的氧化物半導體層244中。但是，在此情況下，難以只使用后面的工序中進行的CMP處理去除包括含有大量氮的無機絕緣材料的層，因此優選CMP處理和蝕刻處理組合進行。另外，也可以形成氧氮化硅作為絕緣層228，并形成氧化硅作為絕緣層230。如此，通過以此方式只使用諸如氧氮化硅或氧化硅等的含有大量氧的無機絕緣材料形成絕緣層228及絕緣層230，可以在后面的工序中容易地對絕緣層228和絕緣層230進行CMP處理。注意，雖然在此實施方式中采用絕緣層228和絕緣層230的疊層結構，但是所公開的發明的實施方式不局限于此。既可以采用單層結構，又可以采用三層以上的疊層結構。例如，在上述形成氧氮化硅作為絕緣層228并形成氧化硅作為絕緣層230的結構中，還可以在絕緣層228和絕緣層230之間形成氮氧化硅。然后，作為形成晶體管262之前的處理，對絕緣層228和絕緣層230進行CMP處理來使絕緣層228及絕緣層230的表面平坦化，并使柵電極210的上表面露出(參照圖7C)。可以進行一次的CMP處理或多次的CMP處理。當分多次進行CMP處理時，優選在進行高拋光速率的初期拋光之后，進行低拋光速率的精拋光。通過如此將拋光速率彼此不同的拋光組合，可以進一步提高絕緣層228及絕緣層230的表面的平坦性。另外，當絕緣層228和絕緣層230的疊層結構包括包含大量氮的無機絕緣材料時，難以只進行CMP處理去除包含大量氮的無機絕緣材料，所以優選組合使用CMP處理和蝕刻處理。作為包含大量氮的無機絕緣材料的蝕刻處理，可以使用干蝕刻或濕蝕刻的任一種，但是從元件的微型化的觀點而言，優選使用干蝕刻。另外，優選適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以便使各絕緣層的蝕刻速率均勻且得到相對于柵電極210的高蝕刻選擇性。另外，作為用于干蝕刻的蝕刻氣體，例如可以使用含有氟的氣體(諸如三氟甲烷(CHF3)等)、添加有諸如氦(He)或氬(Ar)等的稀有氣體的含有氟的氣體等。另外，當使柵電極210的上表面從絕緣層230露出時，優選使柵電極210的上表面與絕緣層230位于同一平面。注意，上述各工序中的每個之前或之后還可以包括形成電極、布線、半導體層、絕 緣層等的工序。例如，也可以形成與金屬化合物區224的一部分連接的用作晶體管260的源電極或漏電極的電極。另外，作為布線的結構，也可以采用包括絕緣層及導電層的疊層結構的多層布線結構來實現高度集成化了的半導體裝置。〈上部晶體管的制造方法〉接著，在柵電極210、絕緣層228、絕緣層230等上形成導電層，對該導電層選擇性地進行蝕刻，從而形成用作源電極和漏電極的第一電極242a及第二電極242b(參照圖8A)。第一電極242a及第二電極242b可以使用與實施方式2所示的用作源電極和漏電極的電極相同的材料、方法來形成。因此，作為詳細內容，可以參照實施方式2。在此，將第一電極242a及第二電極242b蝕刻為具有錐形末端部分。利用第一電極242a、第二電極242b的錐形端部，后面形成的氧化物半導體層能容易地覆蓋該端部，從而可以防止斷開。另外，可以提高后面形成的柵極絕緣層的覆蓋性，而可以防止斷開。在此，將錐形角例如設定為30°以上且60°以下。注意，錐形角是指當從垂直于截面(與襯底的表面正交的面)的方向觀察具有錐形形狀的層(例如，第一電極242a)時，該層的側面和底面所形成的傾斜角。另外，上部晶體管的溝道長度(L)由第一電極242a及第二電極242b的下端部的間隔決定。另外，當進行形成用于形成溝道長度(L)短于25nm的晶體管的掩模的曝光時，優選使用波長為幾nm至幾十nm短的深紫外線(Extreme Ultraviolet)。利用深紫外線的曝光的分辨率高且聚焦深度大。由此，也可以將后面形成的晶體管的溝道長度(L)形成為IOnm以上至IOOOnm (Iym)以下，而可以提高電路的操作速度。再者，通過微型化也可以降低半導體裝置的功耗。在此，晶體管262的第一電極242a與晶體管260的柵電極210直接彼此連接(參照圖8A)。接著，在第一電極242a上形成絕緣層243a，并且在第二電極242b上形成絕緣層243b (參照圖8B)。在形成覆蓋第一電極242a、第二電極242b的絕緣層之后對該絕緣層選擇性地進行蝕刻來形成絕緣層243a及絕緣層243b。另外，絕緣層243a及絕緣層243b形成得重疊于后面形成的柵電極的一部分。通過設置這種絕緣層，可以降低產生在柵電極與源電極或漏電極之間的電容。
可以使用諸如氧化硅、氧氮化硅、氮化硅、氧化鋁等的無機絕緣材料形成絕緣層243a及絕緣層243b。尤其是通過將低介電常數(low-k)材料用于絕緣層243a及絕緣層243b，可以充分地降低柵電極與源電極或漏電極之間的電容，所以是優選的。另外，也可以將含有任意上述材料的多孔絕緣層用于絕緣層243a及絕緣層243b。因為多孔絕緣層的介電常數比致密絕緣層低，所以可以進一步降低柵電極與源電極或漏電極之間的電容。注意，雖然從降低柵電極與源電極或漏電極之間的電容的觀點而言，優選形成絕緣層243a及絕緣層243b，但是也可以采用不設置絕緣層243a及絕緣層243b的襯底。 接著，在覆蓋第一電極242a及第二電極242b地形成氧化物半導體層之后，對該氧化物半導體層選擇性地進行蝕刻來形成氧化物半導體層244 (參照圖SC)。氧化物半導體層244可以使用與實施方式2所示的氧化物半導體層相似的材料、方法形成。因此，作為詳細內容，可以參照實施方式2。
另外，如實施方式2所示，優選在通過濺射法形成氧化物半導體層之前進行引入氬氣體來產生等離子的反濺射，從而去除附著在其上形成氧化物半導體層的表面(例如絕緣層230的表面)上的物質。對氧化物半導體層添加氧，接著進行熱處理(第一熱處理)。作為進行氧添加處理及熱處理(第一熱處理)的方法，可以使用實施方式2所示的裝置、方法。因此，作為詳細內容，可以參照實施方式2。通過對氧化物半導體層添加氧，并進行熱處理(第一熱處理)，可以降低氧化物半導體層中殘留的雜質來形成i型(本征)或實質上i型的氧化物半導體層。在包括其中殘留雜質得到減少的i型(本征)或實質上i型的氧化物半導體層的晶體管中，閾值電壓的變動能得到抑制，截止電流可以減小，即可以實現極為優異的特性。另外，氧化物半導體層的蝕刻可以進行在熱處理(第一熱處理)之前或之后。另外，從元件的微型化的觀點而言，優選使用干蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻的材料適當地選擇蝕刻氣體或蝕刻液。另外，當元件中的泄漏電流等不成為問題時，也可以使用氧化物半導體層而不將其加工為島狀。接著，形成接觸于氧化物半導體層244的柵極絕緣層246，然后在柵極絕緣層246上的與氧化物半導體層244重疊的區域中形成柵電極248a，并且在與第一電極242a重疊的區域中形成電極248b (參照圖8D)。柵極絕緣層246可以使用與實施方式2所示的柵極絕緣層相似的材料、方法形成。優選在形成柵極絕緣層246之后在惰性氣體氣氛下或在氧氣氛下進行第二熱處理。第二熱處理可以使用與實施方式2所示的方法相似的方法進行。通過進行第二熱處理，可以減輕晶體管的電特性的偏差。另外，當柵極絕緣層246包含氧時，也可以向氧化物半導體層244供應氧且填補氧化物半導體層244的氧缺損，從而可以形成i型(本征)或實質上i型的氧化物半導體層。注意，雖然在本實施方式中在形成柵極絕緣層246之后進行第二熱處理，但是第二熱處理的時序不局限于此。例如，也可以在形成柵電極之后進行第二熱處理。另外，也可以使第二熱處理兼作第一熱處理。如上所述，通過在添加氧之后執行第一熱處理和第二熱處理中的至少一個，可以使氧化物半導體層244高純度化，以使其盡量不包含其主要成分以外的雜質。
柵電極248a可以使用與實施方式2所示的柵電極611相似的材料、方法形成。另夕卜，當形成柵電極248a時，通過對導電層選擇性地進行蝕刻來可以同時形成電極248b。作為以上說明的詳細內容，可以參照實施方式2。 接著，在柵極絕緣層246、柵電極248a及電極248b上形成絕緣層250及絕緣層252(參照圖9A)。絕緣層250及絕緣層252可以使用與實施方式I所示的絕緣層507及保護絕緣層508相似的材料、方法形成。因此，作為詳細內容，可以參照實施方式I。接著，在柵極絕緣層246、絕緣層250、絕緣層252中形成到達第二電極242b的開口(參照圖9B)。通過使用掩模等選擇性地進行蝕刻來進行該開口的形成。然后，在上述開口中形成電極254，并且在絕緣層252上形成與電極254接觸的布線256 (參照圖9C)。例如，可以以下列方式形成電極254 :使用PVD法或CVD法等在包括開口的區域中形成導電層，然后，使用諸如蝕刻處理或CMP等的方法去除上述導電層的一部分。更具體而言，例如，可以采用下列方法在包括開口的區域中通過PVD法形成薄的鈦膜，并通過CVD法形成薄的氮化鈦膜，然后埋入開口地形成鎢膜。在此，通過PVD法形成的鈦膜具有還原形成電極的表面上的氧化膜(例如原生氧化膜等)并降低與下部電極等(例如，在此為第二電極242b)的接觸電阻的功能。另外，其后形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成使用鈦或氮化鈦等的阻擋膜之后通過鍍敷法形成銅膜。另外，當去除上述導電層的一部分以形成電極254時，優選進行加工來使其表面平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜，然后埋入開口地形成鎢膜時,可以通過后面的CMP處理來去除過多的鎢、鈦、氮化鈦等并提高其表面的平坦性。如此，通過使包括電極254的表面平坦化，可以在后面的工序中形成良好的電極、布線、絕緣層、半導體層等。布線256可以使用與實施方式2所示的包括柵電極611的布線相似的材料、方法形成。因此，作為詳細內容，可以參照實施方式2。如上所述，完成使用被高純度化的氧化物半導體層244的晶體管262及電容器元件264 (參照圖9C)。通過使用如此被高純度化且本征的氧化物半導體層244，可以充分地降低晶體管的截止電流。另外，通過使用這種晶體管，可以得到能夠極長時間保持存儲內容的半導體裝置。根據本實施方式描述的方法，可以制造在下部具有使用氧化物半導體以外的半導體材料的晶體管并在上部具有使用氧化物半導體的晶體管的半導體裝置。 另外，通過使柵電極210與第一電極242a直接彼此連接，可以縮小接觸面積，從而可以實現半導體裝置的高集成化。因此，可以增大能夠用作存儲裝置的半導體裝置的單位面積的存儲容量。本實施方式所示的結構、方法等可以適當地與其他實施方式所示的結構、方法等組合而使用。實施方式4在本實施方式中，參照圖13A-1至圖13B對根據所公開的發明的一實施方式的半導體裝置的應用例子進行說明。在此，對存儲裝置的一個例子進行說明。另外，在一些電路圖中，為了表示使用氧化物半導體的晶體管，有時在晶體管旁邊寫上“OS”的符號。在圖13A-1所示的半導體裝置中，第一布線(第一線)與晶體管700的源電極電連接，第二布線(第二線)與晶體管700的漏電極電連接。另外，晶體管700的柵電極和晶體管710的源電極和漏電極之一與電容器兀件720的一個電極電連接,第五布線(第五線)與電容器元件720的另一個電極電連接。再者，第三布線(第三線)與晶體管710的源電極和漏電極中的另一個電連接，第四布線(第四線)與晶體管710的柵電極電連接。在此，將使用氧化物半導體的晶體管用于晶體管710。在本實施方式中，作為使用氧化物半導體的晶體管，例如可以使用之前的實施方式所示的晶體管262。使用氧化物半導體的晶體管具有截止電流極為小的特征。因此，通過使晶體管710成為截止狀態，可以極長時間地保持晶體管700的柵電極的電位。再者,通過具有電容器元件720,容易保持施加到晶體管700的柵電極的電荷，另外，也容易讀出所保持的數據。在此，作為電容器元件720，可以使用之前的實施方式所示的電容器元件264。 另外，將使用氧化物半導體以外的半導體材料的晶體管用于晶體管700。作為氧化物半導體以外的半導體材料，例如可以使用硅、鍺、硅鍺、碳化硅或砷化鎵等，優選使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的晶體管容易進行高速工作。在此，作為使用氧化物半導體以外的半導體材料的晶體管，例如可以使用之前的實施方式所示的晶體管260。另外，如圖13B所示那樣，也可以采用不設置電容器元件720的結構。在圖13A-1所示的半導體裝置中，通過有效地利用能夠保持晶體管700的柵電極的電位的特性，可以如下所示那樣進行數據的寫入、保持以及讀出。首先，對數據的寫入和保持進行說明。首先，將第四布線的電位設定為使晶體管710成為導通狀態的電位，從而使晶體管710成為導通狀態。由此，對晶體管700的柵電極和電容器元件720施加第三布線的電位。也就是說，對晶體管700的柵電極提供預定電荷(寫入)。在此,將施加不同電位的兩種電荷之一(以下將施加低電位的電荷稱為電荷Qu將施加高電位的電荷稱為電荷Qh)施加到晶體管700的柵電極。另外，也可以使用施加三個或三個以上的不同電位的電荷，以提高存儲容量。然后，通過將第四布線的電位設定為使晶體管710成為截止狀態的電位,使晶體管710成為截止狀態,而保持對晶體管700的柵電極施加的電荷(保持)。因為晶體管710的截止電流極為小，所以晶體管700的柵電極的電荷被長時間地保持。接著，對數據的讀出進行說明。當在對第一布線施加預定電位(恒定電位)的狀態下，對第五布線施加適當的電位(讀出電位)時，根據保持在晶體管700的柵電極中的電荷量，第二布線具有不同的電位。這是因為一般而言，在晶體管700為η溝道晶體管的情況下，對晶體管700的柵電極施加Qh時的表觀閾值電壓Vthjl低于對晶體管700的柵電極施加Qlj時的表觀閾值電壓Vtl^的緣故。在此，表觀閾值電壓是指為了使晶體管700成為“導通狀態”所需要的第五布線的電位。從而，通過將第五布線的電位設定為Vthl^P Vg的中間電位Vtl，可以辨別對晶體管700的柵電極施加的電荷。例如，在寫入中提供Qh的情況下，當第五布線的電位設置為Vtl (>Vth Η)時，晶體管700成為“導通狀態”。在寫入中提供％的情況下，即使第五布線的電位設置為Vtl (<Vth J，晶體管700也保持在“截止狀態”。因此，通過利用第二布線的電位可以讀出所保持的數據。另外，當將存儲單元配置為陣列狀而使用時，需要只讀出所希望的存儲單元的數據。因此，為了讀出預定存儲單元的數據，且不讀出其他存儲單元的數據，在存儲單元的晶體管700彼此并聯連接的情況下，可以對將不讀取其數據的存儲單元的第五布線施加不管柵電極的狀態如何都使晶體管700成為“截止狀態”的電位，也就是小于Vth H的電位。另夕卜，在存儲單元的晶體管700彼此串聯連接的情況下，可以對將不讀取其數據的存儲單元的第五布線施加不管柵電極的狀態如何都使晶體管700成為“導通狀態”的電位，也就是大于Vth—L的電位。接著，對數據的改寫(rewriting)進行說明。數據的改寫與上述數據的寫入和保持類似地進行。也就是說，將第四布線的電位設定為使晶體管710成為導通狀態的電位，從而使晶體管710成為導通狀態。由此，對晶體管700的柵電極和電容器元件720施加第三布線的電位(有關新數據的電位)。然后，通過將第四布線的電位設定為使晶體管710成為 截止狀態的電位，使晶體管710成為截止狀態,而使晶體管700的柵電極成為施加有有關新數據的電荷的狀態。在根據所公開的發明的半導體裝置中，通過如上所述的那樣再次進行信息的寫入，可以直接改寫數據信息。因此，不需要快閃存儲器等所需要的使用高電壓的從浮置柵極抽出電荷，可以抑制起因于擦除工作的工作速度的降低。換言之，實現了半導體裝置的高速運行。另外，通過將晶體管710的源電極或漏電極與晶體管700的柵電極電連接，由此可以獲得與用作非易失性存儲元件的浮置柵型晶體管的浮置柵相似的效果。由此，有時將附圖中的晶體管710的源電極或漏電極與晶體管700的柵電極電連接的部分稱為浮置柵極部FG。當晶體管710處于截止狀態時，可以認為浮置柵極部FG被埋設在絕緣體中，因此在浮置柵極部FG中保持有電荷。因為使用氧化物半導體的晶體管710的截止電流的量為使用硅半導體等而形成的晶體管的截止電流的量的十萬分之一以下，所以可以不考慮由于晶體管710的漏泄電流引起的儲存在浮置柵極部FG中的電荷的消失。也就是說，通過使用氧化物半導體的晶體管710，可以實現即使沒有電力供給也能夠保持信息的非易失性存儲裝置。例如，當室溫下的晶體管710的截止電流為10zA(lzA(K普托安培)等于IX I(T21A)以下，并且電容器元件720的電容值為IOfF左右時，至少可以保持數據IO4秒以上。另外，當然該保持時間根據晶體管特性或電容值而變動。另外，在此情況下不存在在現有的浮置柵型晶體管中被指出的柵極絕緣膜(隧道絕緣膜)的劣化的問題。也就是說，可以解決以往被視為問題的將電子注入到浮置柵時的柵極絕緣膜的劣化問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在現有的浮置柵型晶體管中當寫入或擦除數據時所需要的高電壓。圖13A-1所示的半導體裝置中的諸如晶體管等的部件可視為包括如圖13A-2所示的電阻器和電容器。換言之，在圖13A-2中，晶體管700和電容器元件720每個可視為包括電阻器和電容器。Rl和Cl表示電容器元件720的電阻值和電容值，電阻值Rl對應于電容器元件720包括的絕緣層的電阻值。另外，R2和C2表示晶體管700的電阻值和電容值，電阻值R2對應于晶體管700處于導通狀態時柵極絕緣層的電阻值，電容值C2對應于所謂的柵極電容(形成在柵電極與源電極和漏電極中的每個之間的電容、以及形成在柵電極和溝道形成區之間的電容)的電容值。當使晶體管710處于截止狀態時源電極和漏電極之間的電阻值(也稱為有效電阻)由ROS表示。在晶體管710的柵極泄漏電流充分小的條件下，當Rl和R2滿足Rl彡ROS且R2 ^ ROS時，主要根據晶體管710的截止電流來決定電荷的保持時間(也稱為數據保持時間)。另一方面，當不滿足該條件時，即使晶體管710的截止電流充分小也難以充分確保保持時間。這是因為晶體管710的截止電流之外的漏泄電流(例如，在源電極和漏電極之間產生的漏泄電流等)大的緣故。由此，可以說本實施方式所公開的 半導體裝置優選滿足上述關系。另一方面，Cl和C2優選滿足Cl彡C2的關系。這是因為當Cl大時，第五布線的電位可以在由第五布線控制浮置柵極部FG的電位時高效地提供到浮置柵極部FG，且可以使向第五布線供應的電位之間(例如，讀出電位和非讀出電位)的電位差得到減小。通過滿足上述關系，可以實現更優選的半導體裝置。另外，Rl和R2由晶體管700的柵極絕緣層和電容器元件720的絕緣層來控制。Cl和C2也同樣。因此，優選適當地設定柵極絕緣層的材料和厚度等，以滿足上述關系。在本實施方式所示的半導體裝置中，浮置柵極部FG起到與快閃存儲器等的浮置柵極型晶體管的浮置柵極類似的作用，但是，本實施方式的浮置柵極部FG具有與快閃存儲器等的浮置柵極根本不同的特征。在快閃存儲器的情況中，因為施加到控制柵極的電壓高，所以為了防止高電壓的電位影響到相鄰單元的浮置柵極，需要保持各單元之間的適當距離。這是阻礙半導體裝置的高集成化的主要原因之一。該原因起因于施加高電場而發生隧道電流的快閃存儲器的根本原理。另外，由于快閃存儲器的上述原理，絕緣膜劣化，且因此還導致諸如重寫次數的界限(IO4至IO5次左右)的另一問題。根據所公開的發明的半導體裝置通過包括氧化物半導體的晶體管的開關來操作，而不使用如上所述的由隧道電流而起的電荷注入的原理。就是說，不像快閃存儲器，不需要用來注入電荷的高電場。由此，因為不需要考慮控制柵極的高電場對相鄰單元的影響，所以容易實現聞集成化。另外，因為不利用由隧道電流而起的電荷注入，所以不存在存儲單元的退化的原因。就是說，與快閃存儲器相比，具有高耐久性和高可靠性。另外，不需要高電場、不需要大型外圍電路(升壓電路等)這一點也優越于快閃存儲器。另外，在電容器元件720所包括的絕緣層的相對介電常數ε rl與晶體管700所包括的絕緣層的相對介電常數ε r2不同的情況下，在電容元件720包括的絕緣層的面積SI和晶體管700中導致生成柵極電容的柵絕緣層的面積S2滿足2 -S2 ^ Sl(優選為S2 > SI)時，容易滿足Cl 3C2。換言之，在使電容器元件720包括的絕緣層的面積小時，可以容易地滿足Cl 3C2。具體地說，例如，在電容器元件720包括的絕緣層中，可以采用由諸如氧化鉿等的高k材料形成的膜或由諸如氧化鉿等的高k材料形成的膜與由氧化物半導體形成的膜的疊層結構，從而可以將ε rl設定為10以上，優選設定為15以上，并且在導致產生柵極電容的柵絕緣層中，可以采用氧化硅，從而可以將ε r2設定為3至4。這種結構的組合實現了根據所公開的發明的半導體裝置的更高集成化。另外，上述說明涉及使用以電子為多數載流子的η溝道型晶體管的情況，但是，當然也可以使用以空穴為多數載流子的P溝道型晶體管代替η溝道型晶體管。如上所述，根據所公開的發明的一實施方式的半導體裝置具有非易失性存儲單元，該非易失性存儲單元包括截止狀態下的源極和漏極之間的泄漏電流(截止電流)小的寫入用晶體管；使用與該寫入用晶體管不同的半導體材料形成的讀出用晶體管；以及電容器元件。在環境溫度(例如25°C)下，寫入用晶體管的截止電流為IOOzA (IXl(T19A)以下，優選為IOzA (1X10_2°A)以下，更優選為ItA (I X I(T21A)以下。在使用通常的硅半導體時，難以獲得上述那樣低的截止電流，但是在將氧化物半導體在適合的條件下加工而得到的晶 體管中，可以獲得上述那樣低的截止電流。因此，作為寫入用晶體管優選利用使用氧化物半導體的晶體管。再者，因為使用氧化物半導體的晶體管的亞閾值擺幅值(S值)小，所以即使遷移率比較低，也可以使開關速度十分高。因此，通過將該晶體管用于寫入用晶體管，可以使施加到浮置柵極部FG的寫入脈沖的上升極為陡峭。另外，因為截止電流小，所以可以減少浮置柵極部FG中保持的電荷量。就是說，通過將使用氧化物半導體的晶體管用于寫入用晶體管，可以高速地進行數據的重寫。雖然讀出用晶體管沒有對截止電流的限制，但是優選使用進行高速操作的晶體管，以提高讀出速度。例如，作為讀出用晶體管，優選使用開關速度為I納秒以下的晶體管。以此方式，通過將使用氧化物半導體的晶體管用于寫入用晶體管并將使用氧化物半導體以外的半導體材料的晶體管用于讀出用晶體管，可以實現能夠長時間保持數據且能夠高速地讀出數據的可以用于存儲裝置的半導體裝置。本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。實施方式5在本實施方式中，使用圖14A和圖14B以及圖15A至圖15C對根據所公開的發明的一實施方式的半導體裝置的應用例進行說明。圖14A及圖14B每個是使用多個圖13A-1所示的半導體裝置(以下也表示為存儲單元750)的半導體裝置的電路圖。圖14A是其中存儲單元750串聯連接的所謂NAND型半導體裝置的電路圖，圖14B是其中存儲單元750并聯連接的所謂NOR型半導體裝置的電路圖。圖14A所示的半導體裝置具有源極線SL、位線BL、第一信號線SI、多個第二信號線S2、多個字線WL、以及多個存儲單元750。圖14A示出半導體裝置具有一個源極線SL和一個位線BL的結構，但是該實施方式不局限于此，可以采用具有多個源極線SL及多個位線BL的結構。在每個存儲單元750中，晶體管700的柵電極、晶體管710的源電極和漏電極之一以及電容器元件720的一個電極彼此電連接。另外，第一信號線SI與晶體管710的源電極和漏電極中的另一個彼此電連接，第二信號線S2與晶體管710的柵電極彼此電連接。再者，字線WL與電容器元件720的另一個電極彼此電連接。另外，存儲單元750所具有的晶體管700的源電極與相鄰的存儲單元750所包括的晶體管700的漏電極彼此電連接，存儲單元750所具有的晶體管700的漏電極與相鄰的存儲單元750所包括的晶體管700的源電極彼此電連接。注意，串聯連接的多個存儲單元中的設置在端部之一的存儲單元750所具有的晶體管700的漏電極與位線電連接。另外，串聯連接的多個存儲單元中的設置在另一端部的存儲單元750所具有的晶體管700的源電極與源極線電連接。在圖14A所示的半導體裝置中，按行進行寫入操作和讀出操作。以如下步驟進行寫入操作對進行寫入的行的第二信號線S2施加使晶體管710成為導通狀態的電位，從而使進行寫入的行的晶體管710成為導通狀態。由此，對所指定的行的晶體管700的柵電極施加第一信號線SI的電位，從而對該柵電極施加預定的電荷。像這樣，可以對所指定的行的存儲單元寫入數據。
另外，以如下步驟進行讀出操作首先，對進行讀出的行之外的字線WL施加不管施加到晶體管700的柵電極的電荷如何都使晶體管700成為導通狀態的電位，從而使進行讀出的行之外的晶體管700成為導通狀態。然后，對進行讀出的行的字線WL施加根據晶體管700的柵電極所具有的電荷選擇晶體管700的導通狀態或截止狀態的電位(讀出電位)。然后，對源極線SL施加恒定電位，使與位線BL連接的讀出電路(未圖示)被操作。這里，源極線SL和位線BL之間的多個晶體管700除了進行讀出的行的晶體管700之外都處于導通狀態，所以源極線SL與位線BL之間的導電率根據進行讀出的行的晶體管700的狀態(導通狀態或截止狀態)決定。因為晶體管的導電率根據進行讀出的行的晶體管700的柵電極所具有的電荷而不同，所以位線BL的電位也相應地改變。通過使用讀出電路讀出位線BL的電位，可以從所指定的行的存儲單元讀出數據。圖14B所示的半導體裝置具有多個源極線SL、多個位線BL、多個第一信號線SI、多個第二信號線S2以及多個字線WL，還具有多個存儲單元750。晶體管700的柵電極、晶體管710的源電極和漏電極之一、以及電容器元件720的一個電極彼此電連接。另外，源極線SL與晶體管700的源電極彼此電連接，位線BL與晶體管700的漏電極彼此電連接。另外，第一信號線SI與晶體管710的源電極和漏電極中的另一個彼此電連接，第二信號線S2與晶體管710的柵電極彼此電連接。再者，字線WL與電容器元件720的另一個電極彼此電連接。在圖14B所示的半導體裝置中，按行進行寫入操作和讀出操作。寫入操作以與上述圖14A所示的半導體裝置相似的方法進行。讀出工作以如下步驟進行首先，對進行讀出的行之外的字線WL施加不管施加到晶體管700的柵電極的電荷如何都使晶體管700成為截止狀態的電位，從而使進行讀出的行之外的晶體管700成為截止狀態。然后，對進行讀出的行的字線WL施加根據晶體管700的柵電極所具有的電荷選擇晶體管700的導通狀態或截止狀態的電位(讀出電位)。然后，對源極線SL施加恒定電位，使與位線BL連接的讀出電路(未圖示)被操作。這里，源極線SL和位線BL之間的導電率根據進行讀出的行的晶體管700的狀態(導通狀態或截止狀態)決定。就是說，位線BL的電位依賴于根據進行讀出的行的晶體管700的柵電極所具有的電荷。通過使用讀出電路讀出位線BL的電位，可以從所指定的行的存儲單元讀出數據。
注意，盡管在上述說明中，使各存儲單元750保持的數據量為I位，但是本實施方式所示的存儲裝置的結構不局限于此。也可以準備三種以上的施加到晶體管700的柵電極的電位，來增加各存儲單元750保持的數據量。例如，當施加到晶體管700的柵電極的電位為四種時，可以使各存儲單元保持2位的數據。接著，參照圖15A至圖15C對可以應用于圖14A和圖14B所示的半導體裝置等的讀出電路的一個例子進行說明。圖15A示出讀出電路的示意圖。該讀出電路具有晶體管和讀出放大器電路。在讀出數據時，將端子A連接于連接有進行數據讀出的存儲單元的位線。另外，將偏置電位Vbias施加到晶體管的柵電極，從而控制端子A的電位。存儲單元750的電阻根據所儲存的數據而變化。具體地說，在所選擇的存儲單元750的晶體管700處于導通狀態時，存儲單元750具有低電阻，而在所選擇的存儲單元750 的晶體管700處于截止狀態時，存儲單元750具有高電阻。在存儲單元具有高電阻的情況下，端子A的電位高于參考電位VMf，讀出放大器電路輸出對應于端子A的電位的電位。另一方面，在存儲單元具有低電阻的情況下，端子A的電位低于參考電位,讀出放大器電路輸出對應于端子A的電位的電位。像這樣，通過使用讀出電路，可以從存儲單元讀出數據。另外，本實施方式的讀出電路是一個例子。也可以使用其他電路。另外，讀出電路還可以具有預充電電路。代替參考電位VMf，參考位線可以連接到讀出放大器電路。圖15B示出作為讀出放大器電路的一個例子的差分型讀出放大器。差分型讀出放大器具有輸入端子Vin ( + )、Vin (_)和輸出端子Vout,并放大Vin ( + )和Vin (-)之間的差異。在Vin ( + ) >Vin (_)時，Vout大概為高輸出，而在Vin ( + ) <Vin (-)時，Vout大概為低輸出。在將該差分型讀出放大器用于讀出電路的情況下，Vin ( + )和Vin (_)之一連接于輸入端子A，并且對Vin ( + )和Vin (_)中的另一個施加參考電位VMf。圖15C示出作為讀出放大器電路的一個例子的鎖存型讀出放大器。鎖存型讀出放大器具有輸入/輸出端子Vl及V2、控制用信號Sp、Sn的輸入端子。首先，將控制信號Sp設定為高(High)，將信號Sn設定為低(Low)，中斷電源電位(Vdd)。然后，將待比較電位施加到Vl和V2。然后，將信號Sp設定為低，將信號Sn設定為高，并提供電源電位(Vdd)。如果待比較的電位Vlin和V2in滿足關系Vlin>V2in，則Vl的輸出為高，V2的輸出為低。如果待比較的電位Vlin和V2in滿足關系Vlin〈V2in，則Vl的輸出為低，V2的輸出為高。通過利用這種關系，可以放大Vlin和V2in之間的差異。在將該鎖存型讀出放大器用于讀出電路的情況下，Vl和V2之一通過開關連接于端子A和輸出端子，并且對Vl和V2中的另一個施加參考電位Vmf。本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。實施方式6在本實施方式中，參照圖16A至圖16F說明應用任意上述實施方式所示的半導體裝置的電子設備的例子。在本實施方式中，應用任意上述實施方式所示的半導體裝置的電子設備的例子包括計算機；移動電話機(也稱為移動電話、移動電話裝置)；便攜式信息終端(包括便攜式游戲機、音頻再現裝置等)；數碼相機、數碼攝像機等的影像拍攝裝置；電子紙；以及電視裝置(也稱為電視機或電視接收機)等。圖16A示出筆記本個人計算機，包括框體601、框體605、顯示部603以及鍵盤604等。在框體601和框體605中的至少一個內設置有前述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的筆記本個人計算機。圖16B示出包括主體610的便攜式信息終端(PDA)，在主體610中設置有顯示部613、外部接口 615以及操作按鈕614等。另外，還具備操作便攜式信息終端的觸屏筆612等。在主體610內設置有前述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的便攜式信息終端。圖16C示出電子書閱讀器620，該電子書閱讀器620包括電子紙和兩個框體，即框體621及框體623。在框體621及框體623中分別設置有顯示部625及顯示部627。框體 621與框體623由鉸鏈637連接，從而電子書閱讀器620能夠以鉸鏈637為軸進行開閉動作。另外，框體621具備電源按鈕631、操作鍵633以及揚聲器635等。在框體621和框體623中的至少一個內設置有上述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的電子書閱讀器。圖16D示出移動電話機，該移動電話機包括兩個框體，S卩框體640和框體641。再者，如圖16D所示狀態的框體640和框體641能夠通過滑動而轉移到彼此重疊的狀態。因此，可以減小移動電話機的尺寸。另外，框體641具備顯不面板642、揚聲器643、麥克風644、指向裝置646、照相用透鏡647以及外部連接端子648等。此外，框體640具備對移動電話機進行充電的太陽能電池單元649和外部儲存槽651等。另外，顯示面板642具備觸摸屏功能，圖16D使用虛線示出被顯示出來的多個操作鍵645。另外，天線內置在框體641中。在框體640和框體641中的至少一個內設置有前述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的移動電話機。圖16E示出數碼相機，該數碼相機包括主體661、顯示部667、取景器663、操作開關664、顯示部665以及電池666等。在主體661內設置有前述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的數碼相機。圖16F示出電視裝置670，該電視裝置包括框體671、顯示部673以及支架675等。通過利用框體671所具備的開關、遙控器680可以進行電視裝置670的操作。在框體671和遙控器680中的至少一個中設置有前述實施方式的具有包括氧化物半導體的晶體管和包括氧化物半導體以外的半導體材料的晶體管的組合的半導體裝置。因此，實現能夠長時間保持數據并高速地讀出數據的電視裝置。如上所述，在本實施方式所示的電子設備中安裝有根據任意前述實施方式的半導體裝置。因此，實現具備諸如小型、高速操作、低功耗等的特性的電子設備。實施例I在本實施例中，將描述純化氧化物半導體層以獲得極高純度的方法以及通過二次離子質譜分析得到的分析結果。在該方法中，使用離子注入法對氧化物半導體層添加高能量的氧，接著對氧化物半導體層進行熱處理。使用圖IOA至圖IOE對在本實施例中制造的被高純度化的氧化物半導體層的制造方法進行說明。〈樣品I的制造方法>樣品I具有進行高純度化處理之前的氧化物半導體層413a。以下對樣品I的制造方法進行說明。將厚度為O. 7mm的玻璃用作襯底400，并且在襯底400上使用等離子CVD法形成IOOnm的氧氮化硅(SiOxNy, x>y)作為絕緣膜401 (參照圖10A)。接著，利用濺射法并使用In-Ga-Zn-O類氧化物靶材來在絕緣膜401上形成200nm 的氧化物半導體層413a。作為靶材，使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物靶材。另夕卜，氧化物靶材所包含的金屬的組成比為In:Ga:Zn=l:l:0. 5[原子比]，并且氧化物靶材的填充率為95%以上且100%以下。在設置有低溫泵作為排氣單元的成膜室內形成氧化物半導體層413a。成膜條件是襯底與靶材之間的距離是60mm ;壓強是O. 4Pa ;直流(DC)電源的電功率是O. 5kff ;并且作為成膜氣體，使流量為30SCCm的氬氣體和流量為15SCCm的氧氣體流到成膜室。根據上述方法，形成其中在襯底400上的絕緣膜401上設置有氧化物半導體層413a的樣品I (參照圖10B)。〈樣品2的制造方法>樣品2具有添加有氧的氧化物半導體層413b。以下對樣品2的制造方法進行說明。使用離子注入裝置對使用與樣品I相似的方法制造的氧化物半導體層413a注入氧離子，從而形成添加有氧的氧化物半導體層413b。將氧離子的注入量設定為IxlO16[離子/cm2]，將加速能量設定為50keV，并且將相對于樣品的注入角設定為V (參照圖10C)。注意，雖然在本實施例中注入質量數為18的氧離子(18O離子)，但是注入的氧離子的質量數不局限于18。另外，可以使用二次離子質譜分析技術(SIMS :Secondary Ion MassSpectrometry)測定所注入的質量數為18的氧離子(18O離子)在氧化物半導體層中的分布。〈樣品3的制造方法>樣品3具有添加了氧之后進行了加熱處理的氧化物半導體層413c。以下對樣品3的制造方法進行說明。在氮氣氛下以600°C的溫度加熱通過與樣品2相似的方法制造的添加有氧的氧化物半導體層413b 60分鐘，由此制造添加了氧之后進行了加熱處理的氧化物半導體層413c(參照圖10D)。<比較樣品I的制造方法>比較樣品I具有不對樣品I添加氧而進行了加熱處理的氧化物半導體層。以下對比較樣品I的制造方法進行說明。在氮氣氛下以600°C的溫度加熱進行高純度化處理之前的氧化物半導體層413a60分鐘，由此制造只進行了加熱處理的氧化物半導體層413d (參照圖10E)。<利用二次離子質譜分析得到的分析結果1>
使用二次離子質譜分析技術測定樣品I至樣品3及比較樣品I每個所具有的氧化物半導體層中的氫濃度。圖11示出測量結果。圖11的縱軸表示氫濃度，橫軸表示離表面的深度(膜厚度)。注意，通過二次離子質譜分析得到的測定結果具有有效范圍。通過二次離子質譜分析得到的測定結果的有效范圍依賴于測定條件、樣品的制造條件等。在本實施例中，氧化物半導體層中的氫濃度的測定下限是2 X IO18 [離子/cm3]左右。在圖11所示的結果中，在氧化物半導體層的表面(距離表面的深度為Onm以上且小于IOnm的范圍)及在氧化物半導體層與絕緣膜401的界面處(深度為165nm以上且小于185nm的范圍)，難以算出準確的值。因此，在本實施例中，將深度為IOnm以上且小于165nm的范圍設定為通過二次離子質譜分析得到的測定結果的有效范圍。表I示出樣品I至樣品3及比較樣品I中的氧化物半導體層中的氫濃度的測定結果O [表 I]

權利要求
1.一種半導體裝置的制造方法，包括如下步驟 形成氧化物半導體層； 對所述氧化物半導體層進行氧添加；以及 在250°C以上且700°C以下對進行了氧添加的所述氧化物半導體層進行熱處理。
2.根據權利要求I所述的半導體裝置的制造方法，還包括步驟 在形成所述氧化物半導體層之前，在晶體管上形成絕緣膜， 其中所述氧化物半導體層形成在所述絕緣膜上。
3.根據權利要求I所述的半導體裝置的制造方法，其中通過離子注入法進行所述氧添加。
4.根據權利要求I所述的半導體裝置的制造方法，其中通過離子摻雜法進行所述氧添加。
5.根據權利要求I所述的半導體裝置的制造方法，還包括步驟 在進行所述氧添加之前，對所述氧化物半導體層進行第二熱處理。
6.根據權利要求I所述的半導體裝置的制造方法，其中所述氧化物半導體層包括In-Ga-Zn-O類氧化物半導體。
7.根據權利要求I所述的半導體裝置的制造方法，其中所述氧化物半導體層使用In2O3、Ga2O3和ZnO通過濺射法形成。
8.一種半導體裝置的制造方法，包括如下步驟 形成柵電極； 在所述柵電極上形成柵極絕緣層； 以接觸于所述柵極絕緣層的方式形成與所述柵電極重疊的氧化物半導體層； 對所述氧化物半導體層進行氧添加； 對進行了氧添加的所述氧化物半導體層進行熱處理； 以接觸于進行了所述熱處理的所述氧化物半導體層的方式形成其端部與所述柵電極重疊的源電極和漏電極；以及 以與所述氧化物半導體層的溝道形成區接觸且重疊的方式形成絕緣層。
9.根據權利要求8所述的半導體裝置的制造方法，其中所述絕緣層是通過濺射法形成的氧化硅層。
10.根據權利要求8所述的半導體裝置的制造方法，還包括步驟 在通過濺射法形成的所述絕緣層上形成氮化硅層， 其中所述絕緣層是通過濺射法形成的氧化硅層。
11.根據權利要求8所述的半導體裝置的制造方法，還包括步驟 在形成所述氧化物半導體層之前，在晶體管上形成絕緣膜， 其中所述氧化物半導體層形成在所述絕緣膜上。
12.根據權利要求8所述的半導體裝置的制造方法，其中通過離子注入法進行所述氧添加。
13.根據權利要求8所述的半導體裝置的制造方法，其中通過離子摻雜法進行所述氧添加。
14.根據權利要求8所述的半導體裝置的制造方法，還包括步驟在進行所述氧添加之前，對所述氧化物半導體層進行第二熱處理。
15.根據權利要求8所述的半導體裝置的制造方法，其中所述氧化物半導體層包括In-Ga-Zn-O類氧化物半導體，并且 其中所述柵電極包含鈦。
16.根據權利要求8所述的半導體裝置的制造方法，其中所述氧化物半導體層使用In2O3、Ga2O3和ZnO通過濺射法形成。
17.一種半導體裝置的制造方法，包括如下步驟 形成源電極和漏電極； 形成與所述源電極的端部和所述漏電極的端部重疊的氧化物半導體層； 對所述氧化物半導體層進行氧添加； 對進行了氧添加的所述氧化物半導體層進行熱處理； 以接觸于進行了所述熱處理的所述氧化物半導體層的方式形成與所述源電極的端部和所述漏電極的端部重疊的柵極絕緣層；以及 以接觸于所述柵極絕緣層的方式形成與所述源電極的端部和所述漏電極的端部重疊的柵電極。
18.根據權利要求17所述的半導體裝置的制造方法，其中所述柵極絕緣層是通過濺射法形成的氧化硅層。
19.根據權利要求17所述的半導體裝置的制造方法，其中所述柵極絕緣層是氧化硅層和在所述氧化硅層上的氮化硅層的疊層，并且 其中所述氧化硅層和所述氮化硅層通過濺射法形成。
20.根據權利要求17所述的半導體裝置的制造方法，還包括步驟 在形成所述氧化物半導體層之前，在晶體管上形成絕緣膜， 其中所述氧化物半導體層形成在所述絕緣膜上。
21.根據權利要求17所述的半導體裝置的制造方法，其中通過離子注入法進行所述氧添加。
22.根據權利要求17所述的半導體裝置的制造方法，其中通過離子摻雜法進行所述氧添加。
23.根據權利要求17所述的半導體裝置的制造方法，還包括步驟 在進行所述氧添加之前，對所述氧化物半導體層進行第二熱處理。
24.根據權利要求17所述的半導體裝置的制造方法，其中所述氧化物半導體層包括In-Ga-Zn-O類氧化物半導體，并且 其中所述柵電極包含鈦。
25.根據權利要求17所述的半導體裝置的制造方法，其中所述氧化物半導體層使用In2O3、Ga2O3和ZnO通過濺射法形成。
全文摘要
目的之一是提供可靠性高的半導體裝置、功耗低的半導體裝置、批量生產性高的半導體裝置以及這些半導體裝置的制造方法。不產生氧缺損地去除殘留在氧化物半導體層中的雜質并將氧化物半導體層純化到極高純度。具體而言，在對氧化物半導體層添加氧之后，對氧化物半導體層進行加熱處理來去除雜質。為了添加氧，優選采用使用離子注入法或離子摻雜法等添加高能量的氧的方法。
文檔編號H01L27/115GK102782859SQ20118001084
公開日2012年11月14日 申請日期2011年2月9日 優先權日2010年2月26日
發明者大原宏樹, 山崎舜平 申請人:株式會社半導體能源研究所