專利名稱：半導體傳感器部件的制作方法
半導體傳感器部件本發明涉及一種半導體部件，其尤其可以作為對于機械應力敏感的部件使用在諸如壓力傳感器或加速度傳感器的微機電半導體器件中。尤其是，本發明涉及一種具有低電流消耗的與傳統半導體制造工藝兼容的微機電器件，并且尤其是涉及一種具有低電流消耗的微機械CMOS壓力傳感器或加速度傳感器。已知的是，微機電半導體器件設置有由半導體材料構成的機械上能夠可逆變形的彎曲元件，彎曲元件用作壓力傳感器或加速度傳感器。彎曲元件例如是單點夾持或多點夾持的膜，其中在彎曲區域內、更確切地說在彎曲時出現機械應力的地方設置有諸如壓阻晶體管或電阻的傳感器元件。同樣也可以使用其他對機械應力敏感的部件。對于機械應力的檢測或測量值記錄的精確性決定性的是，為此所使用的部件能夠重復生產并且非常高精度地制造和放置。這要能夠在諸如CMOS制造工藝的普遍已知的半導體器件制造工藝的范圍中實現。本發明的任務是提出一種電氣或電子半導體器件，其尤其是適于作為壓敏元件(例如作為晶體管或電阻)。
為了解決該任務，通過本發明提出了一種半導體部件，尤其是為了用作微機電半導體器件諸如壓力傳感器或加速度傳感器中的對于機械應力敏感的部件，該半導體部件設
置有-半導體襯底，在該半導體襯底的上側上通過離子注入引入有源區，該有源區由第一導電類型的材料構成，-其中在該有源區內構建有限定長度(L)和寬度(B)的半導體溝道區，-其中在有源區中縱向伸展部中的溝道區的端部上分別連接有由第二導電類型的半導體材料構成的接觸區，其通過離子注入來產生，以及-其中溝道區被離子注入掩膜材料覆蓋，其具有限定溝道區的長度(L)的橫向邊緣以及限定溝道區的寬度(B)的縱向邊緣，并且在溝道區的對置的并且與溝道區的縱向延伸端部平齊的橫向邊緣上分別具有邊緣留空部，與溝道區鄰接的接觸區延伸至邊緣留空部中。根據本發明的半導體部件具有特定結構化的離子注入掩膜材料，其構建在溝道區上，該溝道區又構建在引入半導體襯底中的有源區中。在構造與溝道區鄰接的并且對置的接觸區(即通過離子注入)時，離子注入掩膜材料用作針對朝著溝道區注入的限制物。由于離子注入掩膜材料的在溝道區的縱向伸展部中的橫向邊緣彼此間具有明確限定的距離，該距離通過離子注入掩膜材料的結構化來確定，于是溝道區的長度是明確的并且與有源區內的離子注入掩膜材料的位置無關地始終相等。于是，通過離子注入掩膜材料的橫向邊緣留空部確定在有源區內的半導體溝道區的有效長度。直接連接到溝道區的縱向伸展端部的接觸區于是延伸到邊緣留空部中并且由此提供了對實際溝道區所需的接觸，其處于離子注入掩膜材料之下。如果根據本發明的半導體部件要作為晶體管來工作，則離子注入掩膜材料例如可以形成以后的晶體管柵極。可替選地，根據本發明的半導體材料可以作為一種電阻來工作，該電阻的電阻值通過作用于半導體部件上的機械應力來確定。在半導體部件作為晶體管工作時，也通過有效的機械應力來確定半導體部件的導電性。由此，可以檢測機械應力。根據本發明所設置的離子注入掩膜材料覆蓋有源區內的溝道區(必要時通過將隔離層(例如柵極氧化物)插入其中)，通過該離子注入掩膜材料于是提供了關于其溝道區自調節的半導體部件，半導體部件的溝道區因此始終高精度地構建，這包括溝道區的寬長比。在本發明的有利的改進方案中還可以設計的是，沿著離子注入掩膜材料的縱向邊緣引入橫向上形成溝道區的邊界的離子注入區，離子注入區朝著溝道區的邊界與離子注入掩膜材料的縱向邊緣平齊。兩個橫向上形成溝道區的邊界的離子注入區例如是所謂的溝道停止區。如本身已知的那樣，這些區高精度地限定溝道區的有效寬度。在本發明的另外的有利的擴展方案中可能的是，在離子注入掩膜材料的俯視圖中看，離子注入掩膜材料的橫向邊緣上的邊緣留空部基本上U形地構建并且具有兩個對置 的、彼此平行的側邊緣，側邊緣分別具有將其連接的基本邊緣，其中兩個邊緣留空部的側邊緣成對地分別在共同的線上。此外在此情況下有利的是，在離子注入掩膜材料的俯視圖中看，離子注入掩膜材料的縱向邊緣分別具有基本上U形的邊緣留空部，其分別具有在溝道縱向延伸中走向的基本邊緣和與其基本上成直角走向的側邊緣，以及離子注入掩膜材料的縱向邊緣留空部的基本邊緣分別在離子注入掩膜材料的橫向邊緣留空部的側邊緣的共同的線上。離子注入掩膜材料因此具有式樣化的骨架(Knochen)形式，骨架具有纖細的中間部分，其寬度通過縱向邊緣來限定，并且骨架具有擴寬的端部，在端部的橫向邊緣中構建有U形的邊緣留空部。在此，橫向邊緣留空部的側邊緣與離子注入掩膜材料的縱向邊緣留空部的基本邊緣平齊。在本發明的另一有利的擴展方案中，半導體部件可以具有溝道注入(Kanalimplantation),其在構建離子注入掩膜材料之前弓I入有源區中。在以后引入溝道停止區時，于是出現溝道注入沿著離子注入掩膜材料的縱向邊緣的過補償，由此以前未調節位置的溝道注入于是精確地自調節地構建。下面借助附圖進一步闡述本發明。在此，在各附圖中圖I示出了用于制造根據本發明的結構的工藝a)裸晶片b)氧化和開窗口c)刻蝕空腔d)接合頂晶片(隨后進行CMOS工藝，該工藝未被特別示出) e)刻蝕溝槽(在CMOS工藝之后)。圖2示出了根據圖I的工藝制造的壓力傳感器的簡化的三維剖視圖。圖3示出了用于制造根據本發明的結構的可替選的第二工藝a)裸晶片b)氧化和開窗口c)刻蝕空腔d)接合操作晶片(隨后在帶有空腔的頂晶片上進行CMOS工藝，該工藝未被特別示出)
e)刻蝕溝槽(在CMOS工藝之后)。圖4示出了根據圖3的工藝制造的壓力傳感器的簡化的三維剖視圖。圖5至
圖10示出了用于制造根據本發明的結構的可替選的第三工藝a)裸晶片b)氧化c)施加多晶硅層和部分氧化物d)第二裸晶片e)氧化和開窗口 f)刻蝕空腔g)接合操作晶片h)部分研磨(隨后在帶有空腔的頂晶片上進行CMOS工藝，該工藝未被特別示出)i)刻蝕溝槽(在CMOS工藝之后)j)根據圖5至圖9的工藝制造的壓力傳感器的簡化的三維剖視圖。圖11示出了晶體管的布局的例子。圖12示出了四個晶體管成為惠斯通電橋(晶體管作為電阻的工作方式)的連接。圖13示出了四個晶體管和兩個另外的晶體管成為帶有參考電壓源的惠斯通電橋的示例性連接。圖14示出了惠斯通電橋的布局例子。圖15示出了八個晶體管成為惠斯通電橋的連接，其帶有短接的第二惠斯通電橋作為參考電壓源。圖16示出了在帶有溝槽結構的傳感器小片上的四個根據圖12的惠斯通電橋的設
置例子。圖17示出了在帶有溝槽結構的傳感器小片上的四個惠斯通電橋的設置例子，其帶有四個作為無應力的參考的根據圖15的惠斯通電橋(為了清楚起見，未示出電壓參考。在此，在每個惠斯通電橋對的情況下，原則上除了無應力的參考電橋之外短接的第三惠斯通電橋是足夠的。由此，可以在小片上存在12個惠斯通電橋)。圖18示出了差動級的布局例子。圖19示出了帶有差分放大器和作為參考電壓源的參考差分放大器的電路的電路例子。圖20示出了帶有方形的溝槽系統的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖21示出了帶有方形的溝槽系統和菱形的中央部分的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖22示出了帶有在角部被斜切的方形的溝槽系統和菱形的中央部分的示例性膜幾何結構的視圖的a)俯視圖
b)仰視圖。圖23示出了帶有方形的溝槽系統和在角部中的接片的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖24示出了帶有圓形的溝槽系統和圓形的空腔的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。 圖25示出了帶有方形的溝槽系統和不連續的接片的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖26和圖27示出了帶有附加的溝槽的傳感器。圖28示出了帶有通過刻蝕的支承結構97的質量減少部的加強塊(中央膜強化物)。圖29和圖30示出了示例性的差分壓力傳感器，其由上述傳感器通過刻蝕開口 119形成。圖31示出了帶有圓形空腔、溝槽系統的圓形外邊緣和菱形中央部分的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖32示出了帶有圓形空腔、溝槽系統的圓形外邊緣和菱形中央部分以及用于保護該系統防止外部產生的應力傳播的附加溝槽的示例性膜幾何結構的視圖的a)俯視圖b)仰視圖。圖33示出了根據圖34和圖35的電橋作為帶有參考電壓源的測量電橋的電路圖。圖34示出了帶有共同的柵極的測量電橋的布局例子。圖35示出了帶有共同的柵極的測量電橋的另外的布局例子。圖36示出了根據圖37的晶體管作為帶有參考電壓源的測量電橋的等效電路圖。圖37示出了帶有四個端子的特別小的測量電橋晶體管的布局例子。圖38示出了細節圖。圖39示出了在微機電半導體器件的彎曲元件(例如膜)內的、彎曲敏感的晶體管的構型和結構的圖形視圖。圖40示出了在圖39的箭頭A的方向上對于膜或者彎曲元件的部分區域的俯視圖，在該膜或者彎曲元件中構建有晶體管。圖41示出了根據本發明的半導體部件的第一實施例在溝道停止部注入區和溝道的縱向延伸端部兩側的多晶硅柵極區以及所注入的溝道接觸區的布置的俯視圖。圖42示出了根據本發明的半導體部件的結合圖41所述的區的另一實施例。本發明以用于檢測低壓的壓力傳感器為例子來進行闡述。對于本發明而言，第一個重要的點是在進行CMOS步驟之前制造壓力傳感器空腔4。由此，可以在表面上進行任意的標準CMOS工藝。這使得能夠實現作為第二重要步驟的將CMOS晶體管設置在膜上，使得其在膜偏轉的情況下位于最佳機械應力的區域中。該點可以通過分析思考和/或有限元仿真來確定。在圖I和圖2中以主要步驟示出了示例性的第一工藝。該第一工藝的變形方案在下文中進行描述。基本的制造工藝以第一晶片I開始，該第一晶片優選由與之后使用的第二晶片5相同的材料構成。在該晶片上沉積層2，其用于之后的連接。在硅晶片的情況下，通過氧化將該層構建為3102層2。在該層中，開窗口并且刻蝕以后的壓力傳感器空腔4。(圖Ic)該刻蝕優選通過DRIE刻蝕步驟或者等離子體刻蝕步驟來進行，因為尤其是第一個形成直的壁3。上部的晶片5同樣設置有氧化層，并且接合到第一晶片I上并且被研磨。(圖Id) 接合工藝在此優選在真空中進行。這導致并未用氣體填充的空腔，并且消除了以后空腔中內部壓力的溫度相關性。通過該工藝，在空腔4的區域中形成膜，其厚度通過研磨工藝來確定。結果得到一種晶片封裝，其可以如正常的SOI材料那樣使用在標準CMOS工藝中或者標準雙極性工藝中。在CMOS處理之后(該處理在此無需進一步描述，因為該處理可以從標準文獻中得到)，于是可以將另外的微機械結構6刻蝕到表面11中(圖Ie)。在示例性的壓力傳感器情況下，這些微機械結構6例如形成溝槽結構，其形成近似地封閉的環或者四邊形，它們僅僅通過一些接片8中斷(圖2)。在此，在中間形成中央片12(稱為加強塊(Boss))，其由于較大的厚度而表現出強化。溝槽6的底部是較小厚度的膜
7。其典型地吸收明顯更小的力。在此重要的是，溝槽6的外邊緣距空腔3的壁足夠遠，因為否則在制造中小的調節誤差對于機械應力并且由此對于測量結果具有巨大影響。這是重要的創新。否則會遇到傳感器特性的制造技術上的可復制性問題，這導致增大校準開銷并且由此導致相應的成本。由此，作用于中央片12的壓力實際上僅僅通過機械的拉應力經由接片8引開。因此有意義的是，將部件9設置到接片上，部件對機械應力敏感并且要檢測該應力。部件于是通過線路與端子10連接。通過溝槽，于是相對于應力敏感的電子部件調整機械應力場。可替選地，空腔也可以刻蝕到上部晶片中。這在圖3和圖4中相應地以步驟a至f中示出。前面的兩個工藝的主要缺點是，對于溝槽6的刻蝕缺少自然的刻蝕停止部。因此，在溝槽的底部上的膜7的厚度難以控制。因此，相對誤差比較大，這導致傳感器參數的偏差。在圖5至圖10中的主要步驟中以及步驟a至j中示出了示例性的第三工藝，其不具有該缺點。制造工藝以第一晶片13開始，該第一晶片優選由與以后使用的第二晶片16相同的材料構成。在該晶片上施加連接層，在硅晶片的情況下連接層是SiO2層14。在該SiO2層上沉積另外的層，例如多晶硅層或者無定形硅層15，并且在表面上氧化(圖5c)。該層的沉積典型地可以被非常良好地控制，并且因此在其結果中比在描述的前兩個工藝中的溝槽刻蝕明顯更精確。第二晶片16同樣被氧化，使得同樣形成氧化層17。在其中開至少一個窗口，并且刻蝕以后的空腔18。該刻蝕優選通過DRIE刻蝕步驟來進行，因為這導致直的壁(圖6f)。在上部晶片13中的空腔18的刻蝕在下文中不進一步描述，然而其當然同樣是可能的。上部的第一晶片13接合到第二晶片16上(圖7)并且接著被研磨(圖8)。接合工藝在此優選又在真空中實施，以便消除以后在空腔18中的內部壓力的溫度相關性。由此，在空腔的區域中形成膜，其厚度通過研磨工藝來確定。結果，又獲得一種晶片封裝，其原則上可以與標準晶片一樣使用在標準CMOS工藝或者標準雙極性工藝中。在CMOS處理或者雙極性處理之后，于是如前面描述的工藝中那樣可以將另外的微機械結構例如溝槽19刻蝕到表面24中(圖10)。在壓力傳感器的情況中，這些微機械結構19又例如是溝槽結構，其形成近似封閉 的環或者四邊形，它們僅僅通過一些接片20中斷。在此，在中央又形成中央片21，其由于較大的厚度而表現出強化。溝槽19的底部是較小厚度的膜25。其實際上沒有吸收力。不同于第一方法，通過附加的層15和從中得出的附加的氧化層14，可以比在第一方法中更精確地停止溝槽19的刻蝕。由此,機電特性可以更精確地以更好的重復準確性來制造,這明顯降低校準成本。如在第一工藝結果中那樣，作用于中央片21的壓力(參見圖10)實際上僅僅通過接片20引開。因此又有意義的是，將電子部件22設置到接片上，其對機械應力敏感并且要檢測這些應力。它們于是通過線路與端子23連接。當然也可能的是，附加的層15不是通過沉積而是通過接合和研磨第三晶片來制造。此外可能的是，將附加的層15類型的、超過一個、被掩埋的絕緣層集成到晶片封裝中。借助如此制造的晶片封裝，在制造溝槽出或19)之前又可以將應力敏感的傳感器在其制造之后建立在I旲上。為此，在CMOS工藝或者雙極性工藝中，將應力敏感的電子器件建立并連接在相應的表面11、24上。對于CMOS工藝，優選使用p摻雜的襯底。例如，可以將壓阻電阻設置在接片20、8上，并且連接為惠斯通電橋。然而其具有的缺點是，其必須首先被置于工作溫度并且在測量時消耗比較多的電能。因此它們對于能量自給自足的系統并不適合。因此如上面已經描述的那樣，本發明的任務是消除該問題。因此有意義的是，并不使用這種簡單的電子器件，而是使用有源放大元件例如雙極性晶體管和MOS晶體管。其同樣可以連接為惠斯通電橋，然而并不需要加熱時間并且消耗能量少。圖12示出了示例性的連接。在此，四個p溝道晶體管85、86、87、88形成惠斯通電橋，其可以在兩個端子89、90上來量取。在此，晶體管87和85被相同取向地構建，并且晶體管對88、86同樣相同取向，然而垂直于晶體管對87、85。然而該電路對于制造誤差非常敏感。現在為了能夠以足夠的精度來制造這種MOS晶體管電路，需要將晶體管構建為使得電學有源部分是自調節的。圖11示出了這種自調節的晶體管的示例性布局。在此，P+接觸注入部80和79通過多晶硅柵81來遮擋，使得在錯移的情況下也始終保留相同的晶體管溝道長度和晶體管寬度。同樣地，多晶硅柵81遮擋n+溝道停止注入部。柵極通過低歐姆值的折線(Poly-Leitung)連接。由此，保證了相同設計幾何結構的晶體管在其物理實現中具有相同的幾何結構。這主要通過多晶硅面的構型來確定。為了將晶體管分別引入正確的工作點，合乎目的的是，將參考電壓源一同集成到壓力傳感器上。在例子(圖13)中，示例性的參考電壓源由晶體管30和29構成。晶體管
31、32、33、34又形成惠斯通電橋，其可以在端子28、36上被量取。二者作為MOS二極管來連接，其方式是將柵極與漏極連接。晶體管30的參考電壓與晶體管31和33的柵極連接。晶體管29的參考電壓與晶體管32和34的柵極連接。在圖13的例子中，晶體管29的漏極在端子26的電勢上。該端子在p溝道晶體管的情況下典型地連接到地。因此，晶體管32和34的漏極接觸部同樣與該端子連接。晶體管優選用相同的幾何尺寸來實施。在圖14中給出了局部的惠斯通MOS電橋的布局例子。如果晶體管如圖14中那樣來布置，則晶體管31 和34相同地取向。晶體管23和33同樣彼此相同取向，然而垂直于晶體管31和34。圖14示出了示例性的布置。為了將膜上的機械張力保持為小，膜并不設置有場氧化物，而是僅僅設置有整面的、極薄的、幾納米的柵極氧化物以及合適的鈍化物。如果施加場氧化物是不可避免的，則高對稱性是有意義的，以便將針對所有應力敏感的部件的寄生效應保持相同。鈍化物例如在硅壓力傳感器情況下可以由氮化硅構成。其具有低的氫擴散系數并且因此保護部件防止質子的擴散進入和擴散出來，質子尤其是在持續存在的電壓和高工作溫度情況下會導致P電阻和P溝道晶體管的漂移。該效應作為NBTI已知。為了避免任何類型的機械張力，在機械部件的附近或者甚至在其上并不產生場氧化物等等。因此，尤其是示例性的壓力傳感器的膜僅僅用柵極氧化物和鈍化層(氮化硅)來覆蓋。此外，在小片上的饋電線盡可能不以金屬來實施(其尤其是相對于硅具有高的熱膨脹系數)，而是以晶片材料、在硅的情況下作為高摻雜層或者作為高摻雜的多晶娃來實施，或者如果其他不可能，作為高摻雜的無定形硅或者多晶硅來實施。晶體管26、28、35、36的漏極饋電線和源極饋電線在該例子(圖14)中例如實施為P+注入離子36、35、26、28。柵極及其饋電線示例性以多晶硅33、39、31和
32、34、38實施。在n摻雜的面40中，由于場閾值在該例子中并未形成溝道。這僅僅在多晶硅柵極的邊緣是可能的。因此，注入n+溝道停止部37，其中斷寄生溝道。通過該示例性的全硅實施形式，由此可能的是，將對機械應力敏感的元件非常小地、并且對制造公差和通過異質材料引起的熱機械應力不敏感地構建，這進一步降低了對于不均勻的應力分布的敏感性。雖然進行了這些努力，在材料之間仍然存在臨界差(marginale Unterschiede)。因此，在將電子部件設置在小片上的情況下，并且尤其是在位于膜上的電子部件情況下，注意保持可能的最大的對稱性。因此，有意義的是，將用于形成差分的部件一例如在惠斯通電橋或者差分放大器中的部件一盡可能靠近彼此地設置，以便將制造不均勻性的影響最小化。圖15示出了惠斯通電橋的另一構型。在此，驅動晶體管31、32、33、34構成的電橋的參考電壓由與其相同的、晶體管30、29、55、56構成的電橋產生。合乎目的的是，在此使用相同的布局模塊。參考電橋被短接，并且由此產生參考電壓35,借助該參考電壓來激勵第一電橋的晶體管31、32、33、34。第二電橋在襯底上盡可能遠離機械應力然而始終盡可能接近第一電橋地設置。后者用于將兩個電橋之間的制造波動保持較小。第一電橋設置在合適的機械應力的點上。這是如下的點在該點上在偏轉示例性的膜的情況下形成盡可能高的機械應力，該應力仍然是均勻的，使得制造波動不會變得過于明顯。為了進一步減小失調影響，可以是有意義的是，將多個電橋設置在一個小片上。這例如可以通過如圖16所示的設置來進行。在此，示出了根據圖12的四個電橋的可能的設置。圖17示出了根據圖15的電橋和參考電橋的設置。在根據圖17的布置中，形成三個補償平面。在四個晶體管的第一平面中，檢測機械應力的方向。這通過將彼此垂直的晶體管的值進行比較來進行。在接下來的平面中，這四個晶體管在其整體43中與四個另外的、相同布置的晶體管58比較，它們接近前四個晶體管43，然而位于機械上較小負荷的區域中，理想地位于中性纖維(neutralen Faser)上。由此，電橋的機械方式引起的偏移不同于由于制造期間的校正誤差引起的偏移。如果傳感器是對稱的，則有意義的是，根據對稱軸線上位置的數目(Zaehligkeit)安裝另外的八個晶體管。在例子中(圖17)，這是四對傳感器44,57 ;41、60 ;42、59 ;43、58，每對分別由2乘4個晶體管構成。理論上，設置單個晶體管對于應力測量已經足夠。然而在該情況中，所有制造誤差已經具有大的影響。
在圖34中示出了可替選的第一布局布置。圖33示出了晶體管108、109構成的、帶有參考電壓源的關聯的電路連接。在此，連接成為惠斯通電橋的四個晶體管104、105、106、107具有共同的柵極110，這簡化了布局。電橋通過端子103和102來供給電壓。在電橋的機械張緊的情況下，在端子111、112上出現電壓。圖35示出了電橋的另一構型。如果省去電橋的中間的溝道停止部37，則得到帶有四個端子的類似場板(Feldplatten)的晶體管115(圖37)。圖36示出了晶體管115的等效電路圖。隨后對其增加晶體管114和113，它們一方面增大電能消耗(114)，另一方面減小信號大小(113)。然而，為此可以將結構小型化并且由此將面積需求最小化，這在一些應用中是非常有用的。在圖18中示出了傳感器元件41、42、43、44、57、58、59、60的晶體管的一個可替選的布局布置。在此，四個晶體管44、45、46、47星形布置。其具有共同的漏極接觸部50，該漏極接觸部通過饋電線49與電流源連接，該電流源并不位于壓力傳感器的膜上。晶體管44、45、46、47的柵極用折線48連接。源極接觸部分別用高摻雜的p+線路51、52、53、54連接。這四個晶體管例如是差分放大器的部分，如在圖19中所示那樣。圖19的所有其他晶體管并不在膜上，而是在襯底上，其下沒有空腔。明顯的是，四個晶體管的一半、即例如晶體管45和44已經足以形成差分放大器。然而出于對稱的原因，帶有四個晶體管的變形方案是有意義的。電路由兩個差分放大器構成。左邊的差分放大器(晶體管65至73)在輸入和輸出中被短接，并且作為用于第二放大器的驅動的參考電壓源來工作。這些晶體管在沒有機械應力的區域中。前面提及的晶體管44、45、46、47與分別關聯的“工作電阻”61、62、63、64形成差動級。電流源74對這樣形成的差分放大器饋電。晶體管74在該例子中是η溝道晶體管。差分放大器77、78的輸出在工作中反映出由于機械應力引起的晶體管44、45、46、47的非對稱性。因為晶體管46和44不同于晶體管45和47地取向，所以單軸的機械應力導致在77、78上的輸出信號。差分放大器在該例子中通過相同構建的、短接的參考差分放大器引入工作點中。其和晶體管61、62、63、64、74合乎目的地并不位于膜上，而是在小片的幾乎沒有機械應力的區域中。為了在沒有應力的狀態中保證部件的電學參數的一致性，它們仍然應當盡可能靠近地設置在其他晶體管附近。因此合乎目的的是，所有元件的對準和布局盡可能接近彼此地以相同的取向和相同的布局來實施，由此尤其是電流鏡對也良好地彼此協調。圖20至25示出了溝槽和空腔的不同實施形式。在軌道(Race-Track) 6和空腔3的構建中，必須考慮不同的因素I、在軌道外壁和空腔壁之間要保持合適的距離。2、經過接片與軌道外壁的外部接觸點的圓不能與軌道外壁相交，因為這會導致在加強塊12中的機械應力場的扭曲。3、在加強塊12上的接片8的基點之間的連接線不能與加強塊的外邊緣相交，因為這會導致在加強塊中的機械應力場的扭曲。
4、結構應當盡可能不具有角，因為在角中會出現非常強的應力，其會導致非線性效應和雙穩定性。與此相對的是關于破裂壓力的要求。如果軌道面太大，則軌道膜更快地斷裂。為了將膜與通過結構和連接技術引起的機械應力去耦合，因此例如有意義的是，在傳感器周圍制造另外的溝槽93 (圖26)，并且于是制造虛擬的更大的軌道膜，而沒有所提及的斷裂危險。在此，傳感器懸掛在接片94上。其在理想情況中并不是加強塊12固定在其上的接片8的延長部。由此，機械應力僅僅間接地從外部傳遞到傳感器9。該原理可以進一步通過另外的溝槽95和另外的接片96來繼續(圖27)。在加強塊的幫助下的構造導致提高對于地震負荷的敏感性。該敏感性可以通過減小加強塊質量來降低(圖28)。在此，在加強塊97中刻蝕合適的支承結構。保留接片，其在合適選擇的情況下產生足夠的平面慣性矩(Flaechentraegheitsmoment),以便保證機械穩定性。傳感器22在此如前面那樣設置在中斷軌道溝槽19的接片20上。如果要制造差分壓力傳感器而不是絕對壓力傳感器，則這可以通過事后將開口119刻蝕到下部的晶片中來進行。圖29和30示出了相應的示例性的構型。這種構造的優點是小的開口，并且由此相對于其中從背面刻蝕空腔的傳感器而言僅僅非常小的穩定性損失。接合系統通常由具有明顯不同的熱膨脹系數的金屬構成。此外，金屬導致滯后效應。因此有意義的是，將接合墊10盡可能遠地與傳感器的其余部分去耦合。這可以通過溝槽157形式的機械保護環實現，其例如盡可能遠地圍繞墊或者要保護的部分地設置(圖32)。借助圖39和40，在下面再次討論低應力晶體管的構造的特點，該晶體管對于機械應力敏感并且可以使用在微機電半導體器件的半導體材料構成的、能夠可逆地變形的彎曲元件8a中。對于機械應力敏感的根據圖39的晶體管所引入其中的構造在此可以如前面借助圖I至10、圖20至32、34、35、37和38所闡述的那樣來實現。如在圖39和40中所示，晶體管位于設備晶片5的覆蓋空腔4的區域的接片8內。通過操作晶片1，通風通道可以引導至空腔4，然而這對于晶體管的構型和工作方式并不重要。晶體管構建在有源區阱78a中，該有源區阱通過注入而引入設備晶片5的P-摻雜的半導體襯底中。在阱78a內構建有強p+摻雜的源極區和漏極區79、80，更確切地說，同樣通過注入來實現。在這兩個區79和80的朝向彼此的端部之間存在晶體管的實際的溝道區。有源區阱78a的整個上側被薄的柵極氧化物(SI氧化物)81a覆蓋，其中在溝道區的區域中在該氧化物上設置有多晶硅構成的晶體管柵極81。如尤其是借助圖40可以看到的那樣，至漏極區和源極區79、80的饋電線通過借助注入產生的同樣高摻雜的p+區形成并且延伸直到設備晶片5的跨越空腔4的區域之外(即直到膜之外)，其在那里連接到金屬線路79a、78a上。至晶體管柵極81的饋電線84通過多晶硅構成的線路來實現，如同樣在圖40中可以看到的那樣。在對機械應力敏感的晶體管(應力敏感的元件)的構型中，合乎目的的是，該元件并不通過由于例如場氧化物導致的寄生應力而改變。由此可以導出的是，為了將晶體管使用在微機電半導體元件的彎曲元件上或者彎曲元件中，需要的是a)晶體管不具有金屬，由此不會由于“蠕變(Crewing) ”導致的溫度滯后效應，并且b)晶體管具有盡可能少的氧化物，因為該氧化物也具有不同于彎曲元件的半導體材料的熱膨脹系數。
因此需要的是，用于檢測應力的晶體管a)位于第一摻雜區中(有源區阱78a，其可以被η-或者p+摻雜)，b)該區僅僅用晶體管柵極氧化物覆蓋并且不具有場氧化物，c)盡可能不與金屬電連接，而是與P+摻雜或者η+摻雜的區電連接，以及d)以其晶體管柵極模制到源極接觸區和漏極接觸區，使得在X方向或I方向上的錯移并不導致晶體管的寬長比的改變。e)與其晶體管柵極通過多晶硅線路連接。這些前提條件在根據前面描述的圖39和40的構造中得到滿足。因此，那里描述的或者示出的晶體管對機械應力極為敏感，而并未受到寄生應力附加影響。在圖41中在俯視圖中示出了根據本發明的關于其溝道區自調節的晶體管的布局。在該情況中也參考圖11及其相關文本。在圖41中用81表不晶體管的多晶娃棚電極，多晶硅柵電極通過多晶硅連接部84電連接。在有源區200內在多晶硅柵電極81之下構建的溝道具有寬度B和長度L，其通過漏極和源極接觸區79、80的距離來限定。通過注入作為溝道停止部的兩個例如η+區82、83產生溝道停止部，其相對于在柵極81之下的晶體管自調節，并且其實現如下功能a)其限定了晶體管在η+有源區注入200(可替選地為p+注入)的區域中的寬度B，使得晶體管的寬度與可能的溝道注入的正確調整無關地僅通過多晶硅柵極81的寬度B來確定。b)其阻止平行于晶體管在漏極和源極接觸區域79、80之間的寄生電流流動。對于提高晶體管的耐擊穿性有意義的是，第一摻雜區(有源區200)實施為具有自己的阱連接部的獨立的η阱(可替換地為P阱)，并且其連接部保持在漏極接觸區或源極接觸區79、80的電勢上。優選地，每個晶體管都要設置在自己的有源區中。晶體管因此不僅在長度L上而且在寬度B上唯一并且僅通過多晶硅柵極81的幾何結構來確定。在此情況下，被注入的源極接觸區和漏極接觸區79、80延伸直至柵極81的邊緣留空部201、202中。在圖41中通過注入掩膜中的開口來限定連接區79、80。柵極81的邊緣留空部201、202的相對位置在開口內多么精確地設置對于溝道的長度而言不重要。重要的僅僅是，邊緣留空部201、202在之后被注入的接觸區79、80內。在接觸區的離子注入中，于是柵極81用作離子注入掩膜材料。圖42示出了具有溝道注入205 (虛線)的根據本發明的一個可替選的半導體部件的布局。P溝道晶體管在此是P注入，其在制造柵極81之前引入。溝道注入于是首先在X和y方向上并未相對于多晶硅柵極81來調節。為了實現這一點，溝道注入在柵極81的橫向邊緣留空部201、202的區域中搭接(以后的)引線接觸區域79、80，所述引線接觸區域在借助橫向邊緣留空部201、202的情況下作為離子注入掩膜以后引入有源區200中。因此即使在制造波動的情況下，通過多橫向邊緣(Poly-Querraender)限定的p+邊沿的距離并不改變，其中始終保證了在例如P+注入的接觸區79、80與p+溝道注入之間的良好接觸。在構建多晶硅柵極81之后引入的η+溝道停止部離子注入206在未受多晶硅柵極81保護的、P-溝道注入的橫向區域中對其進行過度補償。由此，剩余的P-溝道注入限制到在多晶硅柵極邊沿內的面并且由此限制到在多晶硅柵極81之下的面上，使得這些邊沿是自調節的。這樣獲得的構造類似于JFET，其也可以用作自調節的電阻。 例如借助圖42可看到的是，多晶硅柵極81的特定形狀和結構化作為離子注入掩膜材料以便通過自調節來限定溝道區的寬長比。柵極81具有橫向邊緣留空部201、202以及縱向邊緣留空部207、208，其分別在俯視圖中看U形地構建。縱向邊緣留空部207、208的基本邊緣207a或208a與對置的側邊緣201b或202b —起在共同的線上。溝道區的寬度B于是通過橫向邊緣留空部201、202的寬度來限定，更確切地說，直接在接觸溝道區的連接區域79、80上。在接觸區之間的區域中，溝道區在其寬度B方面被明確限定，更確切地說，通過溝道停止部注入206來限定，其中基本邊緣207a、208a用作掩膜邊沿。縱向邊緣留空部207、208的寬度延伸部通過其縱向邊緣207b、208b來限定。側邊緣207b、208b距基本邊緣201a、202a的距離越小，則溝道區在溝道區的端部區域中的寬度可以確定得越精確(在溝道區的縱向伸展上看)。本發明和示例性的應用的其他特點可以如下描述I.在摻雜襯底上或者在摻雜的阱中光刻制造的晶體管，其中i.晶體管僅僅與如下材料電連接這些材料具有與晶體管設置在其中的襯底或者阱相似的機械膨脹系數，ii.晶體管并不與其他材料機械連接或者僅僅非常少地與其他材料機械連接，尤其是具有不同于襯底或者阱的機械特性的材料(在此尤其是場氧化物)，iii.晶體管具有對稱性，iv.晶體管通過在不同的工藝步驟中不同幾何結構的、彼此協調的結構的光刻來制造，以及V.這些幾何結構(其在制造工藝中的疊加和共同作用得到晶體管)被選擇為使得在工藝規范邊界內的工藝波動、所制造的幾何結構形式的各光刻步驟產物的幾何結構的變化對于晶體管的電學和/或機械特性沒有影響或者僅僅具有非常輕微的影響。2.根據第I項所述的晶體管，該晶體管是MOS晶體管。3. 一種用于檢測機械應力的MOS晶體管，其具有四個溝道端子。4.根據第3項所述的MOS晶體管，其具有四重旋轉對稱性以及同樣擁有該對稱性的柵極板以及同樣擁有該對稱性的布置中的溝道端子，而不必具有該柵極板的端子的對稱性。5.根據第I項所述的晶體管，該晶體管是雙極性晶體管。6.根 據第I項至第4項所述的晶體管，其具有溝道停止部。7.根據第I項至第4項所述的晶體管，其源極區和/或漏極區通過高摻雜區或者低歐姆多晶硅來電連接。8.根據第I項至第7項所述的晶體管，其用于檢測機械應力。9.根據第I項至第8項所述的晶體管，其如電阻那樣尤其是使用在測量電橋中。10.根據第I項至第9項所述的晶體管，其是pnp晶體管。11.根據第I項至第9項所述的晶體管，其是npn晶體管。12.根據第I項至第9項所述的晶體管，其是P溝道晶體管。13.根據第I項至第9項所述的晶體管，其是η溝道晶體管。14. 一種電路，其包含根據第I項至第13項中的一項或者多項所述的晶體管。15. 一種電路，其與根據第41項所述的微機械裝置在功能上關聯。16.根據第14項或第15項所述的電路，其包含分立和/或集成的電子器件。17.根據第14項至第16項所述的電路，其至少部分地通過單片集成來制造。18.根據第14項至第17項所述的電路，其包含幾何結構上相同構建的至少兩個根據第I項至第13項所述的晶體管。19.根據第18項所述的電路，其產生信號，該信號適于測量兩個晶體管的至少一個物理參數中的不同的狀態。20.根據第19項所述的電路，其中物理參數是機械應力和/或溫度。21.根據第18項至第20項所述的電路，其中根據第I項至第13項所述的晶體管的至少兩個在不考慮連接線路的情況下彼此對稱地布置。22.根據第18項至第20項所述的電路，其中對于根據第I項至第13項中的一項或者多項所述的晶體管的至少兩個適用其幾何結構在不考慮連接線路的情況下通過相對于彼此旋轉90°可以重合。23.根據第14項至第22項所述的電路，其包含至少四個根據第I項至第13項所述的晶體管。24.根據第23項所述的電路，其中四個晶體管連接成為測量電橋。25.根據第24項所述的電路，其中至少一個根據第I項至第13項所述的晶體管的柵極和源極短接。26.根據第24項或第25項所述的電路，其中根據第I項至第13項所述的晶體管的至少之一的柵極與參考電壓源連接。27.根據第26項所述的電路，其中參考電壓源是根據第24項至第27項的短接的
第二測量電橋。28.根據第27項所述的電路，其中第二測量電橋與第一測量電橋相似，更確切地說，尤其是在晶體管和/或連接和/或所制成的幾何結構的設計中與第一測量電橋相似，和/或在極端情況下是第一測量電橋的幾何拷貝。29.根據第14項至第28項所述的電路，其中四個晶體管的各兩個晶體管在相同幾何結構情況下相同取向。
30.根據第29項所述的電路，其中一個晶體管對的晶體管垂直于另外的晶體管對來取向。31.根據第30項所述的電路，其中所述四個晶體管以四邊形對稱地布置。32.根據第30項所述的電路，其中所述四個晶體管交叉對稱地布置。33.根據第14項至第23項或者第29項至第32項所述的電路，其包含至少一個差分放大電路。34.根據第33項所述的電路，其中至少一個差分放大器的晶體管的至少之一是根據第I項至第13項所述的晶體管。 35.根據第33項或第34所述的電路，其包含至少一個參考電壓源，所述參考電壓源與至少一個第一差分放大器耦合。36.根據第35項所述的電路，其中參考電壓源是短接的第二差分放大器，其為根據第33項至第35項所述的差分放大器。37.根據第36項所述的電路，其中第二差分放大器與第一差分放大器相似，更確切地說，尤其是在晶體管和/或晶體管的連接和/或晶體管的所制成的幾何結構的設計中與第一差分放大器相似，和/或在極端情況下是與第一差分放大器的幾何拷貝。38.根據第14項至第37項所述的電路，其中其至少一部分同時是微機械裝置的一部分。39.根據第38項所述的電路，其中所述電路的至少一部分與至少一個微機械功能元件在功能上連接，使得至少一個微機械功能元件的至少一個機械參數與電路的狀態函數或者與至少一個電路部分的狀態函數的至少一個電學參數耦合。40.根據第39項所述的電路，其中功能元件尤其是梁或者接片、膜、諧振器、單側或者雙側或者三側張緊的唇緣、隔板、探針。41. 一種微機械裝置，其通過光刻工藝和將至少兩個晶片連接、尤其是接合來制造，其中I.在將所述至少兩個晶片連接之前將至少一個微機械功能元件以至少一個表面結構的形式施加在這兩個晶片的至少之一的至少一個表面上，以及II.這樣制造的微機械功能元件或者表面結構的至少之一在將晶片連接之后位于所得到的晶片封裝內的晶片之間的界面附近，以及III.在所得到的晶片封裝的至少一個表面上在連接晶片之后執行至少一個用于制造電子器件的工藝來制造至少一個電子器件，以及IV.這樣制造的電子器件的至少一個對至少一個非電學物理量是敏感的并且要檢測該量，以及V.該器件自調節地制造。42.根據第41項所述的微機械裝置，其中所述自調節的器件的至少之一是根據第I項至第10項所述的晶體管，或者是根據第14項至第40項所述的電路的一部分。43.根據第41項或第42項所述的微機械裝置，其由硅制造。44.根據第41項至第43項所述的微機械裝置，其中至少一個微機械功能元件是至少一個空腔。45.根據第44項所述的微機械裝置，其中至少一個空腔與晶片封裝的至少一個表面限定膜。46.根據第44項和第45項所述的微機械裝置，其中至少一個空腔在其壁上并不具有氧化物。47.根據第41項至第46項所述的微機械裝置，其中至少一個微機械功能元件位于所述裝置的表面上。48.根據第47項所述的微機械裝置，其中至少一個微機械功能元件是接片、溝槽、膜、穿通部和掩埋的空腔或者盲孔。49.根據第38項所述的微機械裝置，其中在執行用于制造根據第I項至第13項所述的晶體管或者根據第14項至第40項所述的電路的工藝、尤其是CMOS工藝之后，在表面上制造至少一個微機械功能元件。50.根據第41項至第49項所述的微機械裝置，其中至少一個微機械功能元件尤其是通過使用DRIE刻蝕工藝或者等離子體刻蝕工藝來制造。51.根據第41項至第50項所述的微機械裝置，其可以用作壓力傳感器。52.根據第44項至第51項所述的微機械裝置，其中至少一個空腔的幾何形狀關于晶片的連接平面具有對稱性。53.根據第41項至第52項所述的微機械裝置，其中在晶片封裝的至少一個表面上通過DRIE刻蝕或者等離子體刻蝕來制造溝槽。54.根據第53項所述的微機械裝置，其中溝槽的至少一個子集形成封閉結構，例如環形、橢圓形、四邊形、星形等等，其僅僅在一些位置通過薄的接片8、20來中斷。55.根據第53項和第54項所述的微機械裝置，其中溝槽的至少一部分彼此對稱地布置。56.根據第52項至第55項所述的微機械裝置，其中溝槽的一部分的對稱軸線和至少一個空腔的對稱軸線重合或者在理想制造的情況下重合。57.根據第52、55和56項所述的微機械裝置，其中溝槽的至少之一與至少一個空腔機械功能關聯。58.根據第57項所述的微機械裝置，其中溝槽的至少之一的底部與空腔的至少之
一一起產生至該空腔中的開口或者膜變薄部。59.根據第41項至第58項所述的微機械裝置，其中上側的微機械功能元件、尤其是在第47項至第58項所述的溝槽連同其限制其形狀的邊緣并不在下側的微機械結構和上側的微機械結構的限定形狀的邊緣上。60.根據第59項所述的微機械裝置，其中位于下部的結構121的起點、尤其是被掩埋的空腔4的起點和位于上部的結構119的起點、尤其是溝槽6的起點之間的桿長度大于垂直的桿尺寸118和120中較小的桿尺寸(參見圖38)。61.根據第44項至第60項所述的微機械裝置，其中在微機械裝置的本體內、尤其是在其制造期間在晶片封裝內存在至少一個空腔，其與晶片封裝的下側或者上側通過至少一個微機械功能元件、尤其是通過管來連接。62.根據第61項所述的微機械裝置，其可以用作針對限定的參考壓力或者環境壓力的差分壓力傳感器。63.根據第61項和第62項所述的微機械裝置，其具有至少一個微流體功能元件。、
64.根據第63項所述的微機械裝置，其中至少一個微流體功能元件用于或者可以用于輸送介質如液體和氣體。65. 一種微機械裝置，其中至少一個根據第63項至第64項所述的微流體功能元件或者根據第61項所述的微機械功能元件在執行用于制造根據第I項至第13項所述的晶體管或者根據第14項至第40項所述的電路的工藝、尤其是CMOS工藝之后被制造。66.根據第I項至第65項所述的微機械裝置,其中至少使用P摻雜的半導體材料作為部分襯底或者襯底。67.根據第I項至第65項所述的微機械裝置，其中至少使用η摻雜的半導體材料作為部分襯底或者襯底。68.根據第44項至第67項所述的微機械裝置，其中在至少一個襯底中存在材料變更部，例如SiO2層，其用作針對至少一個空腔的刻蝕的刻蝕停止部。 69.根據第53項至第68項所述的微機械裝置，其中在至少一個襯底中存在材料變更部14，其用作針對溝槽的至少一部分的刻蝕的刻蝕停止部。70.根據第69項所述的微機械裝置，其中在至少一個襯底中存在至少一個材料變更部15，其作為溝槽的區域中的膜起作用。71.根據第70項所述的微機械裝置，其中至少一個材料變更部15由多晶硅和/或無定形硅構成，并且在晶片接合之前被沉積在晶片封裝的晶片之一上。72.根據第44項至第67項以及第69項至第71項所述的微機械裝置，其中至少一個空腔時間受控地刻蝕到至少一個襯底中。73.根據第53項至第68項以及第70項所述的微機械裝置，其中溝槽的至少一部分時間受控地刻蝕到襯底中。74.根據第53項至第73項所述的微機械裝置，其中在刻蝕溝槽之前，在晶片封裝的至少一個表面上進行用于制造電學功能元件的半導體工藝。75.根據第44項所述的微機械裝置，其具有至少一個電學功能元件，該功能元件以根據第74項所述的工藝來制造。76.根據第75項所述的微機械裝置，其中至少一個電學功能元件具有電導線的功能、或者接觸部的功能、或者穿通接觸部的功能、或者電導線絕緣的功能、或者電阻的功能、或者晶體管的功能、或者二極管的功能、或者電容器的功能、或者線圈的功能。77.根據第76項所述的微機械裝置，其中功能元件的至少之一根據機械量、尤其是拉應力、壓應力和剪應力來改變至少一個參數，尤其是電學參數。78.根據第77項所述的微機械裝置，其中該參數改變可以在傳感器之外來測量。79.根據第77項和第54項所述的微機械裝置，其中功能元件的至少之一與至少一個接片8、20機械功能關聯。80.根據第77項和第36項所述的微機械裝置，其中至少一個電子功能元件相對于a)至少一個第一微機械功能元件、尤其是膜(12或21)，b)至少兩個另外的第二微機械功能元件、尤其是溝槽出或19)，以及c)至少一個第三微機械功能元件、尤其是接片(8或20)，定位在第三微機械功能元件上，尤其是接片上(其中根據a)至c)的功能元件機械功能關聯)，使得當第一微機械功能元件、尤其是膜或者惰性材料(12或21)變形時、尤其是被偏轉時，其在最大機械應力的點中或者附近。81.根據第80項所述的微機械裝置，其中至少一個第三微機械功能元件、尤其是接片成形為使得其在第一微機械功能元件、尤其是膜或者惰性材料的變形情況下具有高度均勻化的機械應力的區域。82.根據第81項所述的微機械裝置，其中至少一個電子功能元件位于至少一個所述的高度均勻化的機械應力的位置上。83.根據第41項至第82項所述的微機械裝置，其中至少兩個晶片厚度不同地實施。84.根據第41項至第82項所述的微機械裝置，其中晶片材料是硅或者SOI材料。85.根據第44項至第79項所述的微機械裝置，其中在將三個晶片接合之前在最下 部的晶片中制造空腔。86.根據第86項所述的微機械裝置，其中所述三個晶片厚度不同地實施。87.根據第53項至第86項所述的微機械裝置，其中第二微機械功能元件的至少之一是溝槽出或19)，其寬度不是恒定的。88.根據第54項至第87項所述的微機械裝置，其中至少一個接片并未劃分溝槽(6或19)，而是僅僅伸入其中(例如圖25)。89.根據第54項至第88項所述的微機械裝置，其中在接片和溝槽之間在膜上形成面，其懸掛在接片上，為四邊形(例如圖20或者圖23)、菱形(例如圖21或圖22)或者圓形(例如圖24)。90.根據第89項所述的微機械裝置，其中至少一個溝槽沒有底部，并且因此與至少一個空腔連接。91.根據第41項至第90項所述的微機械裝置，其可以用作壓力傳感器和/或加速度傳感器。92.根據第41項至第91項所述的微機械裝置，其具有對稱地布置的機械的第一功能元件，尤其是接片，其與至少一個另外的第二微機械功能元件、尤其是膜或者惰性材料連接，并且在所述第一功能元件上分別有根據第14項至第40項所述的電路的相似的電路部分。93.根據第92項所述的微機械裝置，其中位于第一微機械功能元件上的電路部分彼此電連接，使得形成平均值和/或差。94.根據第41項至第93項所述的微機械裝置，其至少在第一位置上具有第一機械功能元件，尤其是接片，其與至少一個另外的第二微機械功能元件、尤其是膜機械連接，并且具有第二位置，第二位置并不具有機械功能并且并不受到機械影響或者僅僅受到小的機械影響，并且至少在所述兩個位置上存在根據第14項至第40項所述的電路的類似的電路部分。根據第94項所述的微機械裝置和電路，其中位于所述兩個位置上的電路部分彼此電連接，使得形成平均值和/或差。96.根據第92項至第95項所述的微機械裝置和電路，其中微機械裝置由至少兩個完全的根據第92項至第95項所述的微機械部分裝置、尤其是兩個壓力傳感器構成，它們又功能關聯。97.根據第96項所述的微機械裝置和電路，其中在電路內針對部分裝置的電學輸出值采用數學運算，尤其是形成平均值和差。98.根據第94項至97項所述的微機械裝置和電路，其中至少一個第二電路部分用作參考，尤其是電壓參考，并且并不與微機械功能元件功能關聯，所述第二電路部分類似于在第一位置上、尤其是在接片上的第一電路部分。99.根據第92項至98項所述的微機械裝置和電路，其中與第一位置上的每個電路部分關聯有至少一個電路部分作為參考，并且其中該參考并不與微機械功能元件功能關聯，其中所述電路部分類似于在相應接片上的電路部分。100.根據第99項所述的微機械裝置和電路，其中所述參考在中性纖維上。101.尤其是根據第92項至100項所述的微機械裝置和電路，其中至少一個放大電
路是其一部分。102.尤其是根據第101項所述的微機械裝置和電路，其中放大電路具有正輸入端和負輸入端。103.根據第I項至201項所述的微機械裝置和電路，其中其在另外的部分中設置有針對濕氣和/或質子的擴散進入和擴散出來的保護裝置。104.根據第103項所述的微機械裝置和電路，其中擴散保護裝置由氮化硅層構成。本發明的其他特征是I.減小所需的晶片接合連接的數目2.減少寄生元件a)消除機械應力源b)針對不可避免的機械應力的傳播進行保護c)機械有用應力場的最大化、均勻化和線性化d)減小電子部件的耗散e)減小電子電路的耗散f)減小微機械功能元件的耗散3.提高構造相對于機械和電學制造偏差的容限4.減小不可避免的寄生元件的作用5.減小結構和連接技術的影響6.通過用戶使用傳感器的靈活性7.減小所需的小片面積8.耦合到大容量標準CMOS線、尤其是帶有P摻雜的襯底的標準CMOS線的可能性這些特性尤其是通過在下面描述的措施來實現，它們可以單獨地或者全部組合或者部分組合地使用I.通過如下方式來減小所需的晶片接合連接的數目a)在CMOS處理之前制造空腔2.通過如下方式來減少寄生元件a)尤其是通過
i)避免在微機械功能元件上、尤其是在壓力傳感器膜上的不需要的層來消除機械應力源。b)尤其是通過i)借助機械保護環來限制應力以及ii)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩來保護以防不可避免的機械應力的傳播。c)尤其是通過i)將溝槽刻蝕到壓力膜中ii)選擇溝槽形狀iii) 一方面為后側結構和掩埋的結構以及另一方面為前側結構之間的距離用于 減小調節誤差來將有用應力場最大化、均勻化和線性化。d)通過i)使用自調節的結構來減小電子部件的耗散。e)通過i)使用緊湊的、對稱的、自調節的特殊晶體管ii)使用緊湊的、對稱的、自調節的差分放大級iii)使用緊湊的、自調節的、對稱的有源惠斯通電橋來減小電子電路的耗散。f)通過i)使用限定的CMOS兼容的刻蝕停止部ii)使用特別是可小型化的特殊晶體管來減小微機械功能元件的耗散。3.通過如下方式來提高結構相對于機械和電學制造偏差的容限a)區分應力方向b)在受到應力和未受到應力的電路部分之間進行區分c)在不同的對稱位置上的電路部分之間進行區分d)電路部分的合適的補償的連接，這些電路部分可以通過測量來檢測區別i至iiie)使用特別是可以小型化的自調節的特殊晶體管f)通過有針對性地減少在微機械功能元件的區域中的層堆疊來將機械結構小型化。4.減小不可避免的寄生元件的作用a)補償電路b)使用特別是可以小型化的特殊晶體管。5.通過如下方式來減小結構和連接技術的影響a)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩b)使用圓形的空腔，由此增大垂直的平面慣性矩。6.通過如下方式來使得用戶靈活使用傳感器a)通過用戶對放大的可調節性
7.通過如下方式來減小所需的小片面積a)減小在材料中的空腔的深度，由此其具有較高的平面慣性矩，并且傳感器可以不損失穩定性地被減小b)使用特別是可以小型化的特殊晶體管c)建立用于氣體和液體的、至掩埋的空腔的最小通道開口(Zutrittsoeffnung)。8.通過如下方式來實現耦合到大容量的標準CMOS線、尤其是帶有P摻雜的襯底的標準CMOS線的可能性a)在CMOS工藝之前制造帶有限定的刻蝕停止部的空腔b)在進行CMOS處理之后在如溝槽的表面上通過等離子體刻蝕或者DRIE刻蝕來制造微機械功能元件 c)在進行CMOS處理之后制造至掩埋的空腔的最小通道開口。附圖標記表I第一晶片2氧化層3空腔4的直壁4 空腔5第二晶片6在晶片封裝中的溝槽7薄的膜區域，其通過溝槽6和空腔4來限定8接片，其中斷溝槽68a彎曲元件9用于檢測機械應力的部件10帶有連接線路的端子11晶片封裝的表面12膜的中央片13第一晶片14 SiO2 層15多晶硅層16第二晶片17第二氧化層18 空腔19 溝槽20接片，其中斷溝槽1921膜的中央片22用于檢測機械應力的部件23帶有連接線路的端子24晶片封裝的表面25較小厚度的膜26惠斯通電橋的負端子
27惠斯通電橋的正端子28用于在惠斯通電橋上量取電壓的第一端29用于惠斯通電橋的參考電壓源的下部的P溝道MOS 二極管30用于惠斯通電橋的參考電壓源的上部的P溝道MOS 二極管31惠斯通電橋的第一 P溝道MOS晶體管32惠斯通電橋的第二 P溝道MOS晶體管33惠斯通電橋的第三P溝道MOS晶體管34惠斯通電橋的第四P溝道MOS晶體管35參考電壓線路36用于在惠斯通電橋上量取電壓的第二端37 η+溝道停止注入38在低歐姆多晶硅中的柵極連接晶體管32和34 39在低歐姆多晶硅中的柵極連接晶體管33和3140 η-摻雜的面(不導電)41對機械應力敏感的上部結構，例如根據圖12的惠斯通電橋42對機械應力敏感的右邊結構，例如根據圖12的惠斯通電橋43對機械應力敏感的下部結構，例如根據圖12的惠斯通電橋44第一差分放大器P溝道晶體管45第二差分放大器P溝道晶體管46第三差分放大器P溝道晶體管47第四差分放大器P溝道晶體管48針對晶體管44、45、46、47的參考電壓49針對P溝道晶體管44、45、46、47的電流源饋電線50 P溝道晶體管44、45、46、47的共同的漏極接觸部51連接晶體管46，差分放大器的負輸出節點52連接晶體管45，差分放大器的正輸出節點53連接晶體管44，差分放大器的負輸出節點54連接晶體管47，差分放大器的正輸出節點55用于參考電橋電路的第三P溝道晶體管56用于參考電橋電路的第四P溝道晶體管57對機械應力敏感的上部結構，例如根據圖12的惠斯通電橋在沒有機械應力的區域中作為針對41的參考結構58對機械應力敏感的右邊結構，例如根據圖12的惠斯通電橋在沒有機械應力的區域中作為針對42的參考結構59對機械應力敏感的下部結構，例如根據圖12的惠斯通電橋在沒有機械應力的區域中作為針對43的參考結構60對機械應力敏感的左邊結構，例如根據圖12的惠斯通電橋在沒有機械應力的區域中作為針對44的參考結構61差分放大器對應于晶體管69的電流鏡晶體管
62差分放大器對應于晶體管70的電流鏡晶體管63差分放大器對應于晶體管71的電流鏡晶體管64差分放大器對應于晶體管72的電流鏡晶體管65參考放大器第一差分放大器P溝道晶體管66參考放大器第二差分放大器P溝道晶體管67參考放大器第三差分放大器P溝道晶體管68參考放大器第四差分放大器P溝道晶體管69參考放大器對應于晶體管61的電流鏡晶體管 70參考放大器對應于晶體管62的電流鏡晶體管71參考放大器對應于晶體管63的電流鏡晶體管72參考放大器對應于晶體管64的電流鏡晶體管73參考放大器n溝道電流源晶體管(電流鏡)74參考放大器n溝道電流源晶體管(電流鏡)75負端子76正端子77負輸出信號78正輸出信號78a有源區阱79 p+接觸部注入(源極區)79a金屬線路80 p+接觸部注入(漏極區)80a金屬線路81自調節的P溝道MOS晶體管的多晶硅柵81a柵極氧化物82 η+注入區(溝道停止部)83 η+注入區(溝道停止部)84來自高摻雜的多晶硅的饋電線85惠斯通電橋的第一 P溝道MOS晶體管86惠斯通電橋的第二 P溝道MOS晶體管87惠斯通電橋的第三P溝道MOS晶體管88惠斯通電橋的第四P溝道MOS晶體管89左邊抽頭90右邊抽頭91 負極92 正極93用于將膜與小片本體去耦合的溝槽的第二組94接片，其將第二溝槽的組93中斷95用于將膜與小片本體進一步去耦合的溝槽的第三組96接片，其將溝槽的第三組95中斷
97帶有格柵結構的加強塊(支承結構)98用于差分壓力傳感器的空腔中的孔99機械保護環，用于防止通過接合系統引入的機械應力的傳播100對機械應力敏感的左邊結構，例如根據圖12的惠斯通電橋101單晶體管元件102負端子103正端子104上部晶體管左邊(P溝道)
105上部晶體管右邊(P溝道)106下部晶體管左邊(P溝道)107下部晶體管右邊(P溝道)108上部參考晶體管(P溝道)109下部參考晶體管(P溝道)110內部參考電壓111第一輸出端112第二輸出端113第一寄生晶體管114第二寄生晶體管115整個晶體管場板116桿長度(這里為空腔壁3至溝槽壁的例子)117例子溝槽壁118上部結構的高度(這里示例性地為溝槽6的深度)119上部結構的接收點(這里示例性地為溝槽6)120下部結構的高度(這里示例性地為空腔4的深度)121下部結構的接收點(這里示例性地為空腔4)200有源區201,202晶體管柵極81的橫向邊緣留空部201a, 202a橫向邊緣留空部201、202的基本邊緣201b,202b橫向邊緣留空部201、202的側邊緣205溝道注入206溝道停止部注入207,208晶體管柵極81的縱向邊緣留空部207a, 208a縱向邊緣留空部207、208的基本邊緣207b, 208b縱向邊緣留空部207、208的側邊緣
權利要求
1.一種半導體部件，尤其是為了用作微機電半導體器件諸如壓力傳感器或加速度傳感器中的對于機械應力敏感的部件，具有 -半導體襯底(1，5)，在該半導體襯底的上側上通過離子注入引入有源區(78a，200)，該有源區由第一導電類型的材料構成， -其中在有源區(78a，200)內構建有限定的長度(L)和寬度⑶的半導體溝道區， -其中在有源區(78a，200)中縱向伸展部中的溝道區的端部上分別連接有接觸區(79，80)，接觸區由第二導電類型的半導體材料構建，以及 -其中溝道區被離子注入掩膜材料(81)覆蓋，其具有限定溝道區的長度(L)的橫向邊緣以及限定溝道區的寬度(B)的縱向邊緣，并且在溝道區的對置的并且與溝道區的縱向延伸端部平齊的橫向邊緣上分別具有邊緣留空部(201，202)，與溝道區鄰接的接觸區(79， 80)延伸至邊緣留空部中。
2.根據權利要求I所述的半導體部件，其特征在于，沿著離子注入掩膜材料(81)的縱向邊緣引入橫向形成溝道區的邊界的離子注入區(82，83，206)，離子注入區朝著溝道區的邊界與離子注入掩膜材料(81)的縱向邊緣平齊。
3.根據權利要求2所述的半導體部件，其特征在于，在離子注入掩膜材料(81)的俯視圖中看，在離子注入掩膜材料(81)的橫向邊緣上的邊緣留空部(101，102)基本上U形地構建，并且具有兩個對置的、彼此平行的側邊緣(201b，202b)，所述側邊緣分別帶有將其連接的基本邊緣(201a，201b)，其中兩個邊緣留空部(201，202)的側邊緣(201b，202b)成對地分別在共同的線上。
4.根據權利要求3所述的半導體部件，其特征在于，離子注入掩膜材料(81)的縱向邊緣分別具有在離子注入掩膜材料(81)的俯視圖中看基本上U形的邊緣留空部(207，208)，所述邊緣留空部分別具有在溝道縱向伸展中走向的基本邊緣(207a，208a)和優選與其基本上成直角走向的側邊緣(207b，208b)，并且離子注入掩膜材料(81)的縱向邊緣留空部(207，208)的基本邊緣(207a，208a)分別在離子注入掩膜材料(81)的橫向邊緣留空部(201,202)的側邊緣(201b, 202b)的共同的線上。
5.根據權利要求I至4之一所述的半導體部件，其特征在于，在離子注入掩膜材料(81)之下將溝道注入部(205)引入有源區(78a，200)中。
6.根據權利要求I至5之一所述的半導體部件，其特征在于，第一導電類型為n導電類型而第二導電類型為P導電類型。
全文摘要
一種半導體部件，尤其是為了用作微機電半導體器件諸如壓力傳感器或加速度傳感器中的對于機械應力敏感的部件，具有半導體襯底(1，5)，在該半導體襯底的上側上通過離子注入引入有源區(78a，200)，該有源區由第一導電類型的材料構成。在有源區(78a，200)內構建有限定的長度(L)和寬度(B)的半導體溝道區。在有源區(78a，200)中縱向伸展部中的溝道區的端部上分別連接有接觸區(79，80)，接觸區由第二導電類型的半導體材料構建。溝道區被離子注入掩膜材料(81)覆蓋，其具有限定溝道區的長度(L)的橫向邊緣以及限定溝道區的寬度(B)的縱向邊緣，并且在溝道區的對置的并且與溝道區的縱向延伸端部平齊的橫向邊緣上分別具有邊緣留空部(201，202)，與溝道區鄰接的接觸區(79，80)延伸至邊緣留空部中。
文檔編號H01L29/786GK102742012SQ201180005860
公開日2012年10月17日 申請日期2011年1月10日 優先權日2010年1月11日
發明者恩德·騰海夫 申請人:艾爾默斯半導體股份公司