專利名稱：具電感的芯片封裝用積層式基板的制作方法
技術領域：
本實用新型涉及半導體芯片封裝用的基板，特別是一種由多層導磁材料疊置而且其內部布設有電感線圈的半導體芯片封裝用基板。
背景技術：
常用的半導體芯片封裝用基板一般均是由非導磁材料，例如塑料混合玻璃纖維或陶瓷等所制成，因此當該封裝需要電感，例如電力式的半導體芯片(Power IC)時，必須另外附加，因此造成體積龐大，無法適應目前電子設備必須輕薄短小的需求。
實用新型內容本實用新型的主要目的是提供一種改良基板，該基板不僅適用于電力半導體芯片封裝而且符合現時輕薄化半導體芯片封裝的需求。依據本實用新型的半導體芯片封裝用基板，包含有一由多個導磁片積疊而成的板體，以及一布設于該板體內的電感線圈。一種具電感的芯片封裝用積層式基板，其包含有一板體，具有多個積疊而成的導磁片；一布設于該板體內的電感線圈；該電感線圈包含有一第一導電線圈，一第二導電線圈，以及一電性連接各該導電線圈的第一導電回路；該第一導電線圈布設于該板體的一上導磁片的一表面上，該第二導電線圈布設于與該上導磁片相鄰的該板體的一下導磁片上； 該第一導電回路具有布設在該導磁片預定部位的一第一通孔內，以及一充填于該第一通孔內的導電材；該基板還包含有一頂面，一底面，該頂面上布設有多個第一電氣連接墊；該底面上布設有多個第二電氣連接墊；以及一第二導電回用以電性連接各該第一電氣連接墊與各該第二電氣連接墊。所述的積層式基板，其中，該基板的頂面上設有該電感線圈的一輸出端及一輸入端。所述的積層式基板，其中，該第二導電回路具有一設于各第一電性連接墊與各第二電性連接墊間的第二通孔以及一裝填于該通孔內的導電材。所述的積層式基板，其中，該頂面為該板體的上表面。所述的積層式基板，其中，該頂面為一貼附于該板體上表面的獨立片體的上表面。所述的積層式基板，其中，該底面為該板體的底表面。所述的積層式基板，其中，該底面為一貼附于該板體底表面的獨立片體的底表面。一種半導體芯片封裝，其包含有一基板；該基板包含有一由多個導磁片積疊而成的板體；一布設于該板體內的電感線圈；該電感線圈包含有一第一導電線圈，一第二導電線圈，以及一連接各該導電線圈的第一導電回路；該第一導電線圈布設于該板體的一上導磁片的一表面上，該第二導電線圈布設于與該上導磁片相鄰的該板體的一下導磁片上； 該導電回路充填于布設在該上導磁片預定部位的一第一通孔內，以形成該電感線圈；一頂面，其上布設有多個第一電氣連接墊；一底面，其上布設有多個第二電氣連接墊；各該第一電氣連接墊與各該第二電氣連接墊通過一第二導電回路形成電氣連接；一半導體芯片，貼附于該基板的頂面；多個導線電性連接該芯片與該基板上的各第一電氣連接墊；以及一包覆層包覆于該基板的頂面以及該芯片。本實用新型的有益效果是，所提供的具電感的芯片封裝用積層式基板，體積小，能夠適應目前電子設備必須輕薄短小的需求。
以下，茲配合多個圖式對本實用新型做進一步的說明，其中圖1為一半導體芯片封裝的立體圖，其中具有本實用新型一較佳實施例的基板， 且該封裝的包覆層以透明狀來表示；圖2為圖1所示基板的板體的部份分解立體圖[0018]圖3為沿圖13-3方向上的剖視圖；[0019]圖4為沿圖14-4方向上的剖視圖；[0020]圖5為圖1所示基板的上視圖；以及[0021]圖6為圖1所示基板的底視圖。[0022]主要元件符號說明[0023]半導體芯片封裝10基板20[0024]頂面202 底面204[0025]板體22電感線圈M[0026]導電線圈242導電回路244[0027]輸入端246輸出端248[0028]導磁片26表面262[0029]通孔264導電膏266[0030]第二導電回路27第二通孔272[0031]導電材274電力半導體芯片30[0032]包覆層40第一電性連接墊50[0033]第二電性連接墊60導線70
具體實施方式
請參閱各圖式，半導體芯片封裝10包含有一基板20，一電力半導體芯片30，以及一包覆層40。其中為了清楚顯示基板20的結構以及其它元件的相關位置，包覆層40以透明狀來表示。基板20具有一板體22以及一布設于板體20上的電感線圈24。板體22具有多個由導磁材料制成的導磁片26。電感線圈M包含有多個導電線圈M2以及多個第一導電回路M4。于本實施例， 如圖2所示，各導電線圈M2由導電膏以印刷或其它適當方式布設于各導磁片沈的一表面 262上，另外，各導磁片沈于導電線圈M2的一端分別設有一通孔沈4，各通孔沈4內分別充填導電膏266用以構成各第一導電回路M4。本實施例在制造上，是將具有前述結構的導磁片沈依序疊置并壓結而形成一基
4層板，然后再將該基層板裁剪并燒結而得出板體22。而各導電線圈242分別經各第一導電回路M4的電性連接而構成螺旋狀的電感線圈再，基板20還具有一頂面202以及一底面204。頂面202可以是板體22的上表面或者是一貼附于板體22上表面的獨立片體的上表面。同樣，底面202可以是板體22的底表面或者是一貼附于板體22底表面的獨立片體的底表面。頂面202周邊布設有多個第一電性連接墊50，底面204周邊布設有多個第二電性連接墊60。各第一電性連接墊50與各第二電性連接墊60的布設方式可為四方形平面無引腳式(QFN，Quad Flat No leads)或柵格陣列式(LGA，Land Grid Array)。另外，電感線圈M更具有一輸入端M6以及一輸出端 2480 二者分別布設于基板20的頂面202上。各第一電性連接墊50通過一第二導電回路27與各第二電性連接墊60形成電性連接。于本實施例，第二導電回路27具有位于各第一電性連接墊50與各第二電性連接墊 60之間的第二通孔272以及一裝填于各通孔272內的導電材274來使各第一電性連接墊 50分別與各第二電性連接墊60電性連接，如圖3所示。當基板20用于封裝時，如圖1所示，首先將電力半導體芯片30貼附于基板20的頂面202，然后于芯片30的作用面302與各第一電性連接墊50布設多個導線70使二者電性連接，最后再以塑料模塑成型的方式于基板20頂面202形成包覆層40。
權利要求1.一種具電感的芯片封裝用積層式基板，其特征在于包含有 一板體，具有多個積疊而成的導磁片；一布設于該板體內的電感線圈；該電感線圈包含有一第一導電線圈，一第二導電線圈，以及一電性連接各該導電線圈的第一導電回路；該第一導電線圈布設于該板體的一上導磁片的一表面上，該第二導電線圈布設于與該上導磁片相鄰的該板體的一下導磁片上；該第一導電回路具有布設在該導磁片預定部位的一第一通孔內，以及一充填于該第一通孔內的導電材；該基板還包含有一頂面，一底面，該頂面上布設有多個第一電氣連接墊；該底面上布設有多個第二電氣連接墊；以及一第二導電回用以電性連接各該第一電氣連接墊與各該第二電氣連接墊。
2.如權利要求1所述的積層式基板，其特征在于，該基板的頂面上設有該電感線圈的一輸出端及一輸入端。
3.如權利要求1所述的積層式基板，其特征在于，該第二導電回路具有一設于各第一電性連接墊與各第二電性連接墊間的第二通孔以及一裝填于該通孔內的導電材。
4.如權利要求1所述的積層式基板，其特征在于，該頂面為該板體的上表面。
5.如權利要求1所述的積層式基板，其特征在于，該頂面為一貼附于該板體上表面的獨立片體的上表面。
6.如權利要求1所述的積層式基板，其特征在于，該底面為該板體的底表面。
7.如權利要求1所述的積層式基板，其特征在于，該底面為一貼附于該板體底表面的獨立片體的底表面。
8.一種半導體芯片封裝，其特征在于包含有 一基板；該基板包含有一由多個導磁片積疊而成的板體； 一布設于該板體內的電感線圈；該電感線圈包含有一第一導電線圈，一第二導電線圈，以及一連接各該導電線圈的第一導電回路；該第一導電線圈布設于該板體的一上導磁片的一表面上，該第二導電線圈布設于與該上導磁片相鄰的該板體的一下導磁片上；該導電回路充填于布設在該上導磁片預定部位的一第一通孔內，以形成該電感線圈；一頂面，其上布設有多個第一電氣連接墊； 一底面，其上布設有多個第二電氣連接墊；各該第一電氣連接墊與各該第二電氣連接墊通過一第二導電回路形成電氣連接； 一半導體芯片，貼附于該基板的頂面；多個導線電性連接該芯片與該基板上的各第一電氣連接墊；以及一包覆層包覆于該基板的頂面以及該芯片。
專利摘要本實用新型公開了一種具電感的芯片封裝用積層式基板，包含有一由多個導磁片積疊而成的板體，以及一布設于該板體內的電感線圈。該電感線圈包含有一第一導電線圈，一第二導電線圈，以及一連接各該導電線圈的第一導電回路。該第一導電線圈布設于該板體其中一上導磁片的一表面上，一第二導電線圈布設于一與該上導磁片相鄰的下導磁片上。該第一導電回路包含有布設在各該導磁片預定部位的一第一通孔，以及一充填于該第一通孔內的導電材。該基板還包含有一頂面及一底面。該頂面上布設有多個第一電氣連接墊。該底面上布設有多個第二電氣連接墊。各該第一電氣連接墊與各該第二電氣連接墊分別形成電氣連接。
文檔編號H01L23/498GK201994278SQ20112002682
公開日2011年9月28日 申請日期2011年1月26日 優先權日2010年10月2日
發明者白金泉, 黃志恭 申請人:利順精密科技股份有限公司