專利名稱：相變存儲(chǔ)器中相變電阻的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及相變存儲(chǔ)器中相變電阻的形成方法。
背景技術(shù)：
隨著信息技術(shù)的發(fā)展，存儲(chǔ)器件的需要越來越大，因此促進(jìn)了存儲(chǔ)器件朝著高性能、低壓、低功耗、高速及高密度方向發(fā)展。相變存儲(chǔ)器(PCRAM，phase change RandomAccess Memory)是在CMOS集成電路基礎(chǔ)上發(fā)展起來的新一代非易失性存儲(chǔ)器,其使用元素周期表中V族或VI族的一種或一種以上元素的合金作為相變電阻，用相變電阻作為存儲(chǔ)單元，相變電阻在以電脈沖的形式集中加熱的情況下，能夠從有序的晶態(tài)(電阻低)快速轉(zhuǎn)變?yōu)闊o序的非晶態(tài)(電阻高得多)。典型的相變存儲(chǔ)器使用硫族化物合金(比如GST，GeSbTe)作為相變電阻，存儲(chǔ)單元是一種極小的硫族合金顆粒，相變電阻的非晶(a_GST，a-GeSbTe)和結(jié)晶(c_GST，C-GeSbTe)狀態(tài)具有不同的電阻率，結(jié)晶狀態(tài)具有大約為千歐姆(kQ)的典型電阻，而非晶狀態(tài)具有大約為兆歐姆(ΜΩ)的典型電阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作相變電阻。通過測(cè)量PCRAM存儲(chǔ)單元的電阻值(即相變電阻的電阻值)來讀取PCRAM單元?，F(xiàn)有技術(shù)中，形成相變電阻的方法為:直接在具有底部電極的氧化硅層或氮化硅層上沉積一層相變材料，然后在相變材料層上形成圖形化的光刻膠層，以圖形化的光刻膠層為掩膜對(duì)相變材料進(jìn)行刻蝕形成相變電阻，之后去除圖形化的光刻膠層。隨著半導(dǎo)體技術(shù)的發(fā)展，為了降低存儲(chǔ)器件的功耗以及增大存儲(chǔ)能力，存儲(chǔ)器件的存儲(chǔ)單元的特征尺寸(CD)越來越小。在存儲(chǔ)單元的特征尺寸(CD)小于40nm時(shí)，現(xiàn)有的光刻工藝不能滿足特征尺寸減小時(shí)形成特征尺寸小的相變電阻?，F(xiàn)有技術(shù)中有許多關(guān)于相變存儲(chǔ)器的專利文獻(xiàn)，例如2011年6月23日公開的公開號(hào)為 2011//0149645A1 公開的“mult1-level programmable PCRAM memory (多級(jí)別可編程相變存儲(chǔ)器)”，然而均沒有解決上述問題。
發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術(shù)不能形成特征尺寸小于40nm的相變電阻。為解決上述問題，本發(fā)明提供一種相變存儲(chǔ)器中相變電阻的形成方法，包括:提供襯底，所述襯底中形成有底部電極，所述底部電極的上表面與所述襯底的上表面相平；在所述襯底上形成多條平行的第一相變電阻，所述第一相變電阻沿位線方向延伸，所述第一相變電阻位于對(duì)應(yīng)的底部電極上；在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層，所述溝槽底部暴露出對(duì)應(yīng)的底部電極；在所述溝槽中填充相變材料，形成第二相變電阻，所述第二相變電阻沿位線方向延伸，所述第二相變電阻位于對(duì)應(yīng)的底部電極上。
可選地，在所述襯底上形成多條平行的第一相變電阻包括:在所述襯底上形成相變材料層；對(duì)所述相變材料層進(jìn)行圖形化，形成多條平行的第一相變電阻?？蛇x地，對(duì)所述相變材料層進(jìn)行圖形化，形成多條平行的第一相變電阻包括:在所述相變材料層上形成光刻膠層；對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出第一相變電阻的位置；以所述圖形化的光刻膠層為掩膜，刻蝕所述相變材料層形成多條平行的第一相變電阻；去除所述圖形化的光刻膠層。可選地，在所述相變材料層上形成光刻膠層之前，還包括:在所述相變材料層上形成第一介質(zhì)層；在所述第一介質(zhì)層上形成抗反射層；在所述抗反射層上形成第二介質(zhì)層；所述光刻膠層位于所述第二介質(zhì)層上，以所述圖形化的光刻膠層為掩膜依次刻蝕所述第一介質(zhì)層、抗反射層和第二介質(zhì)層后刻蝕所述相變材料層?？蛇x地，所述第一介質(zhì)層為常溫氧化硅層或低溫氧化硅層或者氮化硅層?？蛇x地，所述第二介質(zhì)層為低溫氧化硅層?？蛇x地，所述在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層包括:形成介質(zhì)層，覆蓋所述第一相變電阻和所述襯底；對(duì)所述介質(zhì)層進(jìn)行圖形化，在相鄰兩條第一相變電阻之間形成溝槽。可選地，對(duì)所述介質(zhì)層進(jìn)行圖形化包括:在所述介質(zhì)層上形成光刻膠層；對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出溝槽的位置；以所述圖形化的光刻膠層為掩膜對(duì)所述介質(zhì)層進(jìn)行刻蝕；去除所述圖形化的光刻膠層?？蛇x地，所述介質(zhì)層為常溫氧化硅層或低溫氧化硅層或者氮化硅層?？蛇x地，在所述溝槽中填充相變材料，形成第二相變電阻包括:形成相變材料，覆蓋所述介質(zhì)層和第一相變電阻并填滿所述溝槽；利用平坦化工藝去除第一相變電阻上的介質(zhì)層、相變材料以及高出所述溝槽的相變材料，形成第二相變電阻。可選地，所述平坦化工藝為化學(xué)機(jī)械平坦化?？蛇x地，所述底部電極的材料為鎢鋁，鈦，氮化鈦，氮化鉭?？蛇x地，所述第一相變電阻的材料為硫族化合物合金。可選地，所述第二相變電阻的材料為硫族化合物合金。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):本發(fā)明技術(shù)方案的形成相變存儲(chǔ)器中相變電阻的形成方法，將相變存儲(chǔ)器中相變電阻分為第一相變電阻和第二相變電阻，第一相變電阻和第二相變電阻間隔設(shè)置，因此，第一相變電阻之間的特征尺寸為第一相變電阻和第二相變電阻之間的特征尺寸的兩倍，在形成第一相變電阻時(shí)利用光刻、刻蝕工藝形成，形成相鄰兩第一相變電阻之間的第二相變電阻時(shí)，第二相變電阻利用沉積工藝形成，而非利用光刻、刻蝕工藝形成，第一相變電阻和第二相變電阻構(gòu)成了相變存儲(chǔ)器中的存儲(chǔ)電阻，因此本發(fā)明技術(shù)方案將自對(duì)準(zhǔn)工藝和光刻、刻蝕工藝結(jié)合，從而可以形成特征尺寸小于40nm的相變電阻，即第一相變電阻和第二相變電阻之間的特征尺寸小于40nm的相變電阻。
圖1為本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法的流程圖；圖2 圖8為本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法沿字線方向的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式
的限制。圖1為本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法的流程圖，參考圖1，本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法包括:步驟S11，提供襯底，所述襯底中形成有底部電極，所述底部電極的上表面與所述襯底的上表面相平；步驟S12，在所述襯底上形成多條平行的第一相變電阻，所述第一相變電阻沿位線方向延伸，所述第一相變電阻位于對(duì)應(yīng)的底部電極上；步驟S13，在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層，所述溝槽底部暴露出對(duì)應(yīng)的底部電極；步驟S14，在所述溝槽中填充相變材料，形成第二相變電阻，所述第二相變電阻沿位線方向延伸，所述第二相變電阻位于對(duì)應(yīng)的底部電極上。圖2 圖8為本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法沿字線方向的剖面結(jié)構(gòu)示意圖，結(jié)合參考圖1和圖2 圖8詳細(xì)說明本發(fā)明實(shí)施例的相變存儲(chǔ)器中相變電阻的形成方法。結(jié)合參考圖1和圖2,執(zhí)行步驟Sll,提供襯底10,所述襯底10中形成有底部電極11，所述底部電極11的上表面與所述襯底10的上表面相平。需要說明的是，本發(fā)明中，底部電極11的上表面與襯底10的上表面相平并不意味著底部電極11的上表面與襯底10的上表面完全相平，在一定的工藝條件內(nèi)允許兩者之間存在一定的誤差不完全相平。本發(fā)明具體實(shí)施例中，襯底10的材料可以為單晶硅(Si)、單晶鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC);也可以是絕緣體上娃(SOI),絕緣體上鍺(GOI);或者還可以為其它的材料,例如砷化鎵等II1-V族化合物。在襯底10內(nèi)形成有其他器件結(jié)構(gòu)，例如晶體管，與底部電極11電連接，向底部電極11提供電壓。結(jié)合參考圖1和圖4，執(zhí)行步驟S12，在所述襯底10上形成多條平行的第一相變電阻121，所述第一相變電阻121沿位線方向，所述第一相變電阻121位于對(duì)應(yīng)的底部電極11上。本發(fā)明具體實(shí)施例中，在所述襯底10上形成多條平行的第一相變電阻121包括:參考圖3，在所述襯底10上形成相變材料層12 ;在所述相變材料層12上形成第一介質(zhì)層13 ;在所述第一介質(zhì)層13上形成抗反射層14 ;在所述抗反射層14上形成第二介質(zhì)層15 ;在所述第二介質(zhì)層15上形成圖形化的光刻膠層16 ;結(jié)合參考圖3和圖4，以所述圖形化的光刻膠層16為掩膜依次刻蝕所述第二介質(zhì)層15、抗反射層14、第一介質(zhì)層13后，接著刻蝕相變材料層12形成多條平行的第一相變電阻121，之后去除圖形化的光刻膠層、刻蝕之后的第二介質(zhì)層、刻蝕之后的抗反射層、刻蝕之后的第一介質(zhì)層?？涛g的方法為干法刻蝕。需要說明的是，在本發(fā)明中，也可以不用形成第二介質(zhì)層15、抗反射層14、第一介質(zhì)層13，而是直接在相變材料層12上形成圖形化的光刻膠層，之后，以圖形化的光刻膠層為掩膜，干法刻蝕相變材料層12形成第一相變電阻121。具體為:在所述相變材料層上形成光刻膠層；對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出第一相變電阻的位置；以所述圖形化的光刻膠層為掩膜，刻蝕所述相變材料層形成多條平行的第一相變電阻；之后去除圖形化的光刻膠層。本發(fā)明具體實(shí)施例中，由于對(duì)光刻膠層進(jìn)行曝光過程中光學(xué)效應(yīng)的影響，造成光刻膠層的曝光分辨率降低，使用抗反射層的目的是抵消光學(xué)效應(yīng)的影響，提高光刻膠層的曝光精度；另外，在光刻膠層的厚度不夠，被干法刻蝕中的離子消耗完后，第二介質(zhì)層15可以作為硬掩膜使用。本發(fā)明具體實(shí)施例中，由于抗反射層14為有機(jī)物，在高溫下易被損傷，因此在本發(fā)明具體實(shí)施例中，采用低溫氧化硅層作為第二介質(zhì)層15，但不限于低溫氧化硅層，也可以為本領(lǐng)域技術(shù)人員公知的其他可以形成在抗反射層上的介質(zhì)材料。第一介質(zhì)層13為常溫氧化娃層，也可以為低溫氧化娃層(low temperature oxide)或氮化娃層,但不限于常溫氧化硅層、低溫氧化硅層或氮化硅層，也可以為本領(lǐng)域技術(shù)人員公知的其他可以保護(hù)相變材料但不影響工藝和電性的覆蓋層。本發(fā)明具體實(shí)施例中，第一相變電阻的材料為硫族化合物合金，可以為GexSbyTez (O < x、y、z < I, x+y+z = I)、Ag-1n-Sb-Te、Ge-B1-Te 或者其他相變材料。結(jié)合參考圖1和圖6，執(zhí)行步驟S13，在相鄰兩條第一相變電阻121之間形成具有溝槽23的介質(zhì)層21，所述溝槽23底部暴露出對(duì)應(yīng)的底部電極11。本發(fā)明具體實(shí)施例中，在相鄰兩條第一相變電阻121之間形成具有溝槽23的介質(zhì)層21包括:參考圖5，形成介質(zhì)層21，覆蓋所述第一相變電阻121和所述襯底10 ;參考圖6，對(duì)所述介質(zhì)層21進(jìn)行圖形化，在相鄰兩條第一相變電阻121之間形成溝槽23。具體的，對(duì)介質(zhì)層21進(jìn)行圖形化形成溝槽23的方法包括:在介質(zhì)層21上形成光刻膠層；對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出溝槽的位置；然后，以所述圖形化的光刻膠層為掩膜對(duì)所述介質(zhì)層進(jìn)行刻蝕形成暴露出對(duì)應(yīng)底部電極11的溝槽23，刻蝕的方法為干法刻蝕；接著，利用灰化的方法去除所述圖形化的光刻膠和抗反射層，如果在灰化去除圖形化的光刻膠和抗反射層后，仍有殘留物，可以進(jìn)行清洗的步驟，去除光刻過程中的殘留物。本發(fā)明具體實(shí)施例中，介質(zhì)層21為氧化硅層，但本發(fā)明中，介質(zhì)層21不限于氧化硅層，也可以為本領(lǐng)域技術(shù)人員公知的其他介質(zhì)材料。在該實(shí)施例中，介質(zhì)層21位于第一相變電阻之間，而且也形成在第一相變電阻21上。在其他實(shí)施例中，也可以僅在第一相變電阻之間形成介質(zhì)層，第一相變電阻21上不形成介質(zhì)層，具體的，可以為利用平坦化工藝將形成在第一相變電阻21上的介質(zhì)層去除。結(jié)合參考圖1和圖8，執(zhí)行步驟S14，在所述溝槽中填充相變材料，形成第二相變電阻221，所述第二相變電阻221沿位線方向，所述第二相變電阻221位于對(duì)應(yīng)的底部電極11上。第一相變電阻121和第二相變電阻221相互平行且均為條形，沿位線方向延伸。第一相變電阻121和第二相變電阻221共同構(gòu)成了相變存儲(chǔ)器中的相變電阻。本發(fā)明具體實(shí)施例中，在所述溝槽中填充相變材料，形成第二相變電阻221包括:參考圖7，形成相變材料層22，覆蓋所述介質(zhì)層21和第一相變電阻121并填滿所述溝槽23 ；之后，利用平坦化工藝去除第一相變電阻121上的介質(zhì)層21、相變材料層22以及高出所述溝槽的相變材料，形成第二相變電阻221，第二相變電阻的上表面與第一相變電阻的上表面相平。本發(fā)明具體實(shí)施例中，使用的平坦化工藝為化學(xué)機(jī)械拋光平坦化，但本發(fā)明中，平坦化工藝不限于化學(xué)機(jī)械拋光平坦化，也可以為本領(lǐng)域技術(shù)人員公知的其他平坦化工藝。需要說明的是，本發(fā)明中第二相變電阻的上表面與第一相變電阻的上表面相平并不意味著兩者嚴(yán)格相平，允許它們之間在一定工藝條件下存在一定的誤差。本發(fā)明具體實(shí)施例中，第二相變電阻的材料為硫族化合物合金，可以為GexSbyTez (O < x、y、z < I, x+y+z = I)、Ag-1n-Sb-Te, Ge-B1-Te 或者其他相變材料。之后，可以在第一相變電阻、第二相變電阻上形成位線，在位線和第一相變電阻、第二相變電阻之間形成刻蝕阻擋層。形成位線以及刻蝕阻擋層的方法為本領(lǐng)域技術(shù)人員公知技術(shù)，在此不做贅述。在以上描述的具體實(shí)施例中，第一相變電阻121和第二相變電阻221間隔設(shè)置，相鄰的兩個(gè)第一相變電阻之間形成一個(gè)第二相變電阻；但本發(fā)明中，相鄰的兩個(gè)第一相變電阻之間不限于形成一個(gè)第二相變電阻，也可以形成兩個(gè)以及兩個(gè)以上的第二相變電阻，相應(yīng)的相鄰兩個(gè)第一相變電阻之間介質(zhì)層中溝槽的數(shù)量做調(diào)整。本發(fā)明技術(shù)方案的形成相變存儲(chǔ)器中相變電阻的形成方法，包括:提供襯底，襯底中形成有底部電極，底部電極的上表面與襯底的上表面相平；在襯底上形成多條平行的第一相變電阻，第一相變電阻沿位線方向；在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層，溝槽底部暴露出所述襯底；在溝槽中填充相變材料，形成第二相變電阻，第二相變電阻沿位線方向。也就是說，將相變存儲(chǔ)器中相變電阻分為第一相變電阻和第二相變電阻，第一相變電阻和第二相變電阻間隔設(shè)置，因此，第一相變電阻之間的特征尺寸為第一相變電阻和第二相變電阻之間的特征尺寸的兩倍，在形成第一相變電阻時(shí)利用光刻、刻蝕工藝形成，形成相鄰兩第一相變電阻之間的第二相變電阻時(shí)，第二相變電阻利用沉積工藝形成，而非利用光刻、刻蝕工藝形成，第一相變電阻和第二相變電阻構(gòu)成了相變存儲(chǔ)器中的存儲(chǔ)電阻，因此本發(fā)明技術(shù)方案將自對(duì)準(zhǔn)工藝和光刻、刻蝕工藝結(jié)合，從而可以形成特征尺寸小于40nm的相變電阻，即第一相變電阻和第二相變電阻之間的特征尺寸小于40nm的相變電阻。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，包括: 提供襯底，所述襯底中形成有底部電極，所述底部電極的上表面與所述襯底的上表面相平； 在所述襯底上形成多條平行的第一相變電阻，所述第一相變電阻沿位線方向延伸，所述第一相變電阻位于對(duì)應(yīng)的底部電極上； 在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層，所述溝槽底部暴露出對(duì)應(yīng)的底部電極； 在所述溝槽中填充相變材料，形成第二相變電阻，所述第二相變電阻沿位線方向延伸，所述第二相變電阻位于對(duì)應(yīng)的底部電極上。
2.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，在所述襯底上形成多條平行的第一相變電阻包括: 在所述襯底上形成相變材料層； 對(duì)所述相變材料層進(jìn)行圖形化，形成多條平行的第一相變電阻。
3.如權(quán)利要求2所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，對(duì)所述相變材料層進(jìn)行圖形化，形成多條平行的第一相變電阻包括: 在所述相變材料層上形成光刻膠層； 對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出第一相變電阻的位置； 以所述圖形化的光刻膠層為掩膜，刻蝕所述相變材料層形成多條平行的第一相變電阻； 去除所述圖形化的光刻膠層。
4.如權(quán)利要求3所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，在所述相變材料層上形成光刻膠層之前，還包括: 在所述相變材料層上形成第一介質(zhì)層； 在所述第一介質(zhì)層上形成抗反射層； 在所述抗反射層上形成第二介質(zhì)層； 所述光刻膠層位于所述第二介質(zhì)層上，以所述圖形化的光刻膠層為掩膜依次刻蝕所述第一介質(zhì)層、抗反射層和第二介質(zhì)層后刻蝕所述相變材料層。
5.如權(quán)利要求4所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述第一介質(zhì)層為常溫氧化硅層或低溫氧化硅層或氮化硅層。
6.如權(quán)利要求4所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述第二介質(zhì)層為低溫氧化硅層。
7.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層包括: 形成介質(zhì)層，覆蓋所述第一相變電阻和所述襯底； 對(duì)所述介質(zhì)層進(jìn)行圖形化，在相鄰兩條第一相變電阻之間形成溝槽。
8.如權(quán)利要求7所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，對(duì)所述介質(zhì)層進(jìn)行圖形化包括: 在所述介質(zhì)層上形成光刻膠層；對(duì)所述光刻膠層進(jìn)行曝光、顯影形成圖形化的光刻膠層，定義出溝槽的位置； 以所述圖形化的光刻膠層為掩膜對(duì)所述介質(zhì)層進(jìn)行刻蝕； 去除所述圖形化的光刻膠層。
9.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述介質(zhì)層為常溫氧化硅層或低溫氧化硅層或者氮化硅層。
10.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，在所述溝槽中填充相變材料，形成第二相變電阻包括: 形成相變材料，覆蓋所述介質(zhì)層和第一相變電阻并填滿所述溝槽； 利用平坦化工藝去除第一相變電阻上的介質(zhì)層、相變材料以及高出所述溝槽的相變材料，形成第二相變電阻。
11.如權(quán)利要求10所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述平坦化工藝為化學(xué)機(jī)械平坦化。
12.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述底部電極的材料為鶴，招，欽，氣化欽，氣化組。
13.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述第一相變電阻的材料為硫族化合物合金。
14.如權(quán)利要求1所述的相變存儲(chǔ)器中相變電阻的形成方法，其特征在于，所述第二相變電阻的材料為硫族化合物合金。
全文摘要
一種相變存儲(chǔ)器中相變電阻的形成方法，包括提供襯底，襯底中形成有底部電極，底部電極的上表面與襯底的上表面相平；在襯底上形成多條平行的第一相變電阻，第一相變電阻沿位線方向延伸，第一相變電阻位于對(duì)應(yīng)的底部電極上；在相鄰兩條第一相變電阻之間形成具有溝槽的介質(zhì)層，溝槽底部暴露出對(duì)應(yīng)的底部電極；在溝槽中填充相變材料，形成第二相變電阻，第二相變電阻沿位線方向延伸，第二相變電阻位于對(duì)應(yīng)的底部電極上。本發(fā)明技術(shù)方案將自對(duì)準(zhǔn)工藝和光刻、刻蝕工藝結(jié)合，從而可以形成特征尺寸小于40nm的相變電阻。
文檔編號(hào)H01L45/00GK103187524SQ20111045930
公開日2013年7月3日 申請(qǐng)日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者朱南飛, 吳關(guān)平 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司