專利名稱：一種互補結型場效應晶體管c-JFET器件及其后柵極的制造方法
技術領域：
本發明涉及一種互補結型場效應晶體管(C-JFET)的制造方法以及C-JFET器件，更具體地，涉及一種c-JEFT的后金屬柵極的制造方法。
背景技術：
目前，隨著晶體管尺寸的不斷縮小，HKMG(high_k絕緣層+金屬柵極)技術幾乎已經成為制造小尺寸晶體管的必備技術。然而，在制造HKMG結構晶體管的工藝方面，存在著先柵極(Gate First)和后柵極(Gate Last)兩種制造工藝。通常認為，使用Gate-first工藝實現HKMG結構的難點在于如何控制PMOS管的Vt電壓(閾值電壓)，為了實現PMOS管的Vt電壓的降低，需要在先柵極工藝中引入相當多的器件結構的變化和設計，這大大增加了工藝的復雜程度和制造成本。因此，本發明的發明人認為，對于PMOS來說，后柵極工藝是一項更加適合的技術。互補結型場效應晶體管c-JFET在當前已經得到了廣泛的應用。現有的關于c-JFET的制造方法都采用了先柵極方法。現有技術中并沒有介紹使用后金屬柵極制造方法來制造c-JFET，也沒有相關文獻介紹這樣的制造工藝。本發明人發現，使用后金屬柵極制造方法來制造c-JFET可以取得非常好的效果。
發明內容
根據上述和其他方面，本發明提供了一種制造半導體器件的方法，包括:提供晶片；在所述晶片上形成第一導電類型的半導體層；在所述半導體層上形成偽柵極；在所述偽柵極兩側形成側壁間隔物；在所述偽柵極兩側形成源區和漏區；去除所述偽柵極，在去除偽柵極所露出的開口中形成第二導電類型的第一半導體區；在所述開口中形成柵極。在一個實施例中，在形成源區和漏區之后，進一步包括如下步驟:在所述源區和漏區中形成開口，該開口延伸穿過所述半導體層進入所述晶片；在所述源區和漏區中的開口中選擇性地外延生長第二半導體區；在所述源區和漏區上形成絕緣層，覆蓋所述第二半導體區；在所述絕緣層中形成開口，以暴露所述第二半導體區。在一個實施例中，在去除所述偽柵極之后，通過去除偽柵極所露出的開口在所述半導體層下形成第二導電類型的阱。在一個實施例中，所述阱位于所述半導體層下。在一個實施例中，通過所述開口注入第二導電類型的離子，從而在所述半導體層下形成第二導電類型的阱。在一個實施例中，通過注入As離子形成所述第二導電類型的阱。在一個實施例中，所述第二導電類型的離子注入的條件為:30-50KeV，0.5-6.0E16cm20在一個實施例中，去除偽柵極時一并去除位于所述偽柵極之下的柵極絕緣層。
在一個實施例中，在形成所述阱之后進行退火，所述退火是長脈沖快速退火，其退火條件為在約800-約1200°C的溫度下退火約2ms-8ms。在一個實施例中，去除偽柵極時保留位于所述偽柵極之下的柵極絕緣層，并且所述退火是具有附加的蓋帽層的快速退火，所述退火的條件為在約700-約850°C的溫度下退火約 0.5_2min。在一個實施例中，在所述開口中形成柵極的步驟還包括:在所述開口內通過外延生長形成第二導電類型的第一半導體區；在所述第一半導體區上沉積金屬，以形成金屬柵極。在一個實施例中，所述第二半導體區的半導體材料是SiGe。在一個實施例中，所述絕緣層所使用的材料與所述側壁間隔物所使用的材料相同。在一個實施例中，去除所述偽柵極，在去除偽柵極所形成的開口中形成第二導電類型的第一半導體區之后，沉積金屬，從而在所述絕緣層的開口中形成到所述第二半導體區的金屬接觸以及在去除偽柵極所形成的開口中形成金屬柵極。在一個實施例中，所述第一半導體區的厚度可以為20nm_50nm。在一個實施例中，所述第一導電類型是P型。在一個實施例中，所述第二導電類型是N型。在一個實施例中，通過外延生長摻雜磷(P)的半導體材料形成所述第二導電類型的第一半導體區。在一個實施例中，所述半導體層包括鍺。在一個實施例中，將所述半導體層形成為具有50_100nm的厚度。根據本發明的另一方面，提供了一種c-FET半導體器件，包括:襯底；位于所述襯底上的第一導電類型的半導體層；位于所述半導體層上的柵極；位于所述柵極與襯底之間的第二導電類型的半導體區；位于所述柵極兩側的源區和漏區；位于所述源區和漏區之間、在所述半導體層下方的第二導電類型的阱。在一個實施例中，所述半導體器件還包括位于所述柵極兩側的側壁間隔物；位于所述側壁間隔物兩側的絕緣層；位于所述源區和漏區中的第二半導體區，所述第二半導體區高出所述襯底表面且延伸穿過所述半導體層進入所述襯底；位于所述絕緣層中金屬接觸，所述金屬接觸連接到所述第二半導體區。在一個實施例中，所述半導體層的厚度為50_100nm。在一個實施例中，所述襯底是N型導電的，所述半導體層是P型導電的，所述半導體區是N型導電的。
在此將描述本發明的優選實施例，請參考隨附的圖示。于本發明所附的圖示中，相同的參考標號即表不相同的結構兀素。圖1-6示出了根據本發明的第一實施例的c-JFET的后柵極制造方法；圖7-9示出了根據本發明的第二實施例的c-JFET的后柵極制造方法；以及圖10-15示出了根據本發明的第三實施例的c-JFET的后柵極制造方法。
具體實施例方式在此將描述本發明的優選實施例，請參考隨附的圖示。于本發明所附的圖示中，相同的參考標號即表不相同的結構兀素。第一實施例如圖1所示，制造方法始于提供晶片101作為襯底，例如具有N-型導電類型的晶片。在晶片101上形成P型半導體層120。在一個實施例中，半導體層120通過沉積Ge構成，其厚度為50-100nm。本領域技術人員根據本發明的教導還可以選擇其他合適的半導體材料形成此處的層120。接下來，如附圖2所示，在層120上形成柵極絕緣層102，例如通過沉積SiO2可以形成層102。如圖所示，在柵極絕緣層102上形成偽柵極103。在一個實施例中，可以通過在柵極絕緣層102上沉積適當的材料，例如多晶硅，隨后進行圖案化形成如圖所示的圖案化的偽柵極103。此后，在附圖2所示的結構的基礎上進行淺摻雜，如圖3所示，由此大體上在偽柵極103的兩側形成淺摻雜區110。此后，在偽柵極103的兩側形成側壁間隔物104，如圖4所示。在一個實施例中，可以通過在層102上沉積絕緣材料例如SiO2,隨后利用掩模蝕刻層104，從而在偽柵極103的兩側保留適當厚度的104來形成如圖4所示的側壁間隔物104。當然，本領域技術人員還可以采用其他適當的材料來形成側壁間隔物104。在此之后，在側壁間隔物104的兩側形成源/漏區105。例如，通過重摻雜工藝在側壁間隔物104兩側形成源/漏區105。在一個實施例中，重摻雜的條件可以為:摻雜B離子，濃度為1E20-1E21 atom/cm—3。本領域技術人員完全可以根據需要選擇其他摻雜濃度和離子種類。根據本發明的一個實施例，如圖所示，源/漏區105具有P+的導電類型。制造方法繼續到附圖5所示的步驟。在附圖5中，在形成源/漏區105之后，沉積形成絕緣層106，覆蓋在偽柵極103兩側暴露的柵極絕緣層102，并隨后進行平坦化以暴露出偽柵極103、側壁間隔物104。在一個實施例中，可以采用化學機械拋光(CMP)工藝來實現此處的平坦化。這里，絕緣層106的材料可以由本領域技術人員適當地選擇。在一個實施例中，絕緣層106的材料可以與側壁間隔物104所使用的材料相同。在另一實施例中，可以采用不同的材料，例如SiN。此后，去除偽柵極103，從而露出開口，如圖6所示。在一個實施例中，可以通過選擇性蝕刻來去除偽柵極103。在另一個實施例中，可以利用掩模進行光刻來去除偽柵極103。接下來，如圖6所示，從去除偽柵極103所露出的開口選擇性地外延生長N型第一半導體區108。在一個實施例中，在所述開口中選擇性地外延生長摻雜磷(P)的半導體材料從而形成第一半導體區108。在一個實施例中，第一半導體區108的厚度可以為20nm-50nm。如圖7所不,在第一半導體區108上沉積金屬從而形成金屬柵極109。在一個實施例中，可以沉積金屬Ti/TiN/W或者Ta/TaN/Cu或者Ti/TiN/Al作為此處的柵極。至此，完成了根據本發明的第一實施例的c-JFET器件。可以看出，根據本發明的第一實施例的c-JFET的制造采用了后柵極工藝，即，先在器件中使用偽柵極103，利用該偽柵極作為器件的一部分參與其他器件部分的形成，在工藝的基本上最后階段再去除偽柵極，形成真正的柵極109。
第二實施例如圖6所示，在去除了偽柵極103之后且在形成第一半導體區108之前，如圖8所示，通過去除偽柵極103所形成的開口在晶片101內形成N型阱107。在一個實施例中，通過注入As離子形成阱107。在一個實施例中，離子注入的條件為在30-50KeV，離子濃度為
0.5-6.0E16cnT2。當然，本領域技術人員可以根據具體應用選擇不同的離子注入條件。隨后進行熱退火。在一個實施例中，退火是長脈沖快速退火，其退火條件為在800-1200°C的溫度下退火約2ms-8ms的時間。在退火后進行氧化。如圖所示，阱107距離晶片101的表面的距離可以通過離子注入的條件控制。在根據本發明的一個實施例中，阱107距離位于半導體層120之下。接下來，如圖8所示，從去除偽柵極103所露出的開口選擇性地外延生長N型第一半導體區108。在一個實施例中，在所述開口中選擇性地外延生長摻雜磷(P)的半導體材料從而形成第一半導體區108。在一個實施例中，第一半導體區108的厚度可以為20nm-50nm。如圖9所不,在第一半導體區108上沉積金屬從而形成金屬柵極109。在一個實施例中，可以與第一實施例相同的金屬作為此處的柵極。至此，完成了根據本發明的第二實施例的c-JFET器件。根據本發明的第二實施例可以被視為在根據本發明的第一實施例的c-JEFT的基礎上附加地形成了阱107。在形成了阱107的情況下，可以施加反偏置用于控制閾值電壓。第三實施例如圖4所示，在形成了源/漏區105之后，如圖10所示，在源/漏區105中形成開口，該開口穿過層120延伸進入晶片101之內。接下來，根據圖11所示，在所形成的開口中外延生長與晶片101不同的半導體材料從而形成第二半導體區201。在一個實施例中，可以選擇性地外延生長硅鍺以形成第二半導體區201。隨后如附圖12，沉積絕緣層106，覆蓋暴露的柵極絕緣層102和第二半導體區201，并隨后進行平坦化以暴露出偽柵極103、側壁間隔物104。在一個實施例中，可以采用化學機械拋光(CMP)工藝來實現此處的平坦化。絕緣層106的材料可以由本領域技術人員適當地選擇。在一個實施例中，絕緣層106的材料可以與側壁間隔物104所使用的材料相同。在另一實施例中，可以采用不同的材料，例如SiN。隨后，如圖13所示，例如通過選擇性蝕刻去除偽柵極103。通過去除偽柵極103所形成的開口進行離子注入以形成阱107。離子注入的條件和情形可以與第二實施例相同。之后，在開口中通過選擇性外延生長與晶片101不同的半導體材料，從而形成第一半導體區108。在一個實施例中，在所述開口中選擇性地外延生長摻雜磷(P)的半導體材料從而形成第一半導體區108。在一個實施例中，第一半導體區108的厚度可以與第一實施例或第二實施例相同。之后，工藝進行到附圖14。通過施加掩模進行光刻的方法在絕緣層106上形成開口，從而暴露源/漏區105兩側的第二半導體區201。最后，如圖15所示，沉積金屬，從而在第二半導體區201上形成金屬接觸202以及在所述開口中(在第一半導體區108之上)形成金屬柵極109。至此，完成了根據本發明第三實施例的c-JFET器件。根據第三實施例的c-JFET器件被視為在根據本發明的第二實施例的c-JEFT的基礎上附加地形成了第二半導體區201、金屬接觸202。在形成了金屬接觸202的情況下，可以降低半導體器件中的接觸電阻，從而提高半導體器件的性能。第四實施例在根據本發明的第三實施例中，額外地在晶片101中形成了阱107。然而，在根據本發明的第四實施例中，可以不形成阱107，直接在開口內形成第一半導體區108，之后的步驟與第三實施例相同。換言之，在根據本發明的第三實施例中不形成阱107。其具體的步驟可以參照附圖5-6所示第一實施例中的步驟。或者，可以理解，在第一實施例的基礎上增加了位于源/漏區105中的金屬接觸202。其他實施方式在上述實施例中，在去除偽柵極103時，一并去除了位于偽柵極103之下的柵極絕緣層102部分。然而，根據本發明的一種實施方式，此處可以不去除柵極絕緣層102。此時，在離子注入之后，需要適當地改變退火的條件。可以理解，這時退火是一種具有蓋帽層(柵極絕緣層102)的退火。在一種實施方式中，采用的退火條件為，在700-850°C實施快速熱退火0.5-2min。在退火后進行氧化。應當理解，保留柵極絕緣層102的實施方式以及相應的退火條件可以適用于上述任一實施例。盡管此處結合附圖講述了本發明的多個實施例，然而，應當理解，應當理解，盡管參考了特定的導電類型(例如，N型)來描述了本發明，然而，根據實際的應用，在某些情況下可以考慮采取相反的導電類型，這也應當被視為包括在根據本發明的保護范圍之內。在本文中，詞語“近似”或“大約”等的使用是指該詞語所形容的值或位置被期望非常接近于說明的值或位置。然而，本領域中公知的是，總是存在微小的偏差妨礙了所述值或位置完全與所說明的相同。在本領域中眾所周知的是，直到約百分之十(10%)(并且對于半導體摻雜濃度直到百分之二十(20%))的偏差被認為是與所述的理想目標合理的偏差。上述實施例僅是為了方便說明而舉例而已，本發明所主張的權利范圍自應以申請專利范圍所述為準，而非僅限于上述實施例。
權利要求
1.一種制造半導體器件的方法，包括: 提供晶片； 在所述晶片上形成第一導電類型的半導體層； 在所述半導體層上形成偽柵極； 在所述偽柵極兩側形成側壁間隔物； 在所述偽柵極兩側形成源區和漏區； 去除所述偽柵極，在去除偽柵極所露出的開口中形成第二導電類型的第一半導體區； 在所述開口中形成柵極。
2.根據權利要求1所述的方法，在形成源區和漏區之后，進一步包括如下步驟: 在所述源區和漏區中形成開口，該開口延伸穿過所述半導體層進入所述晶片； 在所述源區和漏區中的開口中選擇性地外延生長第二半導體區； 在所述源區和漏區上形成絕緣層，覆蓋所述第二半導體區； 在所述絕緣層中形成開口，以暴露所述第二半導體區。
3.根據權利要求1或2所述的方法，其中: 在去除所述偽柵極之后，通過去除偽柵極所露出的開口在所述半導體層下形成第二導電類型的阱。
4.根據權利要求3所述的方法，其中:所述阱位于所述半導體層下。
5.根據權利要求3所述的方法，其中: 通過所述開口注入第二導電類型的離子，從而在所述半導體層下形成第二導電類型的阱。
6.根據權利要求5所述的方法，其中通過注入As離子形成所述第二導電類型的阱。
7.根據權利要求6所述的方法，其中所述第二導電類型的離子注入的條件為:30-50KeV,0.5-6.0E16cm_2。
8.根據權利要求3所述的方法，其中去除偽柵極時一并去除位于所述偽柵極之下的柵極絕緣層。
9.根據權利要求3所述的方法，其中在形成所述阱之后進行退火，所述退火是長脈沖快速退火，其退火條件為在約800-約1200°C的溫度下退火約2ms-8ms。
10.根據權利要求9所述的方法，其中去除偽柵極時保留位于所述偽柵極之下的柵極絕緣層，并且所述退火是具有附加的蓋帽層的快速退火。
11.根據權利要求10所述的方法，其中所述退火的條件為在約700-約850°C的溫度下退火約0.5_2min。
12.根據權利要求1所述的方法，其中在所述開口中形成柵極的步驟還包括: 在所述開口內通過外延生長形成第二導電類型的第一半導體區； 在所述第一半導體區上沉積金屬，以形成金屬柵極。
13.根據權利要求2所述的方法，其中所述第二半導體區的半導體材料是硅鍺。
14.根據權利要求2所述的方法，其中所述絕緣層所使用的材料與所述側壁間隔物所使用的材料相同。
15.根據權利要求14所述的方法，進一步包括: 去除所述偽柵極，在去除偽柵極所形成的開口中形成第二導電類型的第一半導體區之后，沉積金屬，從而在所述絕緣層的開口中形成到所述第二半導體區的金屬接觸以及在去除偽柵極所形成的開口中形成金屬柵極。
16.根據權利要求12所述的方法，其中所述第一半導體區的厚度可以為20nm-50nm。
17.根據權利要求1或2所述的方法，其中所述第一導電類型是P型。
18.根據權利要求1或2所述的方法，其中所述第二導電類型是N型。
19.根據權利要求1或2所述的方法，其中通過外延生長摻雜磷的半導體材料形成所述第二導電類型的第一半導體區。
20.根據權利要求1所述的方法，其中所述半導體層包括鍺。
21.根據權利要求1所述的方法，其中將所述半導體層形成為具有50-100nm的厚度。
22.—種c-FET半導體器件，包括: 襯底； 位于所述襯底上的第一導電類型的半導體層； 位于所述半導體層上的柵極； 位于所述柵極與襯底之間的第二導電類型的半導體區； 位于所述柵極兩側的源區和漏區； 位于所述源區和漏區之間、在所述半導體層下方的第二導電類型的阱。
23.根據權利要求22所述的c-FET半導體器件，進一步包括: 位于所述柵極兩側的側壁間隔物； 位于所述側壁間隔物兩側的絕緣層； 位于所述源區和漏區中的第二半導體區，所述第二半導體區高出所述襯底表面且延伸穿過所述半導體層進入所述襯底； 位于所述絕緣層中金屬接觸，所述金屬接觸連接到所述第二半導體區。
24.根據權利要求22所述的c-FET半導體器件，其中所述半導體層的厚度為50_100nm。
25.根據權利要求22所述的c-FET半導體器件，其中所述襯底是N型導電的，所述半導體層是P型導電的，所述半導體區是N型導電的。
全文摘要
本發明涉及一種互補結型場效應晶體管c-JFET器件及其后柵極的制造方法。應用后柵極的方法形成c-JFET。
文檔編號H01L21/337GK103187259SQ20111045824
公開日2013年7月3日 申請日期2011年12月31日 優先權日2011年12月31日
發明者三重野文健 申請人:中芯國際集成電路制造(北京)有限公司