改善之鰭式場效晶體管的制作方法

專利名稱：改善之鰭式場效晶體管的制作方法
改善之鰭式場效晶體管相關申請的交叉參考本申請交叉參考同時提交、與本申請具有相同受讓人、名稱為“FINFET
WITHSTRESSORS”的美國專利申請(申請號_；代理人檔案號CSM P 2010 NAT 09
US0)，其內容籍由參考納入本申請。
背景技術：
業界已在研究針對下一代器件的鰭式晶體管，例如22納米以下技術。這可能是由于，例如，鰭式晶體管有助于高集成密度。不過，傳統的鰭式晶體管呈現高寄生結電容，從而降低了性能。另外，形成鰭式晶體管的傳統制程導致高度變化大，使得整個晶圓上的器件特性發生變化，從而降低了可靠性及良率。因此，需要提供性能改善、變化降低的鰭式器件。

發明內容
這里描述形成器件的方法。該方法包括提供基板，其制備有器件區，該器件區包括摻雜隔離阱，以及在該基板上方設置介電層。該介電層包括位于第一介電子層上方的第二介電子層。在該介電層中形成鰭式結構。該方法進一步包括移除該介電層的其中一部分。 移除該介電層之該部分的步驟保留該鰭式結構的上半部分延伸超出該第一介電子層之頂部表面。形成跨越該鰭式結構的柵極，以及鄰近該柵極在該鰭式結構中形成摻雜源/漏區。在另一實施例中揭露一器件，其基板之頂部表面上制備有介電層。該介電頂部表面包括非選擇性蝕刻介電頂部表面。該器件進一步包括在該介電層中之該基板上設置鰭式結構。該鰭式結構包括底部及頂部。該頂部延伸超出該非選擇性蝕刻介電頂部表面。該頂部確定器件高度以及該非選擇性蝕刻頂部表面降低整個晶圓上鰭式結構的高度變化。籍由參閱下面的說明及附圖，本發明所揭露的上述及其它目的以及優點和特征將變得顯而易見。而且，應當了解，這里所述不同實施例的特征并非相互排斥，而是可進行各種排列和組合。


附圖中，類似的附圖標記通常指不同視圖中的相同組件。另外，附圖并不一定按比例繪制，相反，重點放在描述本發明的原理。在下面的說明中參照附圖描述本發明的不同實施例。圖Ia至Ic顯示器件之一實施例的不同視圖。圖加至2c顯示器件之另一實施例的不同視圖。圖3a至3c顯示器件之另一實施例的不同視圖。圖如至如顯示器件之再一實施例的不同視圖。圖fe至5c顯示器件之一替代實施例的不同視圖。圖6a至6g顯示形成器件之流程的一實施例的剖視圖。
圖7a至7b顯示形成器件之流程的一實施例的剖視圖。圖至8b顯示形成器件之流程的另一實施例的剖視圖。圖9a至9b顯示形成器件之流程的再一實施例的剖視圖。圖IOa至IOc顯示形成器件之流程的另一實施例的剖視圖。
具體實施例方式實施例通常涉及器件，例如半導體器件或集成電路。尤其，一些實施例涉及用于形成集成電路的晶體管。該集成電路可為任意類型的集成電路。例如，該集成電路可為動態或靜態隨機訪問儲器、信號處理器或片上系統(system on chip ;SoC)器件。該集成電路可納入例如消費類電子產品，例如電腦、手機以及個人數字助理(personal digital assistant ；PDA)中。本發明還適用其它類型的器件或產品。圖Ia至Ic顯示器件100的不同視圖。圖Ia顯示該器件的頂視圖，圖Ib顯示該器件沿A-A’的三維視圖，圖Ic顯示器件沿B-B’的剖視圖。例如，該器件包括集成電路。還可使用其它類型的器件。參照圖Ia至lc，基板105充當該器件的基座。該基板例如包括硅基板。該基板可為輕摻雜基板。例如，該基板可為輕摻雜P型(P-)基板。在某些實施例中，該基板可為輕摻雜η型(η-)基板。本發明還可使用其它類型的基板。例如，該基板可為P型(P+)重摻雜、η型摻雜或本質基板，或具有其它類型半導體材料的基板，例如鍺化硅 (SiGe)、鍺(Ge)、砷化鎵(GaAs)或任意其它合適的半導體材料，包括后續開發的材料。該基板制備有針對晶體管110的器件區。在一實施例中，該晶體管包括鰭式場效晶體管(finFET)。該器件可包括其它器件區(未圖示)。例如，該基板可包括用于形成其它類型的晶體管或集成電路組件的其它器件區。例如，該基板可包括P型及η型組件，例如高、中、低電壓的P型及η型組件。針對該些組件設置不同類型的η型及ρ型阱。P型摻雜可包括硼(B)、鋁(Al)、銦(In)或其組合，而η型摻雜可包括磷(P)、砷(As)、銻(Sb)或其組合。例如，該器件區可藉由介電層160與其它器件區隔離。該介電層設于該基板的表面上。在一實施例中，該介電層包括氧化硅。在其它實施例中，該介電層可包括氮化硅。還可使用其它類型的介電層，包括多個介電層。例如，該介電層可包括位于第一介電層上方的第二介電層。該第二介電層可充當蝕刻停止層，以保護該第一介電層。例如，可在氧化硅層上方設置氮化硅層，或者在氮化硅層上方設置氧化硅層。該介電層用于電性隔離該晶體管的柵極130與該基板。例如，該介電層的厚度約為30納米至500納米。在其它實施例中， 該介電層的厚度約為30納米至100納米。該介電層還可具有其它厚度。在一實施例中，該介電層包括非選擇性蝕刻頂部表面。例如，對于該介電層，可以低蝕刻率化學蝕刻該非選擇性蝕刻頂部表面。相對該介電層，該低蝕刻化學以高蝕刻率選擇性移除上方的層。例如，相較上方的層，該低蝕刻化學以約1 5或1 10的低比例蝕刻該介電層。本發明還可使用其它低蝕刻比例。在一些實施例中，對于具有混合平面和/或三維器件的基板，可提供隔離區，例如淺溝槽隔離區，以隔離此類器件。在其它實施例中，該介電層還可用于隔離混合器件。本發明還可使用其它類型的隔離區。摻雜隔離阱108設于該器件區內該基板的上半部分上。在一實施例中，該隔離阱包括第二極型摻雜。例如，該隔離阱可包含針對η溝道器件的ρ型摻雜。或者，可針對ρ溝道器件設置η型隔離阱。該隔離阱可輕摻雜或中等摻雜該第二極型摻雜類型。例如，該隔離阱的摻雜濃度約為1016至1019原子/立方厘米。該隔離阱還可具有其它摻雜濃度。該隔離阱可用于隔離第一類型器件與第二類型器件。例如，P型隔離阱用于隔離η型器件與ρ 型器件，或者η型隔離阱用于隔離ρ型器件與η型器件。在一實施例中，該晶體管包括設于基板之表面上的鰭式結構120。該鰭式結構可為本質或無摻雜鰭式結構。在一些實施例中，該鰭式結構可為具有第二極型摻雜的輕摻雜鰭式結構。例如，該第二極型摻雜鰭式結構用于第一極型器件。例如，該鰭式結構可包括針對η溝道器件的P型摻雜或針對P溝道器件的η型摻雜。例如，該鰭式結構可為具有矩形剖面的狹長件。本發明還可使用其它類型的鰭式結構。如圖所示，該鰭式結構沿第一方向 (例如χ方向)設置。該鰭式結構包括底端及頂端器件部分121、122。該頂端器件部分是位于該介電層之表面上方的鰭式結構部分，該底端器件部分是位于該介電層之表面下方至該基板頂部的鰭式結構部分，如虛線所示。例如，該底端器件部分的高度等于該介電層的厚度。該頂端部分的高度確定器件高度。例如，該頂端部分的高度可為確定該器件之溝道寬度的因素。該鰭式結構之該頂端器件部分的高度約為100埃至1000埃。在一些實施例中，該鰭式結構之該頂端部分的高度約為200埃至800埃。在其它實施例中，該鰭式結構之該頂端部分的高度約為200埃至500埃。該鰭式結構的寬度約為100埃至1000埃。在一些情況下，可在確定該器件的溝道寬度時考慮該鰭式結構的寬度。該鰭式結構還可具有其它尺寸。例如，該鰭式結構的尺寸可取決于器件或設計要求。例如，該鰭式結構包括具有良好的或高的載流子遷移率的材料。在一實施例中，該鰭式結構包括結晶材料。該結晶材料可為重結晶的結晶材料。在其它實施例中，該結晶材料可為外延結晶材料。在一些實施例中，該鰭式結構可包括結晶材料與重結晶的結晶材料的組合。例如，該鰭式結構的其中一部分可為外延結晶材料，而另一部分可為重結晶的結晶材料。例如，該鰭式結構的下半部分可為外延結晶材料，上半部分可為重結晶的結晶材料。本發明還可使用其它組態的結晶材料和重結晶材料。在一實施例中，該結晶材料包括硅。本發明還可使用其它類型的結晶材料。例如，該鰭式結構可包括鍺化硅、鍺或砷化鎵，或各種結晶材料的組合，包括硅。在一些實施例中，該鰭式結構可包括多晶或非晶材料。例如，設置多晶或非晶材料的鰭式結構有利于薄膜應用。柵極130設于該介電層上。例如，該柵極包括具有矩形剖面的狹長件。本發明還可使用其它類型的柵極。在一實施例中，該柵極沿第二方向(例如y方向)設于該介電層上并跨越該鰭片。例如，該第二方向垂直于該第一方向。本發明還可使用彼此不垂直的第一方向及第二方向。例如，該介電層提供隔離，以防止位于該柵極下方該介電層上面的區域開啟。如圖所示，該柵極包圍該鰭片。在一實施例中，該柵極包括半導體材料。例如，該柵極包括多晶硅。本發明還可使用其它類型的材料形成該柵極。例如，該柵極包括金屬柵極，例如TaN(氮化鉭)或TiN(氮化鈦)。柵極介電層138隔離該柵極與該鰭片。例如，該柵極介電層包括氧化硅。本發明還可使用其它類型的柵極介電材料。例如，該柵極介電層可為HfSiON(氮氧硅鉿)、SiON(氮氧硅)、或HfO2 ( 二氧化鉿)。在一些實施例中，該柵極介電層可進一步包括工作功能調整層。 例如，除HfSiON (氮氧硅鉿)和/或HfO2 (二氧化鉿)外，還可針對η型器件提供La2O3 (三氧化二鑭)，針對P型器件提供TiN/Al/TiN(氮化鈦/鋁/氮化鈦)。可在該柵極的側壁上設置介電間隙壁139。例如，該介電間隙壁可包括氮化硅。該介電間隙壁還可使用其它類型的介電材料。例如，該間隙壁可包括氮化硅或多層介電材料， 例如氧化硅及氮化硅。在其它實施例中，該柵極側壁上未設置介電間隙壁。鄰近該柵極設置第一及第二源/漏(S/D)區140、150。該源/漏區包括針對第一類型設備的第一極型摻雜。例如，該源/漏區可包含針對η型或η溝道器件的η型摻雜，或針對P型或P溝道器件的P型摻雜。在一實施例中，該源/漏區為重摻雜區。例如，該源/ 漏區的摻雜濃度約為IOw至IO^1原子/立方厘米。例如，該源/漏區的深度或底部可位于該介電層的頂部表面附近。還可使該源/漏區的底部位于該鰭式結構中的其它位置。例如， 該源/漏區的底部可位于該介電層之表面的上方或下方。在其它實施例中，該源/漏區的底部可占據該鰭式結構。在一些實施例中，該源/漏區的底部可延伸于該介電層的底部下方，延伸進入該基板的隔離阱內。溝道133位于該源/漏區之間之鰭片的上半部分中，并在該柵極下方。在一些實施例中，該源/漏區可設有源/漏延伸區。該源/漏延伸區可為該源/ 漏區的輕摻雜部分。例如，該源/漏延伸區延伸于該間隙壁下方以連接該溝道與該源/漏區。在一些實施例中，該源/漏延伸分布可延伸于該柵極下方。提供延伸于柵極下方的源 /漏延伸分布可增加電阻，以獲得較好的短溝道效應。可設置第一及第二源/漏接觸墊142、152。該第一及第二接觸墊耦接該鰭片的端部。例如，該第一源/漏接觸墊耦接該鰭片的第一端部，該第二源/漏接觸墊耦接該鰭片的第二端部。該接觸墊的形狀可為矩形。該接觸墊還可具有其它形狀。在一實施例中，該接觸墊可為該鰭片的組成部分。例如，該接觸墊可重摻雜第一極型摻雜，可為該源/漏區的延伸。本發明還可使用其它類型或組態的接觸墊。接觸可耦接至該源/漏接觸墊以耦接該源 /漏區。柵極接觸墊132可設于該介電層上。例如，該柵極接觸墊耦接該柵極的一端。如圖所示，該柵極在其第一端部設有一接觸墊132。該柵極接觸墊的形狀可為矩形。該柵極接觸墊還可具有其它形狀。在一實施例中，該柵極接觸墊可為該柵極的組成部分。本發明還可使用其它類型或組態的柵極接觸墊。在其它實施例中，可設置兩柵極接觸。兩柵極接觸可用于具有兩獨立柵極的晶體管。例如，可在該柵極的第一端部及第二端部設置柵極接觸。對于具有兩獨立柵極的實施例，可在該鰭式結構的頂部分離該柵極以形成兩獨立柵極。例如，移除該鰭式結構之表面上方的柵極部分。盡管圖中顯示單個鰭式結構，但一些實施例可包括以緊密排列方式組態的復數鰭式結構。該些鰭式結構可由同一柵極控制。例如，這樣的布局形成指狀布局的多個晶體管， 以增加驅動電流。在其它實施例中，該些鰭式結構可由各自的柵極獨立控制，或者由共同柵極及獨立柵極組合控制。如前所述，該基板上的該介電層具有非選擇性蝕刻頂部表面。具有該非選擇性蝕刻頂部表面的該介電層能夠使整個晶圓之鰭式結構的頂端器件部分較好地保持一致。由于鰭式結構的頂端部分確定該器件的高度，因此降低該些鰭式結構的頂端部分的高度差異使整個晶圓具有更加一致的器件特性。圖加至2c顯示器件100之另一實施例的不同視圖。圖加顯示該器件的頂視圖， 圖2b顯示該器件沿A-A’的三維視圖，圖2c顯示該器件沿B-B’的剖視圖。例如，該器件類似圖Ia至Ic所述。因此，無需再討論共同的特征。在一實施例中，硬掩模層242設于鰭式結構120的頂部表面上。例如，該硬掩模層包括氮化硅。還可使用其它類型的介電硬掩模材料。該硬掩模用于將該柵極介電層分成位于該鰭式結構兩側的兩個柵極介電層138a、138b。該硬掩模的使用使得該晶體管具有雙柵極。該雙柵極的兩柵極可共同由單個柵極信號控制。提供雙柵極使設計者能夠較靈活地定義該些鰭式結構的寬度及高度。在其它實施例中，該雙柵極可獨立由兩個獨立的柵極信號控制。例如，在兩獨立柵極的情況下，該柵極可在頂部分離。該硬掩模可作為圖案化該柵極的蝕刻停止層。例如，利用該硬掩模作為拋光停止層，籍由拋光例如化學機械拋光(chemical mechanical polishing ;CMP)可移除該鰭式結構上方的該柵極部分。還可使用其它技術形成雙獨立柵極。圖3a至3c顯示器件100之另一實施例的不同視圖。圖3a顯示該器件的頂視圖， 圖北顯示該器件沿A-A’的三維視圖，圖3c顯示該器件沿B-B’的剖視圖。例如，該器件包括集成電路。本發明還可使用其它類型器件。圖3a至3c所示的該器件類似圖Ia至Ic所示。因此，無需再討論共同的特征。在一實施例中，將鰭式結構120分為第一部分和第二部分322、324。例如，該第一部分位于該第二部分下方。在一實施例中，該源/漏區設于該第二部分中。在一實施例中， 該第一部分與第二部分之間的接口 Ifs定義該源/漏區的底部。該接口 Ifs可設于該鰭式結構中的不同位置。例如，Ifs可位于該鰭式結構之該底端器件部分與頂端器件部分的接口附近(例如位于該介電層的頂部表面附近)。在其它實施例中，該第一部分與第二部分的接口可位于其它深度。例如，該第一部分與第二部分的接口可位于該介電層之表面或該鰭式結構的底端器件部分與頂端器件部分之接口的上方或下方。在一實施例中，反向摻雜阱374設于該鰭式結構底部下方的基板中。該反向摻雜阱包括第一極型摻雜，其與該源/漏區具有相同的極型。該反向摻雜阱設于具有第二極型摻雜的隔離阱108內。在一實施例中，該反向摻雜阱為輕摻雜阱或中等摻雜阱。例如，該反向摻雜阱的摻雜濃度約為IelOw原子/立方厘米。該反向摻雜阱還可具有其它摻雜濃度。 例如，該反向摻雜阱設于該鰭式結構下方，包括該源/漏區及該溝道下方。例如，其形成耗盡層上硅(silicon on depletion layer ；SODEL)器件。或者，該反向摻雜阱可設于該源/ 漏區下方而未設于該溝道下方。例如，其形成耗盡層上源/漏(source/drain on depletion layer ；SD0DEL)器件。該鰭式結構之該第一部分隔離該源/漏區與該反向摻雜阱。例如，該第一部分充當該源/漏區與該反向摻雜阱之間之該鰭式結構中的耗盡區。應當選擇該第一部分的高度以能夠使該源/漏區的耗盡區與該反向摻雜阱的耗盡區在零偏壓下合并。例如，在該源/ 漏區與反向摻雜阱之間的零偏壓下，其耗盡區合并。在一實施例中，應當選擇該下半部分的高度或該源/漏區與反向摻雜阱之間的距離(例如Ifs)，以提供在零偏壓下完全耗盡的耗盡區。該下半部分的高度或Ifs可取決于該反向摻雜阱和該源/漏區的摻雜。可基于該源 /漏區及該反向摻雜阱的摻雜調整該第一部分的高度，以提供完全耗盡區。籍由提供反向摻雜阱，該源/漏區的耗盡區可延伸至較深處，以增加其寬度，從而降低該器件的結電容(V在保持耗盡區的合并的同時，該反向摻雜阱與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該第一部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。在一些實施例中，圖3a至3c的器件可具有硬掩模層，如圖加至2c所述，以提供具有雙柵極的晶體管。圖如至42(顯示器件100之另一實施例的不同視圖。圖如顯示該器件的頂視圖， 圖4b顯示該器件沿A-A’的三維視圖，圖如顯示該器件沿B-B’的剖視圖。例如，該器件包括集成電路。本發明還可使用其它類型的器件。圖如至如中所示的器件類似圖Ia至Ic 所示。因此，無需再討論共同的特征。在一實施例中，鰭式結構120分為第一部分和第二部分322、324。例如，該第一部分位于該第二部分下方。在一實施例中，該源/漏區設于該第二部分中。在一實施例中，該第一部分與第二部分的接口 Ifs定義該源/漏區的底部。該接口 Ifs可設于該鰭式結構中的不同位置。例如，Ifs可位于該鰭式結構之該底端器件部分與頂端器件部分的接口附近。例如，Ifs可設于該介電層的頂部表面附近。在其它實施例中，該第一部分與第二部分的接口可位于其它深度。例如，該第一部分與第二部分的接口可位于該介電層之表面或該鰭式結構的底端器件部分與頂端器件部分之接口的上方或下方。將該第一部分分為第一上半部分427和第一下半部分425。該第一下半部分可作為該鰭式結構的底端部分，而該第一上半部分可作為該第一下半部分與該鰭式結構之第二部分之間的中間部分。反向摻雜區423設于該第一下半部分中。在一實施例中，該反向摻雜區設于該源/漏區及該溝道下方之鰭式結構的第一下半部分中。該反向摻雜區還可設于該源/漏接觸區下方。例如，其形成耗盡層上硅器件。該反向摻雜區包括第一極型摻雜，其與該源/漏區具有相同極型。在一實施例中， 該反向摻雜區可為輕摻雜至中等摻雜區。例如，該反向摻雜區的摻雜濃度約為IelOw原子 /立方厘米。該反向摻雜區還可具有其它摻雜濃度。在一實施例中，該摻雜濃度在該整個反向摻雜區內保持一致。例如，在該反向摻雜區的底部或附近不會發生摻雜變少的情況，從而降低隨機摻雜波動(random-dopant-fluctuation ；RDF)。該隨機摻雜波動不合期望地引起 Vt變化。例如，該第一上半部分為中間區域，其隔離該源/漏區與該反向摻雜區。例如，該第一上半部分充當該源/漏區與該第一下半部分中的該反向摻雜區之間的鰭式結構中的耗盡區。應當選擇該第一上半部分的高度，以能夠使該源/漏區的耗盡區與該反向摻雜區的耗盡區在零偏壓下合并。例如，在該源/漏區與該反向摻雜區之間的零偏壓下，其耗盡區合并。在一實施例中，應當選擇該第一上半部分的高度或該源/漏區與反向摻雜區之間的距離，以提供在零偏壓下完全耗盡的耗盡區。該第一上半部分的高度可取決于該反向摻雜阱和源/漏區的摻雜。可基于該源/漏區及該反向摻雜阱的摻雜調整該第一上半部分的高度，以提供完全耗盡區。籍由提供反向摻雜區，該源/漏區的耗盡區可延伸至較深處，以增加其寬度，從而降低該器件的結電容(V在保持耗盡區的合并的同時，該反向摻雜區與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該第一上半部分或中間部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。該反向摻雜區提供源/漏區設計的靈活性。在增加該耗盡區的寬度的同時，可以較大的靈活性設計定義該源/漏區之底部的該第一區域與第二區域的接口 IFS。例如，在保持該源/漏區與反向摻雜區之間的完全耗盡區的同時，調整該反向摻雜區的高度可增加或降低源/漏區的深度。例如，可籍由增加該反向摻雜區的高度提供具有較淺深度的源/漏區，或籍由降低該反向摻雜區的高度提供較深的源/漏區。例如，該鰭式結構包括具有良好或較高載流子遷移率的材料。在一實施例中，該鰭式結構包括結晶材料。該結晶材料可為重結晶的結晶材料。在其它實施例中，該結晶材料可為外延結晶材料。在一些實施例中，該鰭式結構可包括結晶材料與重結晶的結晶材料的組合。例如，該鰭式結構的其中一部分可為外延結晶材料，而另一部分可為重結晶的結晶材料。在一實施例中，該鰭式結構的第一下半部分可為外延結晶材料，而該第一上半部分及第二部分可為重結晶的結晶材料。該第一下半部分可為原位摻雜或籍由離子注入摻雜。本發明還可使用其它組態的結晶材料及重結晶材料。例如，該第一下半部分及第一上半部分可為外延結晶材料，而該第二部分包括重結晶的結晶材料。在一實施例中，該結晶材料包括硅。本發明還可使用其它類型的結晶材料。例如，該鰭式結構可包括鍺化硅、鍺或砷化鎵， 或各種結晶材料的組合，包括硅。在一些實施例中，圖如至如的器件可具有硬掩模層，如圖加至2c所述，以提供具有雙柵極的晶體管，或具有反向摻雜阱的晶體管，如圖3a至3c所述，或其組合。圖fe至5c顯示器件100之另一實施例的不同視圖。圖fe顯示該器件的頂視圖， 圖恥顯示該器件沿A-A’的三維視圖，圖5c顯示該器件沿B-B’的剖視圖。例如，該器件包括集成電路。本發明還可使用其它類型的器件。圖如至5(中所示的器件類似圖如至如所示。因此，無需再討論共同的特征。在一實施例中，將鰭式結構120分為第一部分和第二部分(121，122)，該第二部分設于該第一部分上方。在一實施例中，該源/漏區設于該鰭式結構的該第二部分中。例如， 該第一部分與第二部分的接口 Ifs可位于該介電層之表面附近。例如，該接口定義該源/漏區的底部。在其它實施例中，該第一部分與第二部分的接口可位于其它深度。例如，該第一部分與第二部分的接口可位于該介電層之表面的上方或下方。在一實施例中，該鰭式結構之該第一部分包括第一下半部分及第一上半部分425、 427。該第一下半部分可作為該鰭式結構的底端部分，而該第一上半部分可作為該鰭式結構之該第一下半部分與該第二部分之間的中間部分。在一實施例中，該第一下半部分425包括第一及第二反向摻雜區423a、423b。該第一及第二反向摻雜區設于該源/漏區下方的該第一下半部分中，在該溝道下方分離。該反向摻雜區還可設于該源/漏接觸區下方。例如， 其形成耗盡層上源漏器件。該反向摻雜區包括第一極型摻雜，其與該源/漏區的極型相同。在一實施例中，該反向摻雜區可為輕摻雜至中等摻雜區。例如，該反向摻雜區的摻雜濃度約為IelOw原子/ 立方厘米。該反向摻雜區還可具有其它摻雜濃度。在一實施例中，該摻雜濃度在整個反向摻雜區中保持一致。例如，在該反向摻雜區的底部或附近不會發生摻雜變少的情況，從而降低隨機摻雜波動。該中間部分或第一上半部分隔離該反向摻雜區與該源/漏區。在一實施例中，該中間部分充當該源/漏區與反向摻雜區之間的耗盡區。應當選擇該中間部分的高度，以能夠使該源/漏區的耗盡區與該反向摻雜區的耗盡區在該源/漏區與該反向摻雜區之間的零偏壓下合并。例如，應當選擇該中間部分的高度或該源/漏區與反向摻雜區之間的距離，以提供在零偏壓下完全耗盡的耗盡區。該中間部分的高度取決于該反向摻雜區及該源/漏區的摻雜。可基于該源/漏區及反向摻雜區的摻雜調整該中間部分的高度，以在該源/漏區與該反向摻雜區之間提供完全耗盡區。籍由提供反向摻雜區，該源/漏區的耗盡區可延伸至較深處，以增加其寬度，從而降低該器件的結電容(V在保持耗盡區的合并的同時，該反向摻雜區與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該中間部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。該反向摻雜區提供源/漏區設計的靈活性。在增加該耗盡區的寬度的同時，可以較大的靈活性設計定義該源/漏區之底部的該上半區域與下半區域的接口。例如，在保持該源/漏區與反向摻雜區之間的完全耗盡區的同時，調整該反向摻雜區的高度可增加或降低源/漏區的深度。例如，可籍由增加該反向摻雜區的高度提供具有較淺深度的源/漏區， 或籍由降低該反向摻雜區的高度提供較深的源/漏區。在一些實施例中，圖fe至5c的器件可具有硬掩模層，如圖加至2c所述，以提供具有雙柵極的晶體管，或具有反向摻雜阱的晶體管，如圖3a至3c所述，或其組合。圖6a至6g顯示形成器件或集成電路之流程600的剖視圖。請參照圖6a，提供基板105。該基板可包括硅基板，例如ρ型輕摻雜基板。本發明還可使用其它類型的基板，包括鍺化硅、鍺及III-V族半導體例如砷化鎵、磷化銦及砷化銦。該基板可制備有器件區。例如，該器件區作為一晶體管的區域。在一實施例中，該器件區作為鰭式場效晶體管的區域。盡管這里將該基板描述為具有一器件區，但應當理解， 該基板可包括眾數的器件區(未圖示)。該眾數器件區可包括不同類型的器件區。例如，該基板可包括針對存儲單元及邏輯器件的其它器件區。例如，該邏輯區可包括例如針對用于訪問存儲陣列之輔助器件的區域。另外，該邏輯區可包括其它類型器件，取決于所形成之集成電路的類型。例如，該邏輯區可包括針對不同電壓器件的區域。例如，該邏輯區可包括針對高壓器件，中壓器件，低壓器件或其組合的區域。本發明還可使用其它組態的邏輯區域。摻雜隔離阱108形成于該器件區中。在一實施例中，該隔離阱包括第二極型摻雜。 例如，該摻雜阱的深度約為0.05至0.5微米。該摻雜阱還可具有其它深度。該摻雜阱的摻雜濃度約為IO16至IO19原子/立方厘米。本發明還可設置具有其它深度和/或濃度的隔離阱。該具有第二極型摻雜的摻雜阱用于第一極型器件。在一實施例中，該摻雜阱包括針對η 型器件的P型摻雜阱。或者，該摻雜阱包括用于形成P型器件的η型摻雜阱。可藉由向該基板內注入具有理想劑量及能量的適當摻雜形成該摻雜阱。摻雜類型、劑量及能量可取決于要形成的器件的類型。例如，該摻雜阱用于隔離具有第一極型溝道的器件與具有第二極型溝道的器件。例如，P型摻雜隔離阱隔離η型溝道器件與P型溝道器件，或者η型摻雜隔離阱隔離P型溝道器件與η型溝道器件。在一實施例中，該隔離阱包括針對η型器件的ρ阱。還可針對ρ型器件形成η阱。可藉由離子注入形成該隔離阱。例如，可執行單次或多次注入形成該隔離阱。在一些實施例中，可執行兩次注入形成該隔離阱。本發明還可使用其它次數的注入形成該隔離阱。本發明還可使用其它技術形成該隔離阱。該基板可包括針對其它類型器件的其它類型器件區。例如，該基板可包括ρ型器件及η型器件，例如高、中、低電壓ρ型及η型器件。可針對該些器件提供不同類型的η型及 P型阱。可利用注入掩模藉由獨立的注入制程形成各阱。P型摻雜可包括硼(B)、鋁(Al)、 銦(In)或其組合，而η型摻雜可包括磷(P)、砷(As)、銻(Sb)或其組合。在該基板上形成介電層660。該介電層包括具有復數介電子層的介電堆迭。在一實施例中，該介電堆迭包括第一及第二介電子層160、661。例如，該第一介電子層為該堆迭的下介電子層，該第二介電子層為該堆迭的上介電子層。該些介電子層包括可相對彼此選擇性移除的材料。在一實施例中，該第一介電子層包括氧化硅，而第二介電子層包括氮化硅。在其它實施例中，該第一介電子層可包括氮化硅，而該第二介電子層包括氧化硅。本發明還可使用其它類型的介電層或堆迭。該下介電子層可包括復數下介電子層。在一些情況下，該上介電子層可包括復數上介電子層。這樣提供的介電層不止包括第一及第二子層。在此情況下，在上下介電子層接口處的介電子層由不同材料構成，下方的一層充當蝕刻停止層。在一實施例中，該下介電子層包括位于第一下介電子層上方的第二下介電子層。 該第二下介電子層可充當蝕刻停止層。該第一下介電子層可包括與該上介電子層相同或不同的材料，只要該第二下介電子層不同于該上介電子層即可。在一實施例中，該下介電子層包括位于氧化層上方的氮化層，而該上介電子層為氧化層，從而形成氧化層/氮化層/氧化層的介電堆迭。該氮化層可作為保護層防止，例如，氟化氫清洗中過度移除氧化層。該介電層還可具有其它組態。該介電層的總體高度Ht等于HfH2,其中，H1為該下介電子層的厚度，H2為該上介電子層的厚度。在一實施例中，Η2確定該器件的高度。例如，H2確定該鰭式器件的高度。高度吐約為10納米至100納米。在其它實施例中，吐約為20納米至80納米，或者20納米至50納米。至于H1,其約為30納米至500納米。在其它實施例中，H1約為30納米至100 納米。H1和H2還可具有其它數值。例如，可基于設計要求選擇H1及H2的數值。當該下介電子層包括多個層時，其總體厚度可為Hi。當該上介電子層包括多個層時，其總體厚度可為 H2。該上下介電子層的高度還可具有其它組態。在一些實施例中，使用H1與H2的接口確定該器件的高度。請參照圖6b，圖案化該介電層以形成開口 668，從而暴露該基板。該開口對應將要形成于該基板上的鰭片。在一實施例中，該開口包括位于該鰭片端部的源/漏接觸墊。可利用掩模及蝕刻技術實現該開口的圖案化。例如，可選擇性圖案化掩模，例如光阻，以形成開口，從而暴露該介電層中對應該開口的一部分。可執行非等向性蝕刻，例如反應離子蝕刻 (reactive ion etch ;RIE)移除該介電層的該暴露部分，從而形成該開口。該開口暴露該基板。為改善光刻精度，可在該光阻下方設置抗反射性涂層(anti-reflective coating ； ARC)。本發明還可使用其它技術圖案化該介電層。在圖案化該介電層后，可移除該掩模，包括抗反射涂層。使用用于形成該鰭片的鰭片層6 填充該開口，如圖6c所示。在一實施例中，該鰭片層包括半導體材料。較佳地，該半導體材料具有或潛在具有良好的載流子遷移率。例如，該開口由結晶材料或可結晶的材料填充。較佳地，該開口籍由單晶半導體材料填充或籍由可結晶形成單晶材料或大體結晶為單晶材料的半導體材料填充。在其它實施例中，該開口可由多晶材料填充。在一實施例中，該開口由硅填充。本發明還可使用其它類型的半導體材料。例如，該開口可由鍺化硅、鍺或砷化鎵或各結晶材料的組合填充。在其它實施例中，該開口可由多晶或非晶材料填充。多晶或非晶鰭式結構有利于薄膜應用。在一實施例中，在該基板上形成半導體層以填充并覆蓋該介電層。該半導體層包括非晶硅。例如，使用化學氣相沉積(chemical vapor deposition ；CVD)沉積該非晶硅層。 本發明還可使用其它類型的半導體層或沉積技術。在圖6d中，可移除該半導體層的多余材料。例如，移除該介電層上方及該開口上方的多余材料。在一實施例中，移除該多余材料包括平坦化制程，例如化學機械拋光 (chemical mechanical polishing ;CMP)。本發明還可使用其它類型的平坦化制程。例如， 可使用回焊制程。該平坦化制程在該介電層與填充該開口的半導體材料之間形成平坦的頂部表面。這樣形成鰭片120。在一實施例中，這樣形成具有接觸墊的鰭片。退火該非晶硅層以形成結晶硅層。例如，該退火重結晶該非晶硅層，從而形成單晶硅層或大致的單晶硅層。可使用不同類型的退火。例如，該退火可為熱退火、快速熱退火 (rapid thermal anneal ;RTA)或激光退火。在一實施例中，可在600°C至800°C下執行約 10至30分鐘退火。這樣形成結晶鰭片。在一實施例中，形成具有接觸墊的結晶鰭片。在一些情況下，該鰭片層可為多晶或非晶材料。在一些實施例中，可在移除多余材料以形成包括該介電層之表面的平坦表面之前
重結晶該非晶層。在替代實施例中，該開口由結晶半導體材料填充。在一實施例中，該開口由外延層填充。該外延層籍由選擇性外延生長(selective epitaxial growth ；SEG)形成。例如， 利用選擇性外延生長，籍由外延硅層填充該開口。在一些實施例中，可使用其它類型的外延層，例如鍺化硅、鍺、砷化鎵或氮化鎵。可形成該選擇性外延生長層以提供包括該介電層之頂部的平坦表面。在其它實施例中，例如，可在該介電層之頂部表面的稍下方形成該選擇性外延生長層。選擇性外延生長可用于控制超出H1與H2之接口之該外延層的上半部分的高度。 當該外延層與該介電層的頂部表面共面或大體共面時，該外延層之上半部分的高度約等于 H2。或者，當該外延層低于該介電層之頂部表面時，該外延層之上半部分的高度等于超出H1 與H2之接口之該外延層的生長。在一實施例中，該外延層過生長超出該介電層之頂部表面。例如，可使用化學機械拋光移除該過生長，以形成與該介電層共面的表面，這樣能夠使吐定義該器件的高度。在一些其它實施例中，可針對無過生長的情況使用化學機械拋光。例如，在該選擇性外延生長層生長至該介電層的頂部表面或低于該頂部表面的情況下，可使用化學機械拋光。不過，應當理解，對于此類實施例，化學機械拋光并非必要。如該選擇性外延生長層的頂部表面低于該介電層的頂部表面，該器件的高度由H1與吐的接口以及該選擇性外延生長層的生長確定。在其它實施例中，該鰭式結構可由外延材料與重結晶材料的組合形成。例如，該外延層形成于該鰭式結構的下半部分中，該重結晶材料形成于該鰭式結構的上半部分中。鰭式結構還可具有其它組態的外延材料及結晶材料。請參照圖6e，相對該第一介電子層選擇性移除該第二介電子層。這樣保留該基板上的第一介電子層160。例如，可籍由濕蝕刻實現該第二介電子層的選擇性移除。本發明還可使用其它技術，包括非等向性蝕刻，例如反應離子蝕刻。該第二介電子層的選擇性移除保留具有非選擇性蝕刻頂部表面之該第一介電子層。該鰭片的其中部分延伸超出該第一介電子層。例如，延伸于超出該第一介電子層的該鰭片部分的高度確定該器件高度。該器件的高度可等于H2或其它高度。例如，該器件的高度可由該鰭式結構的選擇性外延生長或該鰭式結構的過度拋光確定。在移除該第二介電子層后可選擇執行退火。例如，可在氫(H2)環境中執行該退火，以平滑化該鰭片并鈍化懸鍵。本發明還可使用其它類型的退火。如圖6f所示，在一實施例中，柵極氧化層638形成于該鰭式結構的外露表面上，包括接觸墊。例如，該柵極氧化層包括氧化硅。在一實施例中，該柵極氧化層由熱氧化形成。 可在氧化環境中，例如氧(O2)環境中執行該熱氧化。該熱氧化環境還可包括氮(N2)。這樣在該鰭式結構的表面上形成熱氧化硅層。還可形成其它類型的氧化硅或使用其它技術形成該柵極氧化層。例如，形成氧化柵極的制程可形成氮氧化硅(SiON)、二氧化鉿(HfO2)或氮氧硅鉿(HfSiON)或其它類型的柵極氧化層。例如，該柵極氧化層的厚度約為10埃至100 埃。該柵極氧化層還可具有其它厚度。柵極電極層632形成于該基板上，覆蓋該介電層及柵極氧化層。例如，該柵極電極層包括多晶硅。例如，可籍由化學氣相沉積形成該柵極電極層。例如，該柵極電極層的厚度約為400埃至1000埃。還可形成其它類型、厚度的柵極電極層或使用其它技術形成柵極電極層。例如，該柵極電極層可包括氮化鉭(TaN)、氮化鈦(TiN)或其它類型的柵極電極材料， 或可由原子層沉積(atomic Iayereddeposition ；ALD)或濺鍍技術形成。可摻雜該柵極層以降低電阻，調整Vt，調整工作功能或其組合。可基于設計要求適當選擇摻雜類型及濃度。可在形成過程中原位摻雜該柵極層，或在形成該柵極電極層之后， 籍由離子注入摻雜該柵極層。請參照圖6g，圖案化該柵極電極層及柵極氧化層，以形成柵極電極120位于柵極介電層138上方的柵極堆迭，其跨越鰭片120。圖案化該柵極電極層還可形成柵極接觸。可采用掩模及蝕刻技術形成該柵極堆迭。例如，可將圖案化的光阻掩模用作反應離子蝕刻的蝕刻掩模，從而形成該柵極堆迭。為改善光刻精度，可在該光阻下方提供抗反射涂層。還本發明可使用其它技術圖案化該介電層。在圖案化該基板形成該柵極堆迭后，可移除該掩模，包括該抗反射涂層。例如，該流程接著鄰近該柵極在該鰭式結構中形成源/漏區。該源/漏區包括第一極型摻雜。在一實施例中，例如，籍由離子注入形成輕摻雜源/漏延伸區。例如，可籍由注入第一極型摻雜形成該延伸區。可基于設計要求適當選擇該注入的制程參數，例如劑量及能量。在形成該延伸區之后，可在該柵極的側壁上形成柵極側間隙壁。例如，該柵極側間隙壁包括氮化硅。還可使用其它類型的間隙壁材料，例如氧化硅或氮氧化硅。為形成側間隙壁，在該基板上沉積間隙壁介電材料。可利用各種技術，例如等離子增強型化學氣相沉積(plasma enhanced chemical vapor deposition ；PECVD)形成該間隙壁。還可使用其它技術形成該間隙壁介電層或形成其它類型的間隙壁。隨后，籍由反應離子蝕刻非等向型蝕刻該間隙壁介電層，以移除水平部分，從而保留側壁上的非水平部分作為間隙壁。形成具有第一極型摻雜的重摻雜源/漏區。例如，籍由注入第一極型摻雜形成該重摻雜源/漏區。可基于設計要求適當選擇該注入的制程參數，例如劑量及能量。在一些實施例中，可在間隙壁形成后與形成該源/漏區一起形成該源/漏延伸區。可在該器件的接觸區上例如源/漏接觸及柵極接觸區上形成硅化接觸。例如，該流程接著形成介電層。該介電層可為金屬前介電(pre-metaldielectric) 層。可在該晶體管中形成與接觸墊的接觸。額外的制程可包括形成一個或多個互連層、最后鈍化、切單、組裝、封裝及測試。本發明還可使用其它制程。例如，在形成互連之前可形成其它組件，例如低壓、中壓以及高壓輸入/輸出器件。如前所述，該基板上的該介電層具有非選擇性蝕刻頂部表面。具有該非選擇性蝕刻頂部表面的該介電層能夠使整個晶圓之鰭式結構的頂端器件部分較好地保持一致。由于鰭式結構的頂端部分確定該器件的高度，因此降低該些鰭式結構的頂端部分的高度差異使整個晶圓具有更加一致的器件特性。圖7a至7b顯示形成器件或集成電路之流程700的一實施例的剖視圖。請參照圖 7a，提供經部分處理的基板105。該基板處于如圖6b所述的制程階段。因此，無需再討論共同的特征。例如，該基板制備有介電堆迭660，其開孔668對應例如具有接觸墊的鰭片。請參照圖7b，在基板105的隔離阱108的上半部分中形成反向摻雜阱374。該反向摻雜阱包括第一極型摻雜。該第一極型與隨后形成的器件源/漏區的極型相同，并與該隔離阱的極型相反。在一實施例中，該反向摻雜阱可為輕摻雜或中等摻雜阱。例如，該反向摻雜阱的摻雜濃度約為IelOw原子/立方厘米。該反向摻雜阱還可具有其它摻雜濃度。在一實施例中，籍由離子注入形成該反向摻雜阱。例如，該離子注入使用圖案化的介電堆迭作為注入掩模。可選擇該注入參數以形成具有理想深度及摻雜濃度的反向摻雜阱。例如，該反向摻雜阱為該開口下方的基板，其位于隨后形成的鰭式結構下方，包括源/ 漏區及溝道。這樣，例如，形成耗盡層上硅器件。在一替代實施例中，可在圖案化介電堆迭上設置注入掩模。該注入掩模具有開口暴露源/漏區下方的基板，但保護該器件的溝道區。利用該注入掩模執行離子注入，以在該介電層中的開口下方的基板中形成第一及第二反向摻雜阱。該第一及第二反向摻雜阱在該溝道區下方分離。這樣形成耗盡層上源漏器件。例如，在形成該反向摻雜阱后移除該注入掩模。該流程繼續執行圖6c以后的制程。在一實施例中，該鰭式結構分為第一部分及第二部分，該第一部分位于該第二部分下方。該第一部分作為耗盡層隔離該器件的該反向摻雜阱與該源/漏區。應當選擇該第一部分的高度，以能夠使該源/漏區的耗盡區與該反向摻雜阱的耗盡區在零偏壓下合并。例如，在該源/漏區與該反向摻雜阱之間的零偏壓下，其耗盡區合并。該第一部分的高度可取決于該反向摻雜阱及該源/漏區的摻雜。可基于該源 /漏區及反向摻雜阱的摻雜調整該第一部分的高度，以提供完全耗盡區。籍由提供一個或多個反向摻雜阱，該源/漏區的耗盡區可延伸至較深處以增加其寬度，從而降低該器件的結電容(V在保持耗盡區合并的同時，該反向摻雜阱與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該第一部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。圖至8b顯示形成器件或集成電路之流程800的剖視圖。請參照圖8a，提供經部分處理的基板105。該基板處于如圖6d所述的制程階段。因此，無需再討論共同的特征。 例如，該基板制備有介電堆迭660，鰭式結構120形成于開孔668中。該鰭式結構可包括源 /漏接觸墊。例如，該鰭式結構可包括結晶材料。該結晶材料可為外延結晶材料、重結晶的結晶材料或其組合。如圖所示，該鰭片與該介電層具有共面的頂部表面。在其它實施例中，該鰭式結構可包括多晶或非晶材料。多晶或非晶鰭式結構有利于薄膜應用。請參照圖8b，該鰭式結構分為第一部分及第二部分322、324。例如，該第一部分位于該第二部分下方。該第一部分及第二部分的接口 Ifs可定義隨后形成的源/漏區的底部。 接口 Ifs可設于該鰭式結構中的不同位置。如圖所示，Ifs可位于該第一介電子層160與第二介電子層661的接口上方。在其它實施例中，Ifs可位于該第一及第二介電子層的接口處或在其下方。該第一部分分為第一下半部分425及第一上半部分427。在一實施例中，在該鰭式結構之該第一部分的第一下半部分中形成反向摻雜區423。該反向摻雜區包括第一極型摻雜，其與該源/漏區具有相同極型。在一實施例中，該反向摻雜區可為輕摻雜或中等摻雜區。例如，該反向摻雜區的摻雜濃度約為IelOw原子/立方厘米。該反向摻雜區還可具有其它摻雜濃度。在一實施例中，籍由離子注入形成該反向摻雜區。例如，該介電堆迭可充當注入掩模。可選擇該注入參數以在該鰭式結構的第一下半部分中形成具有理想摻雜濃度的反向區。該反向摻雜區形成于隨后形成的源/漏區及溝道下方之鰭式結構的第一下半部分中。 例如，這樣形成耗盡層上硅器件。在一替代實施例中，在該介電堆迭及鰭式結構上設置注入掩模。圖案化該注入掩模以暴露源/漏區，同時保護溝道區。該注入掩模還可暴露源/漏接觸區。利用該注入掩模執行離子注入，以形成第一及第二反向摻雜區。該第一及第二反向摻雜區在該溝道區下方分離。保護該鰭式結構的溝道區免受注入形成耗盡層上源漏器件。例如，在形成該反向摻雜區后移除該注入掩模。該流程繼續執行圖6e以后的制程。例如，該流程包括移除該第二介電子層661，形成柵極及源/漏區。還可包括如前所述的其它步驟。例如，該第一上半部分為中間區域，其隔離該源/漏區與該反向摻雜區。例如，該第一上半部分充當該源/漏區與該第一下半部分中的反向摻雜區之間的鰭式結構中的耗盡區。應當選擇該第一上半部分的高度，以能夠使隨后形成的源/漏區的耗盡區與該反向摻雜區的耗盡區在零偏壓下合并。例如，在該源/漏區與該反向摻雜區之間的零偏壓下，其耗盡區合并。在一實施例中，應當選擇該第一上半部分的高度或該源/漏區與反向摻雜區之間的距離，以提供在零偏壓下完全耗盡的耗盡區。該第一上半部分的高度可取決于該反向摻雜區和源/漏區的摻雜。可基于該源/漏區及反向摻雜阱的摻雜調整該第一上半部分的高度，以提供完全耗盡區。籍由提供反向摻雜區，該源/漏區的耗盡區可延伸至較深處，以增加其寬度，從而降低該器件的結電容(V在保持耗盡區的合并的同時，該反向摻雜區與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該第一上半部分或中間部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。該反向摻雜區增加源/漏區設計的靈活性。在增加該耗盡區的寬度的同時，可以較大的靈活性設計定義該源/漏區之底部的該第一區域與第二區域的接口 IFS。例如，在保持該源/漏區與反向摻雜區之間的完全耗盡區的同時，調整該反向摻雜區的高度可增加或降低源/漏區的深度。例如，可籍由增加該反向摻雜區的高度提供具有較淺深度的源/漏區，或籍由降低該反向摻雜區的高度提供較深的源/漏區。在一些實施例中，如圖7a至7b所述，可在形成該鰭式結構之前設置反向摻雜阱。圖9a至9b顯示形成器件或集成電路之流程900的一實施例的剖視圖。請參照圖 9a，提供經部分處理的基板105。該基板處于如圖6b所述的制程階段。因此，無需再討論共同的特征。例如，該基板制備有介電堆迭660，其開孔668對應鰭式結構。該開口可包括源
/漏接觸墊。可將該開口虛擬分為第一部分及第二部分322、324。例如，該第一部分位于該第二部分下方。該第一部分與第二部分的接口 Ifs可定義隨后形成的源/漏區的底部。該接口 Ifs可設于該鰭式結構中的不同位置。如圖所示，Ifs可位于第一介電子層160與第二介電子層661的接口上方。在其它實施例中，Ifs可位于該第一介電子層與第二介電子層的接口處或其下方。該第一部分分為第一下半部分425和第一上半部分427。在一實施例中，外延結晶層423形成于該第一下半部分的開口中。在一些實施例中，該外延結晶層籍由選擇性外延生長形成。該外延結晶層摻雜第一極型摻雜，其與該源/ 漏區的極型相同，以形成反向摻雜區。在一實施例中，該反向摻雜區可為輕摻雜至中等摻雜。例如，該反向摻雜區的摻雜濃度約為IelOw原子/立方厘米。該反向摻雜區還可具有其它摻雜濃度。在一實施例中，該反向摻雜區可由原位摻雜該外延層形成。例如，該外延層于形成時進行原位摻雜。或者，該反向摻雜區籍由離子注入形成。例如，該介電堆迭可充當注入掩模。可選擇注入參數以在該鰭式結構的第一下半部分中形成具有理想摻雜濃度的反向區。 該反向摻雜區形成于該外延層中，其設于隨后形成的器件源/漏區及溝道的下方。該反向摻雜區還可形成于隨后形成的源/漏接觸區的下方。這樣，例如，形成耗盡層上硅器件。在一替代實施例中，可在該介電堆迭及未摻雜的外延層423上設置注入掩模。圖案化該注入掩模以暴露源/漏區，同時保護溝道區。該注入掩模還可暴露源/漏接觸區。利用該注入掩模執行離子注入，以在隨后形成的源/漏區下方而非溝道區下方形成第一及第二反向摻雜區。保護該鰭式結構的溝道區免于摻雜注入形成耗盡層上源漏器件。例如，在形成該反向摻雜區后移除該注入掩模。籍由在該開口的第一下半部分中原位摻雜該外延層或在其形成后注入摻雜，摻雜濃度在整個反向摻雜區中保持一致。例如，在該反向摻雜區的底部或附近不會發生摻雜變少的情況。其降低隨機摻雜波動。在一些實施例中，如圖7a至7b所述，可在形成該鰭式結構之前設置反向摻雜阱。在圖9b中，該流程繼續完成該鰭式結構的形成制程。例如，在該開口的第一上半部分及第二部分中形成該鰭式結構。該鰭式結構的剩余部分可包括外延結晶材料、重結晶的結晶材料或其組合，如圖6c至6d所述。例如，該第一上半部分和第二部分可為外延結晶材料，該第一上半部分和第二部分可為重結晶的結晶材料，或者該第一上半部分可為外延結晶材料，該第二部分可為重結晶的結晶材料。該鰭式結構還可使用其它組態的結晶材料。該流程繼續執行如圖6e以后的制程。例如，該流程包括移除該第二介電子層661， 形成柵極及源/漏區。還可包括如前所述的其它流程。例如，該第一上半部分可為中間區域，其隔離該源/漏區與該反向摻雜區。例如， 該第一上半部分充當該源/漏區與該第一下半部分中的反向摻雜區之間的鰭式結構中的耗盡區。應當選擇該第一上半部分的高度，以能夠使隨后形成的源/漏區的耗盡區與該反向摻雜區的耗盡區在零偏壓下合并。例如，在該源/漏區與該反向摻雜區之間的零偏壓下， 其耗盡區合并。在一實施例中，應當選擇該第一上半部分的高度或該源/漏區與反向摻雜區之間的距離，以提供在零偏壓下完全耗盡的耗盡區。該第一上半部分的高度可取決于該反向摻雜區和源/漏區的摻雜。可基于該源/漏區及反向摻雜區的摻雜調整該第一上半部分的高度，以提供完全耗盡區。籍由提供反向摻雜區，該源/漏區的耗盡區可延伸至較深處，以增加其寬度，從而降低該器件的結電容(V在保持耗盡區合并的同時，該反向摻雜區與該源/漏區之間的隔離越大，結電容G降低得越多。較佳地，應當在保持耗盡區合并的同時使該第一上半部分或中間部分的厚度盡可能大，以形成最大的耗盡寬度，使G降低最多。該反向摻雜區增加源/漏區設計的靈活性。在增加該耗盡區的寬度的同時，可以較大的靈活性設計定義該源/漏區之底部的該第一區域與第二區域的接口 IFS。例如，在保持該源/漏區與反向摻雜區之間的完全耗盡區的同時，調整該反向摻雜區的高度可增加或降低源/漏區的深度。例如，可籍由增加該反向摻雜區的高度提供具有較淺深度的源/漏區，或籍由降低該反向摻雜區的高度提供較深的源/漏區。圖IOa至IOc顯示形成器件或集成電路之流程1000的實施例的剖視圖。請參照圖10a，提供經部分處理的基板105。該基板處于如圖6d所述的制程階段。因此，無需再討論共同的特征。例如，該基板制備有介電堆迭660，鰭式結構120形成于開口 668中。該鰭式結構可包括源/漏接觸墊。例如，該鰭式結構可包括結晶材料。該結晶材料可為外延結晶材料、重結晶的結晶材料或其組合。如圖所示，該鰭片包括與該介電層共面的頂部表面。在其它實施例中，該鰭式結構可包括多晶或非晶材料。多晶或非晶鰭式結構有利于薄膜應用。在圖IOb中，在該鰭式結構120的上半部分上形成介電硬掩模439。在一實施例中，例如，籍由熱氧化形成該硬掩模。該硬掩模的厚度足以阻止隧穿效應，以隔離位于該結構之頂部表面上方的柵極部分與該鰭式結構的頂部表面。例如，該硬掩模的厚度約為20納米至50納米。該硬掩模還可具有其它厚度。在一實施例中，籍由氧化該鰭式結構的頂部表面及接觸墊形成該硬掩模。例如，在氧化環境中執行退火。例如，在氧環境中在約900°C下執行該退火。還可使用其它類型的硬掩模或使用其它技術在該鰭式結構的頂部表面上形成該硬掩模。例如，可籍由在該介電層上沉積硬掩模材料形成該硬掩模，其中，該鰭式結構包括低于該介電層之頂部表面的凹槽。該凹槽籍由選擇性外延生長或過度拋光該鰭式結構形成。可籍由拋光移除多余的硬掩模材料，并保留該鰭式結構上方的該硬掩模。在圖IOc中，移除第二介電子層661，并保留該基板上的第一介電子層160。例如，可籍由濕蝕刻相對該第一介電子層選擇性移除該第二介電子層。還可使用其它類型的技術例如反應離子蝕刻選擇性移除該第二介電子層。可在移除該第二介電子層后選擇執行退火。例如，在氫(H2)環境中執行該退火，以平滑化該鰭式結構、鈍化懸鍵。本發明還可使用其它類型的退火。在該鰭式結構的暴露側壁上形成柵極氧化層138a、138b，包括接觸墊。例如，該柵極氧化層包括氧化硅。在一實施例中，籍由在氧化環境例如氧環境中退火該基板形成該柵極氧化層。這樣，在該鰭式結構的側壁上形成熱氧化硅層。還可使用其它類型的柵極氧化層或使用其它技術形成柵極氧化層。該柵極氧化層的厚度例如約為0.6納米至3納米。該柵極氧化層還可具有其它厚度。該流程接著執行如圖6f以后的形成器件制程。籍由在該鰭式結構的頂部表面上提供硬掩模，可提供雙柵極鰭式場效晶體管。例如，其使設計者能夠較自由地設計具有不同寬度和高度的鰭式結構。在一替代實施例中，圖IOa至IOc的流程可納入形成圖6a至6g、7a至7b、8a至汕以及9a至9b所述的器件實施例的流程中。本發明可以其它特定形式實施而不背離本發明的精神或基本特征。因此，應當將上述實施例視為說明性質，而非意圖限制本發明。本發明的范圍由所附權利要求而非上述說明確定，并且本發明意圖包括權利要求的含義及范圍內的所有變更。
權利要求
1.一種形成器件的方法，包括提供基板，其制備有器件區，該器件區包括摻雜隔離阱，以及在該基板上方設置介電層，其中，該介電層包括位于第一介電子層上方的第二介電子層； 在該介電層中形成鰭式結構；移除該介電層的其中一部分，其中，移除該介電層之該部分保留該鰭式結構的上半部分延伸超出該第一介電子層的頂部表面； 形成跨越該鰭式結構的柵極；以及鄰近該柵極在該鰭式結構中形成摻雜源/漏區。
2.如權利要求1所述的方法，其中，該介電子層包括可相對彼此選擇性移除的材料。
3.如權利要求2所述的方法，其中該第一介電子層包括氧化硅，而該第二介電子層包括氮化硅，或者該第一介電子層包括氮化硅，而該第二介電子層包括氧化硅。
4.如權利要求1所述的方法，其中，該第一介電子層的厚度為H1,該第二介電子層的厚度為H2，其中，吐確定該器件區中器件的高度。
5.如權利要求1所述的方法，其中，形成該鰭式結構包括 在該介電層中形成開口，以暴露該基板的其中一部分；在該基板上方形成半導體層，以填充該開口并覆蓋該介電層；以及移除該介電層上方以及該開口上方的多余半導體層，以在該介電層與該開口中的該半導體層之間形成平坦的頂部表面。
6.如權利要求5所述的方法，其中，該半導體層包括非晶硅層。
7.如權利要求6所述的方法，進一步包括 對該非晶硅層執行退火，以形成結晶硅層。
8.如權利要求1所述的方法，其中，形成該鰭式結構包括 在該介電層中形成開口，以暴露該基板的其中一部分；使用外延層填充該開口的至少其中一部分，其中，該外延層籍由選擇性外延生長形成。
9.如權利要求8所述的方法，其中，該鰭式結構包括第一部分以及位于該第一部分上方的第二部分。
10.如權利要求9所述的方法，其中，該鰭式結構之該第一部分包括第一上半部分及第一下半部分。
11.如權利要求10所述的方法，其中該鰭式結構之該第一下半部分包括該外延層，以及該第一上半部分及第二部分包括外延結晶材料，重結晶的結晶材料或其組合。
12.如權利要求11所述的方法，進一步包括利用第一極型摻雜摻雜該外延層，以形成反向摻雜區。
13.如權利要求1所述的方法，進一步包括 形成反向摻雜區，以及其中，該反向摻雜區及源/漏區包括第一極型摻雜，該摻雜隔離阱包括第二極型摻雜。
14.如權利要求13所述的方法，其中，該反向摻雜區設于該摻雜隔離阱的上半部分中。
15.如權利要求14所述的方法，其中該反向摻雜阱設于該鰭式結構的下方，包括該源/漏區及該源/漏區之間的溝道下方，或者該反向摻雜阱設于該鰭式結構的下方，包括該源/漏區下方但不包括該源/漏區之間的溝道下方。
16.如權利要求13所述的方法，其中，該鰭式結構包括第一部分以及位于該第一部分上方的第二部分。
17.如權利要求16所述的方法，其中，該鰭式結構之該第一部分作為耗盡區隔離該反向摻雜區與源/漏區。
18.一種形成器件的方法，包括提供基板，其制備有器件區，該器件區包括摻雜隔離阱，以及在該基板上方設置介電層，其中，該介電層包括位于第一介電子層上方的第二介電子層； 在該介電層的開口中形成鰭式結構；相對該第一介電子層移除該第二介電子層，以保留該鰭式結構的其中一部分延伸超出該第一介電子層的頂部表面；形成跨越該鰭式結構的柵極；以及鄰近該柵極在該鰭式結構中形成摻雜源/漏區。
19.如權利要求18所述的方法，包括在該鰭式結構的上半部分上形成介電硬掩模。
20.一種器件，包括基板，其頂部表面上制備有介電層，其中，該介電頂部表面包括非選擇性蝕刻介電頂部表面；鰭式結構，設于該介電層中之該基板上，其中，該鰭式結構包括底部及頂部，該頂部延伸超出該非選擇性蝕刻介電頂部表面；以及其中，該頂部確定器件高度以及該非選擇性蝕刻頂部表面降低整個晶圓上鰭式結構的高度變化。
全文摘要
一種改善之鰭式場效晶體管，該鰭式晶體管包括位于基板表面上的介電層，用于隔離該晶體管之柵極與該基板。該介電層包括非選擇性蝕刻表面以制造鰭式結構的頂部，從而使該些鰭式結構在整個晶圓上具有降低的高度變化。該鰭式晶體管還可包括至少位于源/漏區下方的反向摻雜區，以降低寄生電容，提升性能。
文檔編號H01L29/78GK102543753SQ20111044288
公開日2012年7月4日 申請日期2011年12月12日 優先權日2010年12月29日
發明者J·G·李, 卓榮發, 郭克文, 陳忠鋒 申請人:新加坡商格羅方德半導體私人有限公司