接觸孔的制作方法

專利名稱：接觸孔的制作方法
技術領域：
本發明涉及半導體制造技術領域，尤其涉及一種接觸孔的制作方法。
技術背景
隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的數據存儲量以及更多的功能，晶片朝向更高的元件密度、高集成度方向發展，金屬氧化物半導體器件(M0Q的柵極變得越來越細且長度變得較以往更短。半導體器件的制造技術將會進入Ilnm工藝節點。其中，接觸孔工藝最具挑戰。到目前為止，公開發表的關于Ilnm器件的報道很少，即使是實驗室器件也是如此。光刻能力是Ilnm技術節點上一項重要的指標。
專利申請號為200510055489. 3的中國專利公開了一種自對準接觸孔的制造方法。圖1 圖4為該專利公開的自對準接觸孔的制造方法各步驟相應的結構的剖面示意圖。
如圖1所示，首先提供一半導體基板100，在半導體基板100上形成有多個柵極結構，其中所述柵極結構通過堆疊的第一硬掩模層102和柵導電層101形成，在所述形成有柵極結構的半導體基板100上形成刻蝕阻擋層103，在所述刻蝕阻擋層103上形成絕緣層 104。
如圖2所示，通過化學機械拋光平坦化所述絕緣層104，并使所述第一硬掩模層 102上的刻蝕阻擋層103露出。在所述絕緣層104上形成第二硬掩模層105，在所述第二硬掩模層105上旋涂光刻膠106并通過曝光顯影形成接觸孔圖案。
結合如圖3所示，刻蝕所述第二硬掩模層105將所述光刻膠106中的接觸孔圖案轉移到第二硬掩模層105中，移除所述光刻膠106。
結合如圖4所示，以第二硬掩模層105作為阻擋層，刻蝕所述絕緣層104形成接觸孔107，刻蝕至柵極結構之間的基板上的刻蝕阻擋層103露出為止。同時，第二硬掩模層105 作為犧牲層也被刻蝕掉。
現有技術中接觸孔107的尺寸受光刻工藝的限制。如采用現有技術中最先進的光刻機(浸沒式ArF光刻機)得到的接觸孔的最小半間距尺寸是55nm。為了得到尺寸為半間距為22nm的接觸孔107 (相應SRAM面積處于Ilnm技術節點)，采用現有技術就無法實現。
因此，如何形成更小尺寸的接觸孔就成為本領域技術人員亟待解決的問題。 發明內容
本發明解決的問題是提供一種更小尺寸的接觸孔的制作方法。
為解決上述問題，本發明提供了一種接觸孔的制作方法，包括
提供半導體襯底；
在所述半導體襯底上依次形成介質層和第一緩沖層；
在所述第一緩沖層上形成多個線型的第一硬掩模層圖案；
在所述第一硬掩模層圖案和所述第一緩沖層上形成第二緩沖層；4
在所述第二緩沖層上形成多個線型的第二硬掩模層圖案；所述第二硬掩模層圖案和所述第一硬掩模層圖案未重疊的區域形成多個接觸孔圖案；
在所述第一硬掩模層圖案和第二硬掩模層圖案上形成與待形成的接觸孔對應的光刻膠圖案；
以所述光刻膠圖案、第二硬掩模層圖案和第一硬掩模層圖案為掩模，依次刻蝕所述第二緩沖層和第一緩沖層至露出介質層，形成第一緩沖層圖案；
將第一緩沖層圖案轉移到介質層中，形成介質層圖案，且去除所述第一緩沖層圖案。
可選地，所述第一緩沖層的材料與所述第二緩沖層的材料相同。
可選地，所述第一緩沖層與所述介質層的刻蝕選擇比小于或等于2。
可選地，所述介質層的材料包括二氧化硅；所述第一緩沖層的材料包括多晶硅或氮化硅。
可選地，所述第一硬掩模層圖案的材料與所述第二硬掩模層圖案的材料相同。
可選地，所述第一緩沖層與所述第一硬掩模層圖案的刻蝕選擇比大于或等于10。
可選地，所述第一緩沖層的材料包括多晶硅或氮化硅；所述第一硬掩模層圖案的材料包括二氧化硅。
可選地，所述介質層的厚度范圍包括450A至1500A。
可選地，所述第一硬掩模層圖案的厚度范圍包括100A~500A。
可選地，所述第一硬掩模層圖案采用自對準式雙重曝光光刻工藝形成。
可選地，所述第二硬掩模層圖案采用自對準式雙重曝光光刻工藝形成。
可選地，去除所述第一緩沖層圖案的步驟包括在包括多個接觸孔的介質層圖案中填充保護層；刻蝕去除所述第一緩沖層圖案；去除所述保護層。
可選地，所述第一硬掩模層圖案為縱向排布的直線。
可選地，所述第二硬掩模層圖案為橫向排布的直線。
可選地，所述光刻膠圖案的材料為負性或者正性光刻膠。
可選地，所述光刻膠圖案采用二次光刻工藝形成。
與現有技術相比，本發明具有以下優點
1)本發明提供了一種接觸孔的制作方法，先采用兩維的線在第一緩沖層中形成接觸孔圖案，進而將第一緩沖層中的接觸孔圖案轉移至介質層中，最終實現了在介質層中形成多個接觸孔。由于線的尺寸可以做的很小，本發明中線的尺寸決定接觸孔的尺寸，且線的形成工藝比較簡單、成本低，因此最終可以簡單地形成尺寸比較小的接觸孔。
2)可選方案中，采用自對準式雙重曝光光刻工藝形成第一硬掩模層圖案或/和第二硬掩模層圖案，從而可以使形成的線寬及線間距是光刻機技術節點的一半。
3)可選方案中，采用二次光刻工藝在第一緩沖層中形成任意接觸孔圖案(即大洞對小洞工藝)，進一步減小了現有光刻機技術節點的限制，且形成的接觸孔不存在套刻誤差。


圖1至圖4是現有一種自對準接觸孔的制造方法相應結構的剖面示意圖5是本發明實施方式中接觸孔的制作方法的流程示意圖6至圖41是本發明實施例一中接觸孔的制作方法的示意圖42至圖43是本發明實施例二中接觸孔的制作方法的示意圖。
具體實施方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。
正如背景技術部分所述，現有技術中接觸孔的尺寸受光刻工藝技術節點的限制， 光刻工藝技術節點的尺寸等于接觸孔的最小尺寸。具體地，采用現有技術中最先進的光刻機(浸沒式ArF光刻機)得到的接觸孔的最小半間距尺寸是55nm。
針對上述缺陷，發明人經過研究發現現有技術中線(line)的制作方法比接觸孔 (hole)的制作方法簡單，且線的極限尺寸可以小于接觸孔的極限尺寸，因此可以通過線來形成接觸孔，最終可以減小接觸孔的尺寸。
下面結合附圖進行詳細說明。
參考圖5所示，本發明提供了一種接觸孔的制作方法，包括
步驟Si，提供半導體襯底；
步驟S2，在所述半導體襯底上依次形成介質層和第一緩沖層；
步驟S3，在所述第一緩沖層上形成多個線型的第一硬掩模層圖案；
步驟S4，在所述第一硬掩模層圖案和所述第一緩沖層上形成第二緩沖層；
步驟S5，在所述第二緩沖層上形成多個線型的第二硬掩模層圖案；所述第二硬掩模層圖案和所述第一硬掩模層圖案未重疊的區域形成多個接觸孔圖案；
步驟S6，在所述第一硬掩模層圖案和第二硬掩模層圖案上形成與待形成的接觸孔對應的光刻膠圖案；
步驟S7,以所述光刻膠圖案、第二硬掩模層圖案和第一硬掩模層圖案為掩模，依次刻蝕所述第二緩沖層和第一緩沖層至露出介質層，形成第一緩沖層圖案；
步驟S8，將第一緩沖層圖案轉移到介質層中，形成介質層圖案，且去除所述第一緩沖層圖案。
本發明在真正要形成接觸孔的介質層(Real hole layer)上形成緩沖層(buffer layer)，進而利用兩維QD)的線來形成接觸孔圖案，先將接觸孔圖案形成在緩沖層 (buffer hole layer)中，再將緩沖層中的接觸孔圖案轉移到介質層中。
其中，所述接觸孔可以是半導體制造技術領域中任意的洞。具體地，其可以用于形成柵極、接觸插塞等。
其中，所述接觸孔位于所述介質層中，因此所述介質層可以是任意的層間介質層 (ILD)。
實施例一
首先，參考圖6所示，提供半導體襯底100。
所述半導體襯底100可以是硅或者硅鍺，所述半導體襯底100中可以包括MOS管等器件，還可以包括用于實現電連接的金屬導線，本發明對此不作限制。
接著，參考圖7所示，在所述半導體襯底100上形成介質層200。
其中，所述介質層200的材料可以為二氧化硅(SiO2)。所述介質層200的形成工藝對于本領域的技術人員是熟知的，在此不再贅述。
其中，所述介質層200的厚度范圍可以包括450A至1500A,如450A、 900A、1200A 或1500A。
接著，參考圖8所示，在所述介質層200上形成第一緩沖層300。
所述第一緩沖層300與所述介質層200的刻蝕選擇比越小越好，從而可以減小第一緩沖層300的厚度，進而可以提高后續刻蝕的速率。本實施例中所述第一緩沖層300與所述介質層200的刻蝕選擇比可以小于或等于2。
其中，刻蝕選擇比是指刻蝕兩種不同材料的刻蝕速率的比值；刻蝕速率是指刻蝕單位時間內刻蝕某種材料的速率。
作為一個例子，所述第一緩沖層300與所述介質層200的刻蝕選擇比可以為1， 從而第一緩沖層300的厚度等于或稍微大于所述介質層200的厚度即可。具體地，所述第一緩沖層300的材料可以為多晶硅(poly)，其厚度范圍也包括450A至1500A,如 450A、900A、1200A或1500A。
作為另一個例子，所述第一緩沖層300與所述介質層200的刻蝕選擇比可以為 1/3，從而第一緩沖層300的厚度等于或稍微大于所述介質層200的三分之一厚度即可。 具體地，所述第一緩沖層300的材料可以為氮化硅(SiN)，其厚度范圍可以包括150A至 500A ,如150A、300A、400A或500A。
所述第一緩沖層300可以采用物理氣相沉積(PVD)或化學氣相沉積(CVD)等方法形成，其不限制本發明的保護范圍。
接著，參考圖9所示，在所述第一緩沖層300上形成第一硬掩模層400。
所述第一緩沖層300與所述第一硬掩模層400的刻蝕選擇比越大越好，從而在后續刻蝕未被第一硬掩模層400覆蓋的第一緩沖層300時，可以保護第一硬掩模層400不被同時腐蝕。本實施例中所述第一緩沖層300與所述第一硬掩模層400的刻蝕選擇比可以大于或等于10，如:10,50或100等。
其中，所述第一硬掩模層400的材料具體可以為二氧化硅(SiO2)。
其中，所述第一硬掩模層400的厚度范圍可以包括100A~500A，如 100 A、250A或500A。
需要說明的是，雖然第一硬掩模層400和介質層200的材料都可以是二氧化硅，但當選用不同的刻蝕氣體進行刻蝕時，則這兩層與第一緩沖層300的刻蝕選擇比差別很大， 其對于本領域的技術人員是熟知的，在此不再贅述。
接著，參考圖10所示，在所述第一硬掩模層400上形成第一光刻膠層500。
所述第一光刻膠層500可以是任意的光刻膠材料，其對此不作限制。
接著，參考圖11所示，對所述第一光刻膠層500進行圖案化處理，形成包括多個縱向排布的第一光刻膠圖案500a。
本實施例中所述第一光刻膠圖案500a可以為直線圖案。
接著，參考圖12所示，以所述第一光刻膠圖案500a為掩模，刻蝕所述第一硬掩模層400，即將第一光刻膠圖案500a轉移到第一硬掩模層400上，并可以采用灰化工藝去除所述第一光刻膠圖案500a。刻蝕后的第一硬掩模層包括多個縱向排布的第一硬掩模層圖案 400a。
本實施例中所述第一硬掩模層圖案400a為直線，相鄰的第一硬掩模層圖案400a 之間的距離為D。
相鄰所述第一硬掩模層圖案400a之間的距離D決定后續形成的接觸孔的尺寸。為了得到盡可能小的接觸孔，相鄰所述第一硬掩模層圖案400a之間的距離D也應盡可能小。
優選地，本實施例可以采用自對準式雙重曝光光刻(SADP，Spacer or self-aligned double-patterning)工藝形成，從而可以使光刻機的技術節點縮小一半。其大致包括以下步驟
參考圖13所示，在形成第一光刻膠圖案500a之前，在第一硬掩模層400上依次第一阻擋層410、第三硬掩模層430和第二阻擋層450 ；然后在第二阻擋層450上形成第一光刻膠圖案500a。所述第一光刻膠圖案500a是縱向的直線。
參考圖14所示，以所述第一光刻膠圖案500a為掩模，依次刻蝕所述第二阻擋層 450和第三硬掩模層430，以將第一光刻膠圖案500a轉移到第二阻擋層450和第三硬掩模層430上，形成第二阻擋層圖案450a和第三硬掩模層圖案430a，并去除所述第一光刻膠圖案 500a。
參考圖15所示，去除所述第二阻擋層圖案450a ；采用現有的側墻工藝在每個所述第三硬掩模層圖案430a的側面形成側墻480。
參考圖16所示，去除所述第三硬掩模層圖案430a。
參考圖17所示，以所述側墻480為掩模，刻蝕所述第一阻擋層410和第一硬掩模層400，形成第一阻擋層圖案410a和第一硬掩模層圖案400a。
參考圖18所示，依次去除所述側墻480和第一阻擋層圖案410a，形成位于第一緩沖層300上的第一硬掩模層圖案400a。
當采用光刻機最多只能在第二阻擋層450上形成兩個第一光刻膠圖案500a時，通過上述SADP工藝中，最終可以在第一緩沖層300上形成四個第一硬掩模層圖案400a，從而減小了線之間的距離，使得第一硬掩模層圖案400a的寬度是光刻機技術節點的一半，且相鄰第一硬掩模層圖案400a之間的距離也可以減小一半。
本實施例中形成了四個第一硬掩模層圖案400a，其僅為舉例，所述第一硬掩模層圖案400a的數量可以是大于1的任意整數。
接著，參考圖19所示，在所述第一硬掩模層圖案400a和第一緩沖層300上形成第二緩沖層600。
所述第二緩沖層600覆蓋所述第一硬掩模層圖案400a，即第一硬掩模層圖案400a 的上表面與第二緩沖層600的上表面之間存在一定距離差，從而第二緩沖層600可以將第一硬掩模層圖案400a和后續形成的第二硬掩模層圖案隔離開。
所述第二緩沖層600的材料可以與第一緩沖層的材料相同，其厚度(即從第一緩沖層300的上表面至第二緩沖層600上表面之間的距離)也可以包括450A至1500A,如 450A、900A、1200A或1500A。
所述第二緩沖層600與所述介質層200的刻蝕選擇比也可以小于或等于2，其與第一緩沖層300相同，在此不再贅述。
接著，參考圖20所示，在所述第二緩沖層600上形成第二硬掩模層700。
所述第二硬掩模層700的材料可以與所述第一硬掩模層400的材料相同。
所述第二硬掩模層700的厚度范圍可以包括100A~500A，如100 Α、25θΑ或 500A。具體地，所述第二硬掩模層700的厚度與所述第一硬掩模層400的厚度可以相同，也可以不同。
所述第一緩沖層300或第二緩沖層600與所述第二硬掩模層700的刻蝕選擇比越大越好，從而在后續刻蝕未被第二硬掩模層700覆蓋的第一緩沖層300或第二緩沖層600 時，可以保護第二硬掩模層700不被同時腐蝕。本實施例中所述第一緩沖層300或第二緩沖層600與所述第二硬掩模層700的刻蝕選擇比可以大于或等于10，如10、50或100等。 具體可以參考第一硬掩模層400，在此不再贅述。
接著，參考圖21所示，在所述第二硬掩模層700上形成第二光刻膠層800。
本發明同樣不限制第二光刻膠層800的材料。
接著，參考圖22所示，對所述第二光刻膠層800進行光刻處理，形成多個橫向排布的第二光刻膠圖案800b。
所述第二光刻膠圖案800b可以為直線，從而第二光刻膠圖案800b與第一硬掩模層圖案400a相互垂直。
接著，結合參考圖23所述，以第二光刻膠圖案800b為掩模，刻蝕所述第二硬掩模層700，形成第二硬掩模層圖案700b，并去除第二光刻膠圖案800b。從而將第二光刻膠圖案 800b轉移到了第二硬掩模層700。
本實施例以三個所述第二硬掩模層圖案700b為例，即形成了三個橫向排布的直線。在本發明的其他實施例中，所述第二硬掩模層圖案700b的數量還可以是其他大于1的整數。
需要說明的是，所述第二硬掩模層圖案700b也可以采用SADP工藝形成，具體可以參考第一硬掩模層圖案400a的形成過程，在此不再贅述。
本實施例中相鄰的第二硬掩模層圖案700b之間的距離為d，其同樣也決定了接觸孔的尺寸。
此時，參考圖M所示，所述第一硬掩模層圖案400a和第二硬掩模層圖案700b的非重疊區域形成多個接觸孔圖案，且接觸孔圖案的尺寸由相鄰第一硬掩模層圖案400a之間的距離D和相鄰第二硬掩模層圖案700b之間的距離d共同決定。
需要說明的是，本實施例中還可以使所述第一硬掩模層圖案400a為橫向排布的直線，所述第二硬掩模層700b為縱向排布的直線；所述第二硬掩模層圖案700b和所述第一硬掩模層圖案400a也可以是向其他方向排布的直線，其都在本發明的保護范圍內。所述第一硬掩模層圖案400a和所述第二硬掩模層圖案700b交叉以形成多個接觸孔圖案。
參考圖25所示，本實施例需要在介質層中形成三個接觸孔，三個接觸孔的具體位置分別對應第一接觸孔圖案201、第二接觸孔圖案202和第三接觸孔圖案203。由于第一接觸孔圖案201和第二接觸孔圖案202的間距比較近，從而在曝光的過程中，第一接觸孔圖案 201和第二接觸孔圖案202中所透過的曝光光線可能會相互迭加或抵消，使得所獲得的對應的光刻圖形中，本不該有圖案的位置出現了圖案，產生了橋接。而在其它情況下，還可能出現光刻圖形中本該有圖案的位置，圖案卻未曝光成功等現象。
針對上述問題，本實施例采用二次光刻工藝在第一緩沖層300中形成上述三個接觸孔圖案。按照光刻設備的分辨率，將待形成的接觸孔圖案拆分成兩部分，每部分分別采用一次光刻工藝形成，每次曝光的關鍵尺寸都大于光刻設備的分辨率。需要說明的是，在本發明的其他實施例中，當形成的接觸孔圖案的間距比較遠時，可以采用一次光刻工藝形成；當形成的接觸孔比較多且間距比較近時，還可以采用三次及三次以上光刻工藝形成，其不限制本發明的保護范圍。
具體地，本實施例通過第一次光刻工藝在第一緩沖層300中形成第一接觸孔圖案 201和第三接觸孔圖案203，通過第二次光刻工藝在第一緩沖層300中形成第二接觸孔圖案 202。具體過程如下
首先，參考圖沈所示，在所述第二緩沖層600和所述第二硬掩模層圖案700b上形成第三光刻膠層910。
其中，所述第三光刻膠層910的材料可以為負性或者正性光刻膠。
接著，對所述第三光刻膠層910進行第一光刻工藝，形成第三光刻膠圖案910c。所述第三光刻膠圖案910c對應第一接觸孔圖案201和第三接觸孔圖案203。其中，形成與第一接觸孔圖案201對應的第三光刻膠圖案910c的過程可結合參考圖27和圖觀所示。
所述第三光刻膠圖案910c相對于接觸孔圖案為大洞，所述接觸孔為小洞，本實施例就是采用了“大洞對小洞”的技術，以最終在介質層200中形成接觸孔。
接著，以所述第三光刻膠圖案910c為掩模，刻蝕所述第二緩沖層600;當露出第二硬掩模層圖案700b或第一硬掩模層圖案400a時，同時以所述第三光刻膠圖案910c和第二硬掩模層圖案400a或/和第一硬掩模層圖案400a為掩模，依次刻蝕所述第二緩沖層600 和第一緩沖層300至露出介質層200。
此時，將第三光刻膠圖案910c轉移到第一緩沖層300中。即第一緩沖層300中形成了第一接觸孔圖案201和第三接觸孔圖案203。其中，在第一緩沖層300中形成第一接觸孔圖案201的過程可結合參考圖四和圖30。
需要說明的是，在刻蝕第二緩沖層600和第一緩沖層300的過程中，部分第三光刻膠圖案910c、部分第二硬掩模層圖案700b和部分第一硬掩模層圖案400a也會被腐蝕，其對于本領域的技術人員是熟知的，在此不再贅述。
接著，結合參考圖31和圖32所示，去除第三光刻膠圖案910c，在所述第二緩沖層 600、第二硬掩模層圖案400a和介質層200上形成第四光刻膠層，且進行第二次光刻工藝， 形成第四光刻膠圖案930d。所述第四光刻膠圖案930d對應第二接觸孔圖案202。
其中，可以采用灰化工藝去除第三光刻膠圖案910c。
所述第四光刻膠圖案930d同時覆蓋了第一緩沖層300中已形成的第一接觸孔圖案201和第三接觸孔圖案203，以保護第一接觸孔圖案201和第三接觸孔圖案203不被后續工藝破壞。
所述第四光刻膠圖案930d對應的為大洞，其與第三光刻膠圖案910c類似。
接著，結合參考圖33和34所示，以所述第四光刻膠圖案930d為掩模，刻蝕所述第二緩沖層600 ；露出所述第二硬掩模層圖案700b或第一硬掩模層圖案400a之后，同時以所10述第二緩沖層600和第二硬掩模層圖案700b或/和第一硬掩模層圖案400a為掩模，刻蝕所述第二緩沖層600和第一緩沖層300至露出介質層200。
此時，將第四光刻膠圖案930d轉移到第一緩沖層300中。即第一緩沖層300中又形成了第二接觸孔圖案202，即形成了包括三個接觸孔圖案的緩沖層圖案。
需要說明的是，在刻蝕第二緩沖層600和第一緩沖層300的過程中，部分第四光刻膠圖案930d、部分第二硬掩模層圖案700b和部分第一硬掩模層圖案400a也會被腐蝕，其對于本領域的技術人員是熟知的，在此不再贅述。
至此，采用二次光刻工藝在第一緩沖層300中形成了三個接觸孔。雖然第一次光刻工藝產生的大洞和第二次光刻工藝產生的大洞可能會產生套刻誤差，但是由于小洞是自對準工藝形成的，因此最終形成的小洞不會產生套刻誤差。
接著，結合參考圖35和圖36所示，去除第四光刻膠圖案930d。
具體地，可以采用灰化工藝去除所述第四光刻膠圖案930d。
接著，結合參考圖37和圖38所示，以第二緩沖層600、第二硬掩模層圖案700b和第一硬掩模層400a為掩模，刻蝕介質層200至露出半導體襯底100。
其中，所述第二緩沖層600、第二硬掩模層圖案700b、第一硬掩模層400a和部分第一緩沖層300在刻蝕介質層200的過程中也可以被腐蝕，只剩下部分第一緩沖層300。
接著，結合參考圖39和圖40所示，去除所述第一緩沖層300。
具體地，去除所述第一緩沖層300的步驟可以包括在所述接觸孔中填充保護層； 刻蝕去除所述第一緩沖層300 ；去除所述保護層。
其中，所述保護層的材料可以為底部抗反射層(BARC層)，其不限制本發明的保護范圍。
本實施例最終在介質層200中形成了如圖41所示的三個接觸孔，即形成了介質層圖案。
至此，采用兩維的直線形成了多個接觸孔。所述接觸孔深寬比的取值范圍可以大于或等于1且小于或等于5。
需要說明的是，在本發明的其他實施例中，形成第一緩沖層300中接觸孔圖案的兩維線還可以是其他形狀，如曲線，只要能形成接觸孔圖案的兩維線均在本發明的保護范圍內。
本實施例采用大洞對小洞的工藝可以形成任意位置的接觸孔。
實施例二
與實施例一相比，本實施例在形成圖23所示的結構后，為了在介質層中形成1個或多個接觸孔，繼續包括以下步驟
首先，參考圖42所示，在所述第二緩沖層600和所述第二硬掩模層圖案700b上形成第五光刻膠層950。
其中，所述第五光刻膠層950的材料可以為正性光刻膠或負性光刻膠。
接著，參考圖43所示，采用一次光刻工藝，形成第五光刻膠圖案950e。
需要說明的是，圖43所示的第五光刻膠圖案950e僅為舉例，其不限制本發明的保護范圍。
接著，以所述第五光刻膠圖案為掩模、第二硬掩模層圖案和第一硬掩模層圖案為掩模，刻蝕所述第二緩沖層和所述第一緩沖層至露出介質層，從而在第一緩沖層中形成待形成的接觸孔圖案，即形成了第一緩沖層圖案。
需要說明的是，在刻蝕第二緩沖層和第一緩沖層的過程中，第五光刻膠圖案、部分第二硬掩模層圖案、部分第一硬掩模層圖案和部分第二緩沖層也會被腐蝕，其對于本領域的技術人員是熟知的，在此不再贅述。
接著，以剩余的第二硬掩模層圖案、剩余的第一硬掩模層圖案、剩余的第二緩沖層和第一緩沖層為掩模，刻蝕所述介質層至露出半導體襯底，從而在介質層中形成待形成的接觸孔圖案，即形成了介質層圖案。
需要說明的是，在刻蝕介質層的過程中，剩余的第二硬掩模層圖案、剩余的第一硬掩模層圖案、剩余的第二緩沖層和部分第一緩沖層也會被腐蝕。
最后，去除剩余的第一緩沖層，具體可參考實施例一。
本實施例工藝簡單，且同樣采用兩維的線形成了尺寸比較小的接觸孔。
雖然本發明已以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種接觸孔的制作方法，其特征在于，包括提供半導體襯底；在所述半導體襯底上依次形成介質層和第一緩沖層；在所述第一緩沖層上形成多個線型的第一硬掩模層圖案；在所述第一硬掩模層圖案和所述第一緩沖層上形成第二緩沖層；在所述第二緩沖層上形成多個線型的第二硬掩模層圖案；所述第二硬掩模層圖案和所述第一硬掩模層圖案未重疊的區域形成多個接觸孔圖案；在所述第一硬掩模層圖案和第二硬掩模層圖案上形成與待形成的接觸孔對應的光刻膠圖案；以所述光刻膠圖案、第二硬掩模層圖案和第一硬掩模層圖案為掩模，依次刻蝕所述第二緩沖層和第一緩沖層至露出介質層，形成第一緩沖層圖案；將第一緩沖層圖案轉移到介質層中，形成介質層圖案，且去除所述第一緩沖層圖案。
2.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第一緩沖層的材料與所述第二緩沖層的材料相同。
3.如權利要求2所述的接觸孔的制作方法，其特征在于，所述第一緩沖層與所述介質層的刻蝕選擇比小于或等于2。
4.如權利要求3所述的接觸孔的制作方法，其特征在于，所述介質層的材料包括二氧化硅；所述第一緩沖層的材料包括多晶硅或氮化硅。
5.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第一硬掩模層圖案的材料與所述第二硬掩模層圖案的材料相同。
6.如權利要求5所述的接觸孔的制作方法，其特征在于，所述第一緩沖層與所述第一硬掩模層圖案的刻蝕選擇比大于或等于10。
7.如權利要求6所述的接觸孔的制作方法，其特征在于，所述第一緩沖層的材料包括 多晶硅或氮化硅；所述第一硬掩模層圖案的材料包括二氧化硅。
8.如權利要求1所述的接觸孔的制作方法，其特征在于，所述介質層的厚度范圍包括 450A 至1500A。
9.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第一硬掩模層圖案的厚度范圍包括100A~500A。
10.如權利要求ι所述的接觸孔的制作方法，其特征在于，所述第一硬掩模層圖案采用自對準式雙重曝光光刻工藝形成。
11.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第二硬掩模層圖案采用自對準式雙重曝光光刻工藝形成。
12.如權利要求1所述的接觸孔的制作方法，其特征在于，去除所述第一緩沖層圖案的步驟包括在包括多個接觸孔的介質層圖案中填充保護層；刻蝕去除所述第一緩沖層圖案；去除所述保護層。
13.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第一硬掩模層圖案為縱向排布的直線。
14.如權利要求1所述的接觸孔的制作方法，其特征在于，所述第二硬掩模層圖案為橫向排布的直線。
15.如權利要求1所述的接觸孔的制作方法，其特征在于，所述光刻膠圖案的材料為負性或者正性光刻膠。
16.如權利要求15所述的接觸孔的制作方法，其特征在于，所述光刻膠圖案采用二次光刻工藝形成。
全文摘要
一種接觸孔的制作方法，包括提供半導體襯底；在半導體襯底上依次形成介質層和第一緩沖層；在第一緩沖層上形成多個線型的第一硬掩模層圖案；在第一硬掩模層圖案和第一緩沖層上形成第二緩沖層；在第二緩沖層上形成多個線型的第二硬掩模層圖案；第二硬掩模層圖案和第一硬掩模層圖案未重疊的區域形成多個接觸孔圖案；在第一硬掩模層圖案和第二硬掩模層圖案上形成與待形成的接觸孔對應的光刻膠圖案；以光刻膠圖案、第二硬掩模層圖案和第一硬掩模層圖案為掩模，依次刻蝕第二緩沖層和第一緩沖層至露出介質層，形成第一緩沖層圖案；將第一緩沖層圖案轉移到介質層中，且去除第一緩沖層圖案。本發明可以制作小尺寸的接觸孔。
文檔編號H01L21/768GK102522371SQ20111043685
公開日2012年6月27日 申請日期2011年12月22日 優先權日2011年12月22日
發明者夏建慧, 奚裴, 張博, 張 雄, 顧以理 申請人:上海宏力半導體制造有限公司