專利名稱：半導體結構直接鍵合在一起的方法和鍵合的半導體結構的制作方法
技術領域：
本發明涉及把半導體結構直接鍵合在一起的方法以及使用這樣的方法而形成的鍵合的半導體結構。
背景技術：
兩個或更多個半導體結構的三維(3D)集成可以對微電子應用產生多種益處。例如，對微電子部件的3D集成可以獲得改善的電性能和功耗，同時減少器件覆蓋區域的面積。例如參見 P. Garrou 等人的 “!"he Handbook of 3D Integration, " Wiley-VCH(2008) 半導體結構的3D集成可以如下進行將半導體裸片附接到一個或更多個另外的半導體裸片(即，裸片到裸片(D2D))，將半導體裸片附接到一個或更多個半導體晶片(即， 裸片到晶片(D2W))，以及將半導體晶片附接到一個或更多個另外的半導體晶片(S卩，晶片至IJ晶片(W2W))，或它們的組合。在將一個半導體結構鍵合到另一半導體結構中使用的鍵合技術可以按照不同方式分類，一種為在兩個半導體結構之間是否設置中間材料層以把它們鍵合在一起，以及第二種為鍵合界面是否允許電子(即，電流)穿過該界面。所謂“直接鍵合方法”是在兩個半導體結構之間建立直接的固體到固體的化學鍵合從而將它們鍵合在一起而沒有在兩個半導體結構之間使用將它們鍵合在一起的中間鍵合材料的方法。為了將第一半導體結構的表面處的金屬材料鍵合到第二半導體結構的表面處的金屬材料，已經開發了直接的金屬到金屬鍵合方法。直接的金屬到金屬鍵合方法還可以通過執行各方法的溫度范圍來分類。例如，一些直接的金屬到金屬鍵合方法在較高溫度下執行，導致在鍵合界面處的金屬材料至少部分熔化。這樣的直接鍵合處理可能不希望被用在包括一個或更多個器件結構的鍵合處理的半導體結構中，因為較高溫度可以不利地影響早先形成的器件結構。“熱壓鍵合”方法是直接鍵合方法，其中在升高的溫度下在健合表面之間施加壓力，升高的溫度在200攝氏度)和約500攝氏度(500°C )之間，并且經常在約300 攝氏度(300°C )和約400攝氏度)之間。已經開發可以在200攝氏度)或更低的溫度下執行的另外的直接鍵合方法。在200攝氏度QO(TC)或更低的溫度下執行的這樣的直接鍵合處理在本文稱為“超低溫”直接鍵合方法。超低溫直接鍵合方法可以如下執行仔細地去除表面雜質和表面化合物(如，天然氧化物)，并在原子尺度上增加兩個表面之間的密切接觸的區域。通常以如下方式來實現兩個表面之間的密切接觸的區域通過拋光鍵合表面以降低表面粗糙度直到接近原子尺度的值，通過在鍵合表面之間施加壓力導致塑性變形，或通過拋光鍵合表面并施加壓力以達到這樣的塑性變形。一些超低溫直接鍵合方法可以不在鍵合界面處的鍵合表面之間施加壓力的情況下執行，盡管在其他超低溫直接鍵合方法中為了獲得在鍵合界面處的適當的鍵合強度，可以在鍵合界面處的鍵合表面之間施加壓力。在鍵合表面之間施加壓力的超低溫直接鍵合方法在本技術領域中常常稱為“表面輔助鍵合”或“SAB”方法。因而，如本文所使用的，術語 “表面輔助鍵合”和“SAB”表示并包括如下這樣的任何直接鍵合處理，其中通過使第一材料緊靠第二材料并在200攝氏度OO(TC)或更低的溫度下在鍵合界面處的鍵合表面之間施加壓力，將第一材料直接鍵合到第二材料。在一些情況下，即使可接受的直接金屬到金屬鍵合可以最初建立在半導體結構的導電特征部之間，在半導體結構中的有源導電特征部之間的直接金屬到金屬鍵合也可能易于在一段時間后出現機械故障或電氣故障。盡管未完全理解，但認為這樣的故障可以至少部分地由三種相關機制中的一種或更多種引起。三種相關機制是可以由大的晶粒促進的應變局部化，與變形有關的晶粒生長，以及在鍵合界面處的質量輸運。在鍵合界面處的這樣的質量輸運可以至少部分地是由于電遷移、相偏析等導致的。電遷移是由于電流導致金屬原子在導電材料中遷移。本技術領域已經討論用于改善互連的電遷移壽命的各種方法。例如，在J. Gambino等人的“Copper Interconnect Technology for the 32nm Node and Beyond" (IEEE 2009Custom Integrated Circuits Conference (CICC)，141-148頁)中討論用于改善銅互連的電磁壽命的方法。
發明內容
本概要被提供用于以簡化形式介紹概念的選擇，這些概念在本發明的一些示例實施方式的以下詳細描述中進行進一步說明。本概要不是要識別所要求保護的主題的關鍵特征或基本特征，也不是要用于限制所要求保護主題的范圍。在一些實施方式中，本發明包括直接將第一半導體結構鍵合到第二半導體結構的方法。在第一半導體結構上的第一金屬特征部的表面處可以形成包括金屬和硅的帽層。帽層的表面可以限定第一金屬特征部的第一鍵合表面。在第二半導體結構上的第二金屬特征部的第二鍵合表面可以直接鍵合到第一半導體結構上的第一金屬特征部的第一鍵合表面。在另外的實施方式中，本發明還包括直接將第一半導體結構鍵合到第二半導體結構的方法。在第一半導體結構上的第一金屬特征部的表面處可以形成金屬帽層。金屬帽層的表面限定了第一金屬特征部的第一鍵合表面。在第二半導體結構上的第二金屬特征部的第二鍵合表面可以直接鍵合到第一半導體結構上的第一金屬特征部的第一鍵合表面。在本發明的方法的又一實施方式中，可使用以下方法把第一半導體結構直接鍵合到第二半導體結構利用雜質對第一半導體結構上的第一金屬特征部進行摻雜，并且把第二半導體結構上的第二金屬特征部直接鍵合到第一半導體結構上的第一金屬特征部。在另外的實施方式中，本發明包括使用如本文描述的方法可以形成的鍵合的半導體結構。例如，鍵合的半導體結構可以包括第一半導體結構，其包括第一金屬特征部；和第二半導體結構，其包括第二金屬特征部。第二半導體結構的第二金屬特征部可以直接鍵合到第一半導體結構的第一金屬特征部。雜質可以出現在第一金屬特征部和第二金屬特征部之間的鍵合界面處。在另一實施方式中，鍵合的半導體結構可以包括第一半導體結構，其包括具有第一主表面的第一金屬特征部；和第二半導體結構，其包括至少部分地由電介質材料圍繞的第二金屬特征部。第二半導體結構的第二金屬特征部可以具有第二主表面，該第二主表面直接鍵合到第一半導體結構的第一金屬特征部的第一主表面的一部分。帽材料可以直接布置在電介質材料的表面和第一半導體結構的第一金屬特征部的第一主表面的另一部分之間。
通過參照下面對在附圖中示出的本發明示例實施方式的詳細描述，可以更充分地理解本發明，在附圖中圖IA至IG是示出形成本發明的鍵合的半導體結構的方法的示例實施方式的簡化截面圖；圖2A至2F是示出形成本發明的鍵合的半導體結構的方法的另外示例實施方式的簡化截面圖；和圖3A至3G是示出形成本發明的鍵合的半導體結構的方法的另外示例實施方式的簡化截面圖。
具體實施例方式本文呈現的圖示不表示任何特定的材料、器件、系統或方法的實際視圖，而僅是用于描述本發明的實施方式的理想化表示。本文使用的任何標題不應被視為是限制如所附的權利要求以及它們的法定等同物所限定的本發明的實施方式的范圍。在任何具體標題中描述的概念一般可適用于整個說明書中的其他部分。本文中引用了多篇參考文獻，為了各種目的，通過此引用將這些參考文獻的全部公開內容整體并入本文中。此外，不管這些參考文獻在本文中如何特征化，所引用的這些參考文獻中的任一個都不被認為是與本文所要求保護的主題的發明有關的現有技術。如本文中使用的，術語“半導體結構”表示并包括了在形成半導體器件的過程中使用的任何結構。例如，半導體結構包括裸片和晶片(例如，承載基板和器件基板)以及組合件或復合結構，組合件或復合結構包括彼此三維集成起來的兩個或更多個裸片和/或晶片。半導體結構還包括完全制造成的半導體器件以及在半導體器件的制造期間形成的中間結構。如本文中使用的，術語“經處理的半導體結構”表示并包括其包括一個或更多個至少部分地形成的器件結構的任何半導體結構。經處理的半導體結構是半導體結構的子集， 并且所有經處理的半導體結構均是半導體結構。如本文中使用的，術語“鍵合的半導體結構”表示并包括其包括附接在一起的兩個或更多個半導體結構的任何結構。鍵合的半導體結構是半導體結構的子集，并且所有鍵合的半導體結構均是半導體結構。此外，包括一個或更多個經處理的半導體結構的鍵合的半導體結構也是經處理的半導體結構。如本文中使用的，術語“器件結構”表示并包括經處理的半導體結構的任何部分， 即包括或限定了要在半導體結構上或在半導體結構中形成的半導體器件的有源或無源部件的至少一部分。例如，器件結構包括集成電路的有源和無源部件(諸如晶體管、換能器、 電容器、電阻器、導線、導電通孔和導電接觸焊盤)。如本文中使用的，術語“通孔晶片互連(through wafer interconnect”或“TWI ”表示并包括延伸穿過第一半導體結構的至少一部分的任何導電通孔，該導電通孔用于提供跨過第一半導體結構與第二半導體結構之間的界面的、在第一半導體結構和第二半導體結構之間的結構性互連和/或電互連。通孔晶片互連在本技術領域中也以其他術語表示，諸如“貫穿硅通孔”、“貫穿基板通孔、“貫穿晶片通孔”或諸如“TSV”或“TWV”的這些術語的縮寫。TWI通常沿與半導體結構的大體平坦的主表面大體垂直的方向(即，沿與“Z”軸平行的方向)延伸穿過半導體結構。
如本文中使用的，當與經處理的半導體結構關聯地使用時，術語“工作表面”表示并包括經處理的半導體結構的露出的主表面，已處理或將處理該半導體結構，以在經處理的半導體結構的露出的主表面中和/或上面形成一個或更多個器件結構。
如本文中使用的，當與經處理的半導體結構關聯地使用時，術語“背表面”表示并包括了在與經處理的半導體結構的工作表面背離的經處理的半導體結構的相反側上的經處理的半導體結構的露出的主表面。
在一些實施方式中，本發明包括將第一半導體結構直接鍵合到第二半導體結構以形成鍵合的半導體結構的改善的方法。具體地說，本發明的實施方式可以包括形成在第一半導體結構的金屬特征部和第二半導體結構的金屬特征部之間的直接的金屬到金屬鍵合的方法，使得相對于原先已知的方法，鍵合的金屬特征部的電遷移壽命延長。
在一些實施方式中，本發明的直接的金屬到金屬鍵合方法可以包括非熱壓鍵合方法。
下面參照圖IA至IG描述本發明的第一組示例實施方式。參照圖1A，可以形成第一半導體結構100。例如，第一半導體結構100可以包括一個或更多個工作器件特征部，工作器件特征部諸如是一個或更多個晶體管102(圖中示意性地表示)、多個垂直延伸的導電通路104、多個水平延伸的導電跡線106和多個鍵合墊108。一個或更多個導電通路104、導電跡線106和/或鍵合墊108可以在第一半導體結構100的工作表面110處露出。工作器件特征部可以包括由非導電電介質材料112圍繞的導電材料和/或半導體材料。作為示例而非限制，導電通路104、導電跡線106和鍵合墊108中的一個或更多個例如可以包括導電金屬或金屬合金，諸如銅、鋁或它們的合金或混合物。
根據本發明的一些實施方式，在將金屬特征部直接鍵合到第二半導體結構的至少一個金屬特征部之前，可以在第一半導體結構100的至少一個金屬特征部的表面處形成包括金屬和硅(如，金屬硅化物)的帽層。如在下面進一步詳細描述的。
作為非限制示例，一個或更多個鍵合墊108可以在第一半導體結構100的工作表面Iio處露出。在形成鍵合墊108時，氧化物材料114可以布置在鍵合墊108的露出的主表面處(例如在其上或在其中)。作為示例而非限制，鍵合墊108可以包括銅或銅合金，并且氧化物材料114可以包括氧化銅(如，CuxO)。氧化物材料114可以由鍵合墊108的露出表面的有意或無意的氧化得到，以及可以由一種或更多種預先執行的處理得到，這些處理諸如為在制造鍵合墊108期間執行的化學機械拋光(CMP)方法。氧化物材料114還可以簡單地通過將鍵合墊108暴露到包括氧的氣體(如，空氣)而得到。
參照圖1B，氧化物材料114可以從鍵合墊108去除。作為示例而非限制，可以使用濕式化學蝕刻處理或干式等離子體蝕刻處理來從鍵合墊108去除氧化物材料114。例如，干式氬等離子體蝕刻處理可以用于蝕刻氧化物材料114。作為另外的示例，諸如鹽酸和/或硝酸的無機酸以及諸如檸檬酸和/或醋酸的有機酸可以在濕式化學蝕刻處理中使用，以去除氧化物材料114。
在去除在鍵合墊108的表面處可能出現的任何氧化物材料114后，包括硅的帽層 116可以形成在鍵合墊108的露出的主表面處(例如在其上或在其中)，如圖IC所示。作為非限制示例，在鍵合墊108包括銅或銅合金的實施方式中，包括硅的帽層116可以包括硅化銅(如，CuSix)。通過例如將包括銅或銅合金的鍵合墊108的露出表面115暴露于包括 SiH4的氣體，可以在鍵合墊108的表面處形成硅化銅。
作為示例而非限制，帽層116可以包括本技術領域中所謂的自對準阻擋層(SAB)， 自對準阻擋層(SAB)使用等離子體增強化學氣相沉積(PECVD)而形成(此SAB常常在本技術領域中稱為PSAB)，這在例如以下文件中公開=Chattopadhyay等人的“In Situ Formation of a Copper Silicide Cap for TDDB and Electromigration Improvement", IEEE 06CH37728，44th Annual International Reliability Phys ics Symposium, San Jose, 2006 ；L. G. Gosset 等人的“Advanced Metallization Conference", 2003 ；禾口 S. Chhun 等人的“Microelectronic Engineering”，76，2004，pp. 106，每一個文件的全部內容通過引用并入本文。PSAB處理具有高選擇性、低實現成本并且有益于互連可靠性。CVD處理中的氣態組分與銅及電介質表面的反應活性和反應產物自然不同，致使PSAB處理可以具有高的選擇性。在硅基PSAB的情況下，SiH4與銅反應表現為熱活化反應，但在電介質表面上的反應導致絕緣膜形成在電介質材料112上。換言之，除了在鍵合墊108上形成硅化銅的帽層116，PSAB處理還可以在電介質材料112的露出的主表面上形成SiC的層(未示出)。在銅的鍵合墊108的表面上的硅化銅的存在保護銅不被氧化。
在一些實施方式中，帽層116可以形成為具有以下的初始平均厚度約40納米 (40nm)或更小，約20納米QOnm)或更小，或甚至約10納米(IOnm)或更小(即，在鍵合和 /或其他隨后的處理之前)。
在一些實施方式中，包括硅的帽層116還可以進一步處理，以修改帽層116的組分。作為示例而非限制，包括硅的帽層116可以暴露于包括氮的氣體(NH3)或等離子體中以形成包括硅和氮原子二者的帽層118。作為非限制示例，在帽層116包括硅化銅(如，CuSix) 的實施方式中，硅化銅可以暴露于NH3等離子體以形成銅硅氮化物(CuSiN)。作為示例而非限制，銅硅氮化物的帽層116可以如以Lee等人的名義在2008年9月4日出版的美國專利申請公報No. 2008/0213997A1中公開的那樣形成，該申請的全部內容通過引用整體并入本文。例如，鍵合墊108可以暴露于由氦形成的第一等離子體，之后鍵合墊108可以暴露于由還原性氣體形成的第二等離子體以從銅表面去除氧化銅。接著鍵合墊可以暴露于硅烷，硅烷與鍵合墊108的銅表面反應以選擇性地形成硅化銅。在于鍵合墊108的表面上形成硅化銅后，鍵合墊108可以暴露于由氨和分子氮形成的第三等離子體，以在鍵合墊108的表面上形成銅硅氮化物。
在形成包括金屬、硅和氮原子的帽層118(如，CuSiN)后，鍵合墊108可以直接鍵合到第二半導體結構的金屬特征部。參照圖1E，第一半導體結構100可以與第二半導體結構200對準，使得第一半導體結構100的鍵合墊108與第二半導體結構200的導電金屬鍵合墊208對準。如圖IE所示，例如，第二半導體結構200可以包括附加的工作器件結構，諸如垂直延伸的導電通路204、橫向延伸的導電跡線206。盡管在圖中未示出，第二半導體結構200還可以包括晶體管。
在鍵合墊108上的帽層118的表面可以限定鍵合墊108的一個或更多個鍵合表面 120，以及鍵合墊208的外部露出表面可以限定第二半導體結構200的鍵合墊208的鍵合表面 220。
參照圖1F，在可以將第一半導體結構100與第二半導體結構200對準以使得第一半導體結構100的鍵合墊108與第二半導體結構200的導電金屬鍵合墊208對準后，第一半導體結構100可以靠緊第二半導體結構200以使得第一半導體結構100的鍵合墊108的鍵合表面120直接靠緊第二半導體結構200的鍵合墊208的鍵合表面220。
參照圖1G，接著第一半導體結構100的鍵合墊108的鍵合表面120可以直接鍵合到第二半導體結構200的鍵合墊208的鍵合表面220，以形成鍵合的半導體結構300。例如， 在直接的金屬到金屬(如銅到銅)非熱壓鍵合處理中，第二半導體結構200的鍵合墊208 的鍵合表面220可以直接鍵合到第一半導體結構100的鍵合墊108的鍵合表面120，這在一些實施方式中可以在四百攝氏度)或更低的溫度下執行。在另外的實施方式中，非熱壓鍵合處理可以包括超低溫直接鍵合處理，超低溫直接鍵合處理在二百攝氏度) 或更低的溫度下執行。
如圖IG所示，在一些實施方式中，在將第一半導體結構100的鍵合墊108直接鍵合到第二半導體結構200的鍵合墊208時，在鍵合墊108和鍵合墊208之間的界面處的帽層118的一種或更多種元素可以擴散到鍵合墊108和/或鍵合墊208中，使得帽層118不再作為獨立的相而存在于鍵合墊108和鍵合墊208之間的鍵合界面處。帽層118的至少一部分可以保留在鍵合墊108的至少一部分上，如圖IG所示。鍵合處理之后在鍵合墊108之上的帽層118的至少一部分的存在可以是有利的，下面進一步詳細地討論其原因。
在將第一半導體結構100鍵合到第二半導體結構200之前，第一半導體結構100 和第二半導體結構200可以進行處理以去除表面雜質和不希望的表面化合物，以及可以平坦化以增加在鍵合墊108的鍵合表面120和鍵合墊208的鍵合表面220之間的原子尺度上的密切接觸的區域。鍵合表面120和鍵合表面220之間的密切接觸的區域可以如下實現 通過拋光鍵合表面120和鍵合表面220以降低其表面粗糙度直到接近原子尺度的值，通過在鍵合表面120和鍵合表面220之間施加導致塑性變形的壓力，或通過拋光鍵合表面120 和220并在第一半導體結構100和第二半導體結構200之間施加壓力以獲得這樣的塑性變形。
在一些實施方式中，盡管在一些超低溫直接鍵合方法中可以在鍵合界面處的鍵合表面120和220之間施加壓力以獲得在鍵合界面處的適當鍵合強度，但是可以將第一半導體結構100直接鍵合到第二半導體結構200而不在其間的鍵合界面處的鍵合表面120和 220之間施加壓力。換言之，在本發明的一些實施方式中，用于將第一半導體結構100的鍵合墊108鍵合到第二半導體結構200的鍵合墊208的直接鍵合方法可以包括表面輔助鍵合 (SAB)鍵合方法。
在一些實施方式中，鍵合墊108和鍵合墊208可以在尺寸和形狀中的至少一個方面不同。更具體地說，鍵合墊108可以在與鍵合墊108和鍵合墊208之間的鍵合界面平行的平面中具有第一截面面積，以及鍵合墊208可以在與鍵合墊108和鍵合墊208之間的鍵合界面平行的平面中具有與鍵合墊108的第一截面面積不同的第二截面面積。鍵合墊108可以在與鍵合墊108和鍵合墊208之間的鍵合界面平行的平面中具有第一截面形狀，以及鍵合墊208可以在與鍵合墊108和鍵合墊208之間的鍵合界面平行的平面中具有與鍵合墊 108的第一截面形狀不同的第二截面形狀。在鍵合墊108和鍵合墊208在形狀方面不同的實施方式中，它們可以具有相同或不同的尺寸。
在另外的實施方式中，鍵合墊108和鍵合墊208可以在它們之間的鍵合界面處具有至少大致相同的截面尺寸和形狀。然而在這樣的實施方式中，鍵合墊108和鍵合墊208 可以故意或非故意彼此不重合。
在鍵合墊108和鍵合墊208在尺寸和形狀中的至少一個方面不同和/或彼此不重合的這樣的實施方式中，在一個或更多個鍵合墊108上的帽層118的至少一部分可以不靠緊并可以不直接鍵合到鍵合墊208的任何部分。例如，帽層118這樣的部分可以靠緊圍繞鍵合墊212的電介質材料212。帽層118的這些部分可以鍵合到或可以不鍵合到鄰接的電介質材料212，并在將鍵合墊108鍵合到鍵合墊208時可以不全部熔解到鍵合墊108中。在這樣的實施方式中，鍵合處理后在鍵合墊108和電介質材料212之間的界面處帽層118的至少一部分的存在可以改善由鄰接的鍵合墊108和鍵合墊208形成的導電結構的可使用壽命和/或改善其性能。例如，在鍵合墊108和電介質材料212之間的界面處帽層118的存在可以阻礙或防止在鍵合墊108和電介質材料212之間的界面處的質量輸運，該質量輸運例如可以由于電遷移而出現。例如，帽層118的存在還可以抑制不希望的熱機械現象的出現， 諸如微結構中的不希望的變化，該變化可以由于這些結構在隨后的處理和/或操作期間可能經歷的溫度波動而產生。
在另外的實施方式中，可以按照上述關于第一半導體結構的鍵合墊108處理方式對第二半導體結構200的一個或更多個工作特征部的露出表面(諸如鍵合墊208的露出表面)進行處理，使得鍵合墊108的鍵合表面220包括帽層(如帽層116和/或帽層118)，該帽層可以包括化合物或混合物(如，固溶體)，該化合物或混合物包括硅和氮的一種或二者 (如，CuSix 或 CuSiN)。
在上面關于圖IA至IG描述的實施方式中，盡管帽層116、118(除了諸如硅和/ 或氮的非金屬元素以外)包括諸如銅的金屬原子，但是帽層116、118在性質上不是金屬的 (即，在性質上原子之間的原子鍵不是實質的金屬鍵，而是離子和/或共價的)，而是電介質材料。本發明的另外實施方式包括與上面關于圖IA至IG描述的方法類似的方法，但其中帽層包括金屬帽層。這樣的實施方式的示例下面參照圖2A至2F來描述。
圖2A示出大致與圖IA的第一半導體結構100相同且包括工作器件的第一半導體結構400，工作器件包括晶體管102、垂直延伸的導電通路104、水平延伸的導電跡線106和鍵合墊108。至少一些工作器件可以由電介質材料112圍繞。如前面關于圖IA的半導體結構100所討論的，第一半導體結構400在其形成時可以包括在鍵合墊108的露出表面處的氧化物材料114。例如，鍵合墊108可以包括金屬或金屬合金(如，銅、銅合金、CoSnP、Pd 等)，以及氧化物材料114可以包括該金屬的氧化物(如，銅氧化物)。如前面參照圖IB所描述的，如圖2B所示，氧化物材料114可以使用例如濕式化學蝕刻處理或干式等離子體蝕刻處理而從鍵合墊108去除。
參照圖2C，在從鍵合墊108的表面去除氧化物材料(圖2A)后，可以在鍵合墊 108的露出表面115上和/或中形成金屬帽層416。金屬帽層416可以具有與鍵合墊108的組分不同的組分，并可以具有選擇為阻礙或防止在隨后的鍵合處理期間形成的鍵合界面處可能發生的不希望的原子擴散和/或熱機械現象的組分。作為非限制示例，金屬帽層可以包括金屬合金，該金屬合金包括鈷、鎢和磷的原子(CoWP)。包括CoWP的金屬帽層可以使用利用二甲氨基甲硼烷(DMAB)還原劑的施鍍處理(electroless plating process) 而形成，如本技術領域公知的。關于進一步的細節，例如可參見=Gambino等人的“Yield and Reliability of Cu Capped with CoffP using a Self Activated Process，，，IEEE Interconnect Technology Conference,2006International,5-7June 2006, pp. 30-32 ；禾口 Yokogawa 等人的"Tradeoff Characteristics Between Resistivity and Reliability for Scaled-Down Cu-Based Interconnects",IEEE Transactions On Electron Devices, Vol. 55, No. l，pp. 350-57 (2008年1月)，它們的全部內容通過引用并入本文。
在一些實施方式中，在鍵合處理之前，金屬帽層416可以具有以下平均厚度約40 納米GOnm)或更小，約20納米OOnm)或更小，或甚至約10納米(IOnm)或更小。
可以例如使用施鍍處理、電鍍處理、物理沉積處理、物理氣相沉積(PVD)處理和化學氣相沉積處理(CVD)中的一種或更多種處理在露出表面115(圖2B)上和/或中形成金屬帽層416。
在形成金屬帽層416后，鍵合墊108可以直接鍵合到第二半導體結構的金屬特征部。
參照圖2D，第一半導體結構400可以與第二半導體結構200對準。如前面參照圖 IE描述的，第二半導體結構200可以包括多個工作器件特征部，工作器件特征部例如可包括鍵合墊208、垂直延伸的導電通路204和水平延伸的導電跡線206中的一個或更多個。第二半導體結構200的工作器件特征部可以由電介質材料212圍繞。第一半導體結構400可以與第二半導體結構200對準，使得第一半導體結構400的鍵合墊108與第二半導體結構 200的導電金屬鍵合墊208對準。
在鍵合墊108上的金屬帽層416的表面可以限定鍵合墊108的一個或更多個鍵合表面420，以及鍵合墊208的外部露出表面可以限定第二半導體結構200的鍵合墊208的鍵合表面220。
參照圖2E，在第一半導體結構400與第二半導體結構200對準以使得第一半導體結構400的鍵合墊108與第二半導體結構200的導電金屬鍵合墊208對準后，第一半導體結構400可以靠緊第二半導體結構200以使得第一半導體結構400的鍵合墊108的鍵合表面420直接靠緊第二半導體結構200的鍵合墊208的鍵合表面220。
參照圖2F，接著可以把第一半導體結構400的鍵合墊108的鍵合表面420直接鍵合到第二半導體結構200的鍵合墊208的鍵合表面220，以形成鍵合的半導體結構500，如圖2F所示。第二半導體結構200的鍵合墊208的鍵合表面220可以直接鍵合到第一半導體結構400的鍵合墊108的鍵合表面420，如前面參照圖IF至IG關于第一半導體結構100 和第二半導體結構200所描述的。
如圖2F所示，在一些實施方式中，在將第一半導體結構400的鍵合墊108直接鍵合到第二半導體結構200的鍵合墊208時，在鍵合墊108和鍵合墊208之間的界面處的金屬帽層416的一種或更多種元素可以擴散到鍵合墊108和/或鍵合墊208中，使得金屬帽層418不再作為獨立的相而存在于鍵合墊108和鍵合墊208之間的鍵合界面處。金屬帽層416的至少一部分可以保留在鍵合墊108的至少一部分上，如圖2F所示。鍵合處理之后在鍵合墊108之上的金屬帽層416的至少一部分的存在可以是有利的，其原因如前面參照圖 IG在本文所討論的。
在上述實施方式中，金屬和/或非金屬帽層用于改善直接鍵合的金屬特征部的特性。在本發明的另外實施方式中，金屬特征部可以選擇性摻雜有一種或更多種摻雜元素，以降低電遷移或改善直接鍵合的金屬特征部的性能和/或操作壽命。下面參照圖3A至3G來描述這樣的實施方式的示例。
圖3A示出大體類似于圖IA的第一半導體結構100的第一半導體結構600，其中第一半導體結構600包括晶體管102、垂直延伸的導電通路104和水平延伸的導電跡線106。 圖3A的第一半導體結構600示出為在其上形成摻雜的鍵合墊608之前的情形，在圖3C中示出了第一半導體結構600上形成摻雜的鍵合墊608的情形。在一些實施方式中，鍵合墊 608 (圖3C)可以在制造鍵合墊608的期間摻雜，如參照圖3A至3C描述的。但是在其他實施方式中，鍵合墊608可以在形成鍵合墊608以后摻雜。
如圖3A所示，可以在第一半導體結構600中希望形成鍵合墊608(圖3C)的位置處形成凹部630。例如，標準的掩模和蝕刻處理可以用于在第一半導體結構600中形成這樣的凹部630。盡管襯里材料632可以共形地沉積在第一半導體結構600的至少大體整個工作表面610之上，如圖3A所示，但是可以在凹部630內的半導體結構600的至少露出表面上方(如，上面)設置襯里材料632。襯里材料632例如可以包括阻擋材料，該阻擋材料具有選擇用于阻礙或防止一種或更多種原子種類擴散通過襯里材料632的成分。作為示例而非限制，例如，襯里材料632可以包括諸如TaN或TiN的材料。襯里材料632可以使用例如化學氣相沉積(CVD)處理、物理沉積處理(如，濺射)、物理氣相沉積(PVD)處理、原子層沉積(ALD)處理和施鍍工藝中的一種或更多種而設置在半導體結構600上。
繼續參照圖3A，摻雜的金屬種子材料634可以沉積在襯里材料632之上。摻雜的金屬種子材料634可以用于幫助在其上沉積附加的塊金屬材料，如在下面參照圖;3B進一步詳細討論的。作為示例而非限制，摻雜的金屬種子材料634可以實質由金屬或金屬合金構成。作為一個非限制性示例，摻雜的金屬種子材料634可以實質由銅或銅合金構成。摻雜的金屬種子材料634還可以包括一種或更多種摻雜元素。作為非限制示例，摻雜元素可以包括鋁、銀和錳中的一種或更多種。摻雜元素可以在金屬種子材料634在襯里材料632上沉積期間被引入到金屬種子材料634中，或者摻雜元素可以在于襯里材料632上形成金屬種子材料634后引入到金屬種子材料634中。摻雜的金屬種子材料634可以使用例如化學氣相沉積(CVD)處理、物理沉積處理(如，濺射)、物理氣相沉積(PVD)處理、原子層沉積 (ALD)處理和施鍍工藝中的一種或更多種而設置在半導體結構600上。
參照圖:3B，在于襯里材料632之上形成摻雜的金屬種子材料634后，金屬種子材料 634可以用于幫助例如在電解電鍍處理中在金屬種子材料634上沉積塊金屬材料636。例如，摻雜的金屬種子材料634可以實質由摻雜的銅或摻雜的銅合金構成，以及塊金屬材料 636可以包括塊銅金屬，可以使用電解電鍍處理而使塊銅金屬沉積在摻雜的金屬種子材料 634 上。
在將塊金屬材料636沉積在摻雜的金屬種子材料634上后，第一半導體結構600 可以經歷退火處理以使摻雜元素(如，Al、Ag、Mn等)擴散到塊金屬材料636中。摻雜元素在塊金屬材料636中的存在可以是有利的，其原因進一步在下面詳細討論。可以通過選擇性控制摻雜的金屬種子材料634在襯里材料632上沉積的厚度來選擇性地控制摻雜元素在塊金屬材料636中的濃度，如在^kogawa等人的“Analysis of Al Doping Effects on Resistivity and Electromigration of Copper Interconnects",IEEE Transactions on Device and Materials Reliability, Volume 8，Issue 1，pp. 216—21 0008 年 3 月)中公開的，其全部內容通過引用并入本文。
在本發明的另外實施方式中，塊金屬材料636可以使用除電解處理以外的一種或更多種處理而沉積在襯里材料632上。例如，可以使用化學氣相沉積(CVD)處理、物理沉積處理(如，濺射)、物理氣相沉積(PVD)處理、原子層沉積(ALD)處理和施鍍工藝中的一種或更多種來沉積塊金屬材料636，并且隨著它沉積，塊金屬材料636可摻雜有摻雜元素。
在一些實施方式中，塊金屬材料636可以沉積到足以至少實質填充凹部630(圖 3A)的平均厚度，并且過多的塊金屬材料636可以在第一半導體結構600的工作表面610之上存在。因而，參照圖3C，在沉積塊金屬材料636后，例如可以使用蝕刻處理、拋光處理或化學機械拋光(CMP)處理來去除過多的塊金屬材料636。作為非限制示例，第一半導體結構 600的工作表面610可以經歷化學機械拋光處理以從工作表面610去除過多的塊金屬材料 636，但將塊金屬材料636留在凹部(630)內，由此在包括沉積在凹部630 (圖3A)內的大量的被摻雜塊金屬材料636的工作表面610中限定導電鍵合墊608。
如圖3D所示，帽層618可以至少沉積在鍵合墊608的露出表面之上，以及可以至少實質完全沉積在第一半導體結構600的工作表面之上。作為示例而非限制，帽層618可以包括諸如碳化物(如，碳化硅)、氮化物(如，氮化硅)、氧化物(如，氧化硅)等材料的層。 在另外的實施方式中，帽層618可以包括如本文前面關于帽層116、帽層118或帽層418描述的材料，并可以如前面相關的描述而形成。作為示例而非限制，帽層116(即，在鍵合和/ 或其他隨后的處理之前)可以形成為具有以下初始平均厚度約40納米GOnm)或更小， 約20納米OOnm)或更小，或甚至約10納米(IOnm)或更小。例如可以使用物理氣相沉積 (PVD)處理、化學氣相沉積(CVD)處理、原子層沉積(ALD)處理等中的一種或更多種來形成帽層618。在形成帽層618后，鍵合墊608可以直接鍵合到第二半導體結構的金屬特征部。
參照圖3E，第一半導體結構600可以與第二半導體結構200對準。如前面參照圖 IE描述的，第二半導體結構200可以包括多個工作器件特征部，工作器件特征部例如可以包括鍵合墊208、垂直延伸的導電通路204和水平延伸的導電跡線206中的一個或更多個。 第二半導體結構200的工作器件特征部可以由電介質材料212圍繞。第一半導體結構600 可以與第二半導體結構200對準，使得第一半導體結構600的鍵合墊608與第二半導體結構200的導電金屬鍵合墊208對準。
在鍵合墊608上的帽層618的表面可以限定鍵合墊608的一個或更多個鍵合表面 640，以及鍵合墊208的外部露出表面可以限定第二半導體結構200的鍵合墊208的鍵合表面 220。
參照圖3F，在把第一半導體結構600與第二半導體結構200對準以使得第一半導體結構600的鍵合墊608與第二半導體結構200的導電金屬鍵合墊208對準后，第一半導體結構600可以靠緊第二半導體結構200以使得第一半導體結構600的鍵合墊608的鍵合表面640(圖3E)直接靠緊第二半導體結構200的鍵合墊208的鍵合表面220 (圖3E)。CN 102543778 A
參照圖3G，接著可以把第一半導體結構600的鍵合墊608的鍵合表面640 (圖3E) 直接鍵合到第二半導體結構200的鍵合墊208的鍵合表面220(圖3E)以形成鍵合的半導體結構700，如圖3G所示。第二半導體結構200的鍵合墊208的鍵合表面220(圖3E)可以直接鍵合到第一半導體結構600的鍵合墊608的鍵合表面640(圖3E)，如前面參照圖IF 和IG關于第一半導體結構100和第二半導體結構200所描述的。
如圖3G所示，在一些實施方式中，在將第一半導體結構600的鍵合墊608直接鍵合到第二半導體結構200的鍵合墊208時，在鍵合墊608和鍵合墊208之間的界面處的帽層618的一種或更多種元素可以擴散到鍵合墊608和/或鍵合墊208中，使得帽層618不再作為獨立的相而存在于鍵合墊608和鍵合墊208之間的鍵合界面處。帽層618的至少一部分可以保留在鍵合墊608的至少一部分之上，如圖3G所示。鍵合處理之后在鍵合墊608 之上的帽層618的至少一部分的存在可以是有利的，其原因如前面參照圖IG在本文所討論的。
如前面提到的，在鍵合墊608中摻雜元素的存在可以在至少一個方面中是有利的。例如，摻雜元素可以在晶粒邊界和包括鍵合墊608與帽層618之間的界面的界面處析出。析出的摻雜元素可以阻礙金屬原子(如，銅)的擴散，并因此可以改善由鄰接的第一半導體結構600的鍵合墊608和第二半導體結構200的鍵合墊208所限定的導電結構的電遷移壽命。
這樣的摻雜元素在鍵合墊608的存在可以增加鍵合墊608的電阻系數。因此，在鍵合墊608中的摻雜劑的濃度可以選擇為使得電阻系數保持在可接受的水平，但使得由電遷移導致的金屬原子的擴散被降低。
盡管以上參照通過在第一半導體結構的鍵合墊上設置帽層和/或通過以選擇的摻雜元素摻雜鍵合墊而對第一半導體結構的鍵合墊的處理來描述本發明的實施方式，但設想的是，諸如一個或更多個導電通路104和/或導電跡線106的第一半導體結構的其他金屬特征部可以在工作表面處露出并可以如上面關于鍵合墊所討論地進行處理，以及可以按照與關于鍵合墊描述的方式類似的方式直接鍵合到第二半導體結構的金屬特征部。另外， 設想的是，在將第二半導體結構的一個或更多個導電特征部直接鍵合到第一半導體的一個或更多個導電特征部之前，作為對第一半導體結構的導電特征部的處理的附加或另選步驟，通過在導電特征部上設置帽層和/或通過以選擇的摻雜元素來摻雜鍵合墊，第二半導體結構的導電特征部(諸如鍵合墊208、導電通路204和導電跡線206中的一個或更多個) 可以如本文關于第一半導體結構的鍵合墊所描述地進行處理。
下面描述本發明的另外的非限制性實施方式。
實施方式1 一種把第一半導體結構直接鍵合到第二半導體結構的方法，該方法包括在第一半導體結構上的第一金屬特征部的表面處形成包括金屬和硅的帽層，該帽層的表面限定第一金屬特征部的第一鍵合表面；和把第二半導體結構上的第二金屬特征部的第二鍵合表面直接鍵合到第一半導體結構上的第一金屬特征部的第一鍵合表面。
實施方式2 根據實施方式1的方法，還包括將第一金屬特征部形成為包括銅。
實施方式3 根據實施方式1或實施方式2的方法，其中形成包括金屬和硅的帽層的步驟包括在第一金屬特征部的表面處形成包括硅的銅化合物。
實施方式4 根據實施方式1至3中任一項的方法，其中形成包括金屬和硅的帽層的步驟包括形成金屬硅化物。
實施方式5 根據實施方式1至3中任一項的方法，其中形成包括金屬和硅的帽層包括形成包括金屬和硅以及氮的帽層。
實施方式6 根據實施方式1至5中任一項的方法，還包括形成第一鍵合表面以具有第一尺寸；和形成第二鍵合表面以具有與第一鍵合表面的第一尺寸不同的第二尺寸。
實施方式7 根據實施方式1至6中任一項的方法，還包括形成第一鍵合表面以具有第一形狀；和形成第二鍵合表面以具有與第一鍵合表面的第一形狀不同的第二形狀。
實施方式8 根據實施方式1至7中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括超低溫直接鍵合處理。
實施方式9 根據實施方式1至8中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括表面輔助鍵合處理。
實施方式10 根據實施方式1至9中任一項的方法，其中把第二鍵合表面直接鍵合到第一鍵合表面的步驟包括在低于約四百攝氏度GO(TC)的溫度的環境中使第一鍵合表面直接靠緊第二鍵合表面。
實施方式11 根據實施方式10的方法，還包括在低于大約二百攝氏度) 的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式12 根據實施方式11的方法，其中在低于大約二百攝氏度)的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力的步驟包括在低于大約一百攝氏度(100°c )的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式13 根據實施方式12的方法，其中在低于大約一百攝氏度(100°C )的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力的步驟包括在大約室溫的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式14 根據實施方式1至13中任一項的方法，還包括在將第二鍵合表面直接鍵合到第一鍵合表面之前，利用雜質摻雜第一半導體結構上的第一金屬特征部。
實施方式15 根據實施方式1至14中任一項的方法，還包括在將第二鍵合表面直接鍵合到第一鍵合表面之前，在第二半導體結構上的第二金屬特征部的表面處形成包括金屬和硅的帽層，在第二金屬特征部的表面處的帽層的表面限定第二金屬特征部的第二鍵合表面。
實施方式16 —種把第一半導體結構直接鍵合到第二半導體結構的方法，該方法包括在第一半導體結構上的第一金屬特征部的表面處形成金屬帽層，該金屬帽層的表面限定第一金屬特征部的第一鍵合表面；以及將在第二半導體結構上的第二金屬特征部的第二鍵合表面直接鍵合到第一半導體結構上的第一金屬特征部的第一鍵合表面。
實施方式17 根據實施方式16的方法，還包括將金屬帽層形成為包括金屬合金。
實施方式18 根據實施方式16或實施方式17的方法，還包括將第一金屬特征部形成為包括銅。
實施方式19 根據實施方式16至18中任一項的方法，還包括將金屬帽層形成為包括CoWP。
實施方式20 根據實施方式16至19中任一項的方法，還包括將金屬帽層形成為具有約十納米(IOnm)或更小的平均厚度。
實施方式21 根據實施方式16至20中任一項的方法，還包括將第一鍵合表面形成為具有第一尺寸；以及將第二鍵合表面形成為具有與第一鍵合表面的第一尺寸不同的第二尺寸。
實施方式22 根據實施方式16至21中任一項的方法，還包括將第一鍵合表面形成為具有第一形狀；以及將第二鍵合表面形成為具有與第一鍵合表面的第一形狀不同的第二形狀。
實施方式23 根據實施方式16至22中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括超低溫直接鍵合處理。
實施方式M 根據實施方式16至23中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括表面輔助鍵合處理。
實施方式25 根據實施方式16至M中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括在低于大約二百攝氏度)的溫度的環境中使第一鍵合表面直接靠緊第二鍵合表面。
實施方式沈根據實施方式25的方法，還包括在低于大約二百攝氏度) 的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式27 根據實施方式沈的方法，其中在低于大約二百攝氏度OO(TC)的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力的步驟包括在低于大約一百攝氏度(100°c )的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式觀根據實施方式27的方法，其中在低于大約一百攝氏度(100°C)的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力的步驟包括在大約室溫的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式四根據實施方式16至觀中任一項的方法，還包括在將第二鍵合表面直接鍵合到第一鍵合表面之前，利用雜質摻雜第一半導體結構上的第一金屬特征部。
實施方式30 根據實施方式16至四中任一項的方法，還包括在將第二鍵合表面直接鍵合到第一鍵合表面之前，在第二半導體結構上的第二金屬特征部的表面處形成另一金屬帽層，在第二金屬特征部的表面處的另一金屬帽層的表面限定第二金屬特征部的第二鍵合表面。
實施方式31 —種把第一半導體結構直接鍵合到第二半導體結構的方法，該方法包括使第一半導體結構上的第一金屬特征部摻雜有雜質；并且把在第二半導體結構上的第二金屬特征部直接鍵合到第一半導體結構上的第一金屬特征部。
實施方式32 根據實施方式31的方法，還包括選擇雜質以包括鋁、銀、和錳中的至少一種。
實施方式33 根據實施方式31或實施方式32的方法，其中摻雜第一金屬特征部包括形成包括雜質的金屬種子層；和在種子層之上形成第一金屬特征部，并將雜質從種子層擴散到第一金屬特征部中。
實施方式34 根據實施方式31至33中任一項的方法，還包括將第一金屬特征部形成為包括銅。
實施方式35 根據實施方式31至34中任一項的方法，還包括將第一鍵合表面形成為具有第一尺寸；和將第二鍵合表面形成為具有與第一鍵合表面的第一尺寸不同的第二尺寸。
實施方式36 根據實施方式31至35中任一項的方法，還包括將第一鍵合表面形成為具有第一形狀；并且將第二鍵合表面形成為具有與第一鍵合表面的第一形狀不同的第二形狀。
實施方式37 根據實施方式31至36中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括超低溫直接鍵合處理。
實施方式38 根據實施方式31至37中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括表面輔助鍵合處理。
實施方式39 根據實施方式31至38中任一項的方法，其中第二鍵合表面直接鍵合到第一鍵合表面的步驟包括在低于大約二百攝氏度)的溫度的環境中使第一鍵合表面直接靠緊第二鍵合表面。
實施方式40 根據實施方式39的方法，還包括在低于大約二百攝氏度) 的溫度的環境中在第一鍵合表面和第二鍵合表面之間施加壓力。
實施方式41 一種鍵合的半導體結構，其包括第一半導體結構，其包括第一金屬特征部；和第二半導體結構，其包括第二金屬特征部，第二半導體結構的第二金屬特征部直接鍵合到第一半導體結構的第一金屬特征部；和出現在第一金屬特征部和第二金屬特征部之間的鍵合界面處的雜質。
實施方式42 根據實施方式41的鍵合的半導體結構，其中雜質包括鋁、銀、和錳中的至少一種。
實施方式43 根據實施方式41或實施方式42的鍵合的半導體結構，其中雜質包括硅和氮中的至少一種。
實施方式44 根據實施方式41至43中任一項的鍵合的半導體結構，其中雜質包括鈷、鎢和鱗中的至少一種。
實施方式45 根據實施方式41至44中任一項的鍵合的半導體結構，其中第一金屬特征部和第二金屬特征部的至少一個包括銅。
實施方式46 根據實施方式41至45中任一項的鍵合的半導體結構，其中第一金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第一截面面積；并且第二金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第二截面面積，第二截面面積與第一截面面積不同。
實施方式47 根據實施方式41至46中任一項的鍵合的半導體結構，其中第一金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第一截面形狀；并且第二金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第二截面形狀，第二截面形狀與第一截面形狀不同。
實施方式48 —種鍵合的半導體結構，其包括第一半導體結構，其包括第一金屬特征部，所述第一金屬特征部包括第一主表面；第二半導體結構，其包括至少部分地由電介質材料圍繞的第二金屬特征部，第二半導體結構的第二金屬特征部具有第二主表面，該第二主表面直接鍵合到第一半導體結構的第一金屬特征部的第一主表面的一部分；和帽材料，其直接布置在電介質材料的表面和第一半導體結構的第一金屬特征部的第一主表面的另一部分之間。
實施方式49 根據實施方式48的鍵合的半導體結構，其中帽材料包括電介質材料。
實施方式50 根據實施方式49的鍵合的半導體結構，其中帽材料包括CuSiN、SiC、 和SiN中的至少一種。
實施方式51 根據實施方式48的鍵合的半導體結構，其中帽材料包括導電材料。
實施方式52 根據實施方式51的鍵合的半導體結構，其中帽材料包括CoWP。
實施方式53 根據實施方式48至52中任一項的鍵合的半導體結構，其中第一金屬特征部和第二金屬特征部的至少一個包括銅。
實施方式M 根據實施方式48至53中任一項的鍵合的半導體結構，其中第一金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第一截面面積；并且第二金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第二截面面積，第二截面面積與第一截面面積不同。
實施方式55 根據實施方式48至討中任一項的鍵合的半導體結構，其中第一金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第一截面形狀；并且第二金屬特征部在與第一金屬特征部和第二金屬特征部之間的鍵合界面平行的平面中具有第二截面形狀，第二截面形狀與第一截面形狀不同。
權利要求
1.一種將第一半導體結構直接鍵合到第二半導體結構的方法，該方法包括以下步驟 在所述第一半導體結構上的第一金屬特征部的表面處形成包括金屬和硅的帽層，所述帽層的表面限定了所述第一金屬特征部的第一鍵合表面；和將所述第二半導體結構上的第二金屬特征部的第二鍵合表面直接鍵合到所述第一半導體結構上的所述第一金屬特征部的所述第一鍵合表面。
2.根據權利要求1所述的方法，該方法還包括將所述第一金屬特征部形成為包括銅。
3.根據權利要求1所述的方法，其中，形成包括金屬和硅的帽層的步驟包括形成金屬硅化物。
4.根據權利要求1所述的方法，其中，形成包括金屬和硅的帽層的步驟包括形成包括金屬和硅以及氮的帽層。
5.根據權利要求1所述的方法，該方法還包括 將所述第一鍵合表面形成為具有第一尺寸；和將所述第二鍵合表面形成為具有與所述第一鍵合表面的所述第一尺寸不同的第二尺寸。
6.根據權利要求1所述的方法，該方法還包括 將所述第一鍵合表面形成為具有第一形狀；和將所述第二鍵合表面形成為具有與所述第一鍵合表面的所述第一形狀不同的第二形狀。
7.根據權利要求1所述的方法，其中，所述第二鍵合表面直接鍵合到所述第一鍵合表面的步驟包括超低溫直接鍵合處理。
8.根據權利要求1所述的方法，其中，所述第二鍵合表面直接鍵合到所述第一鍵合表面的步驟包括在低于大約200°C的溫度的環境中使所述第一鍵合表面直接靠緊所述第二鍵合表面。
9.根據權利要求8所述的方法，該方法還包括在低于大約200°C的溫度的環境中在所述第一鍵合表面和所述第二鍵合表面之間施加壓力。
10.根據權利要求9所述的方法，其中，在低于大約200°C的溫度的環境中在所述第一鍵合表面和所述第二鍵合表面之間施加壓力的步驟包括在低于大約100°c的溫度的環境中在所述第一鍵合表面和所述第二鍵合表面之間施加壓力。
11.根據權利要求10所述的方法，其中，在低于大約100°C的溫度的環境中在所述第一鍵合表面和所述第二鍵合表面之間施加壓力的步驟包括在大約室溫的環境中在所述第一鍵合表面和所述第二鍵合表面之間施加壓力。
12.根據權利要求1所述的方法，該方法還包括在將所述第二鍵合表面直接鍵合到所述第一鍵合表面之前，利用雜質對所述第一半導體結構上的所述第一金屬特征部進行摻ο
13.根據權利要求1所述的方法，該方法還包括在將所述第二鍵合表面直接鍵合到所述第一鍵合表面之前，在所述第二半導體結構上的所述第二金屬特征部的表面處形成包括金屬和硅的帽層，在所述第二金屬特征部的表面處的所述帽層的表面限定了所述第二金屬特征部的所述第二鍵合表面。
14.根據權利要求1所述的方法，該方法還包括將所述金屬帽層形成為包括CoWP。
15.根據權利要求1所述的方法，該方法還包括將所述金屬帽層形成為具有大約IOnm 或更小的平均厚度。
16.根據權利要求14所述的方法，該方法還包括選擇所述雜質以包括鋁、銀和錳中的至少一種。
17.根據權利要求14所述的方法，其中，對所述第一金屬特征部進行摻雜的步驟包括形成包括所述雜質的金屬種子層；和在種子層之上形成所述第一金屬特征部，并將所述雜質從所述種子層擴散到所述第一金屬特征部中。
18.一種鍵合的半導體結構，該鍵合的半導體結構包括第一半導體結構，其包括第一金屬特征部，所述第一金屬特征部包括第一主表面；第二半導體結構，其包括至少部分地由電介質材料圍繞的第二金屬特征部，所述第二半導體結構的所述第二金屬特征部具有第二主表面，所述第二主表面直接鍵合到所述第一半導體結構的所述第一金屬特征部的所述第一主表面的一部分；和帽材料，其直接布置在所述電介質材料的表面和所述第一半導體結構的所述第一金屬特征部的所述第一主表面的另一部分之間。
19.根據權利要求18所述的鍵合的半導體結構，其中，所述帽材料包括電介質材料。
20.根據權利要求19所述的鍵合的半導體結構，其中，所述帽材料包括CuSiN、SiCjP SiN中的至少一種。
21.根據權利要求18所述的鍵合的半導體結構，其中，所述帽材料包括導電材料。
22.根據權利要求21所述的鍵合的半導體結構，其中，所述帽材料包括CoWP。
23.根據權利要求18所述的鍵合的半導體結構，其中，所述第一金屬特征部和所述第二金屬特征部的至少一個包括銅。
24.根據權利要求18所述的鍵合的半導體結構，其中所述第一金屬特征部在與所述第一金屬特征部和所述第二金屬特征部之間的鍵合界面平行的平面中具有第一截面面積；并且所述第二金屬特征部在與所述第一金屬特征部和所述第二金屬特征部之間的鍵合界面平行的平面中具有第二截面面積，所述第二截面面積與所述第一截面面積不同。
25.根據權利要求18所述的鍵合的半導體結構，其中所述第一金屬特征部在與所述第一金屬特征部和所述第二金屬特征部之間的鍵合界面平行的平面中具有第一截面形狀；并且所述第二金屬特征部在與所述第一金屬特征部和所述第二金屬特征部之間的鍵合界面平行的平面中具有第二截面形狀，所述第二截面形狀與所述第一截面形狀不同。
全文摘要
半導體結構直接鍵合在一起的方法和鍵合的半導體結構。本發明的實施方式包括將半導體結構直接鍵合在一起的方法。在一些實施方式中，帽層可以設置在半導體結構的直接鍵合的金屬特征部之間的界面處。在一些實施方式中，雜質設置在半導體結構的直接鍵合的金屬特征部內。使用這樣的方法來形成鍵合的半導體結構。
文檔編號H01L25/00GK102543778SQ201110421060
公開日2012年7月4日 申請日期2011年12月15日 優先權日2010年12月16日
發明者瑪麗亞姆·薩達卡 申請人:索泰克公司