專利名稱：一種超小型封裝體及其制作方法
技術領域：
本發明涉及半導體封裝領域，尤其涉及一種超小型封裝體及其制作方法。
背景技術：
半導體器件有越來越小型化的發展趨勢，為了盡量減少完成封裝后的半導體器件的體積，就應該盡量增大芯片在完成封裝后的半導體器件中所占的體積比。在傳統的完成封裝后的半導體器件中芯片被貼裝在引線框架的支撐平臺上，再由引線將芯片的另外一些電極連接到焊線臺上，在這種器件中焊線臺以及支撐芯片的引線框架將會占據大量的體積，因此芯片在整個半導體器件中所占的體積比不可能太高。這些因素制約了半導體器件的小型化發展趨勢，例如附圖1所示是是現有的一種超小型QFN封裝體的示意圖，包括芯片 10、芯片貼裝部11以及引腳12。采用這種結構的封裝體尺寸通常為0. 62mmX0. 32mm，但芯片10的尺寸大約為0. 2mmX0. 2mm，大部分空間被芯片貼裝部11以及引腳12占據，芯片10 只占大約20%的面積。隨著芯片10的尺寸的減少，上述比例還會進一步減少，因為貼裝部 11以及引腳12的尺寸是有極限的，其所占比例會相對增多。
發明內容
本發明所要解決的技術問題是，提供一種超小型封裝體及其制作方法，能夠提高芯片在封裝體中所占體積的比例，從而降低封裝體的體積。為了解決上述問題，本發明提供了一種超小型封裝體，包括芯片、設置于芯片背面的一片式背電極、以及設置于芯片正面的多個片式正電極，所述片式背電極具有一突出芯片側邊的端部，所述多個片式正電極亦各自具有一突出芯片側邊的端部。作為可選的技術方案，所述片式背電極的突出芯片側邊的端部與多個片式正電極的突出芯片側邊的端部設置于芯片的同一側邊。作為可選的技術方案，所述片式背電極的突出芯片側邊的端部芯片的一側邊，所述多個片式正電極的突出芯片側邊的端部設置于與芯片上述側邊相對的另一側邊。作為可選的技術方案，進一步包括一塑封體，所述塑封體包裹所述芯片、片式背電極以及多個片式正電極，并暴露出片式背電極的突出芯片側邊的端部，以及暴露出所述多個片式正電極的突出芯片側邊的端部。本發明進一步提供了一種上述封裝體的制作方法，包括如下步驟提供片式背電極；將芯片的背面貼裝在片式背電極的表面，使芯片的背面與片式背電極電學導通，并使片式背電極具有一突出芯片側邊的端部；將多個片式正電極貼裝在芯片的正面，遵照預先設計使每個片式正電極均與對應的芯片表面的焊盤電學導通，并使所述多個片式正電極各自具有一突出芯片側邊的端部。作為可選的技術方案，在貼裝多個片式正電極的步驟中，使所述片式背電極的突出芯片側邊的端部與多個片式正電極的突出芯片側邊的端部設置于芯片的同一側邊。作為可選的技術方案，在貼裝多個片式正電極的步驟中，使所述片式背電極的突出芯片側邊的端部芯片的一側邊，所述多個片式正電極的突出芯片側邊的端部設置于與芯片上述側邊相對的另一側邊。根據權利要求5所述的制作方法，其特征在于，其特征在于，在貼裝多個片式正電極的步驟之后，進一步包括如下步驟形成一塑包裹所述芯片、片式背電極以及多個片式正電極的塑封體，并暴露出片式背電極的突出芯片側邊的端部，以及暴露出所述多個片式正電極的突出芯片側邊的端部。本發明的優點在于，采用的片式背電極以及片式正電極都是貼在芯片的表面，并直接采用片式露出的端部作為封裝體的引腳，故芯片外圍的電學連接引線僅僅占用了很少的體積。本發明所提供的技術方案在芯片的體積一定的情況下，降低了封裝體的總體積，故可以適用于小型甚至超小型芯片的封裝。
附圖1所示是是現有的一種超小型QFN封裝體的示意附圖2所示是本發明的第一具體實施方式
中封裝體制作方法的實施步驟示意圖； 附圖3A至附圖3E所示是本發明的第一具體實施方式
中所述步驟的工藝示意圖； 附圖4所示是本發明的第二具體實施方式
中封裝體制作方法的實施步驟示意圖； 附圖5A與附圖5B所示是本發明的第二具體實施方式
中所述步驟的工藝示意圖。
具體實施例方式下面結合附圖對本發明提供的一種超小型封裝體及其制作方法的具體實施方式
做詳細說明。首先結合附圖給出本發明一種超小型封裝體及其制作方法的第一具體實施方式
。附圖2所示是本發明的第一具體實施方式
中封裝體制作方法的實施步驟示意圖， 包括如下步驟步驟S10，提供片式背電極；步驟S11，將芯片的背面貼裝在片式背電極的表面；步驟S12，將一片式正電極貼裝在芯片的正面；步驟S13，形成一塑封體。附圖3A至附圖3E所示是本具體實施方式
中所述步驟的工藝示意圖，采用立體圖的形式對上述工藝進行具體說明。附圖3A所示，參考步驟S10，提供片式背電極110，所述片式背電極110可以是任何一種用金屬材料制作的片式結構。附圖;3B所示，參考步驟S11，將芯片100的背面貼裝在片式背電極110的表面。本步驟可以采用導電焊料焊接的方法或者采用導電膠粘貼等方法，使芯片100的背面與片式背電極110電學導通。本步驟進一步需要片式背電極110具有一突出芯片100側邊的端部 111，該端部111用于形成最終封裝體的引出電極。既然芯片100已經用于封裝，則顯然所述芯片100應當是已經制作有半導體器件的，故芯片100的正面應當是制作半導體器件的一面，芯片100的正面具有一個焊盤101，背面是與正面相對的另一面，本具體實施方式
所述的芯片100的背面進一步具有背電極的作用。附圖3C所示，參考步驟S12，將一片式正電極120貼裝在芯片100的正面。本實施方式中，芯片100的正面僅具有一個焊盤101，故應當將片式正電極120與焊盤101電學導通，貼裝可以采用導電焊料焊接的方法或者采用導電膠粘貼等方法。并且片式正電極120進一步具有一突出芯片100側邊的端部121，該端部121用于形成最終封裝體的引出電極。 在本具體實施方式
中，所述片式背電極110的突出芯片100側邊的端部111與片式正電極 120的突出芯片100側邊的端部121設置于芯片100的同一側邊。附圖3D所示是步驟S12的實施完畢的另一種可能的狀態，在附圖3D中，所述片式背電極110的端部111設置芯片100的一側邊，而片式正電極120的端部121設置于芯片 100與上述側邊相對的另一側邊。以上附圖3C與3D中，芯片100的形狀均為矩形，這是最為常見的形狀。如果芯片 110的形狀是其他的特殊形狀，本領域內技術人員可以根據上述內容以及附圖3C和附圖3D 所揭露的技術構思來重新布置兩端部的位置關系。在其他的實施方式中，如果芯片100的正面具有多個焊盤，則應當提供多個片式正電極，并遵照預先設計使每個片式正電極均與對應的芯片表面的焊盤電學導通，并使多個片式正電極各自具有一突出芯片側邊的端部。從附圖3C和附圖3D中可以看出，片式背電極110以及片式正電極120實質上已經形成了對芯片100背面和正面的密封結構，而在這種結構中，由于兩個電極都是貼在芯片100的表面，故芯片100占去了封裝體的大部分體積，從而在芯片100的體積一定的情況下，降低了封裝體的總體積，故可以適用于小型甚至超小型芯片的封裝。附圖3E所示，參考步驟S13，形成一塑封體130。所述塑封體130包裹所述芯片 100、片式背電極110以及片式正電極120，并暴露出片式背電極110的端部111和片式正電極120的端部121。本步驟為可選步驟。對于附圖3C和附圖3D的結構而言，實質上已經形成了對芯片100正面和背面的密封結構，可以直接應用在PCB等場合。本步驟進一步形成了一塑封體130，可以進一步提高封裝體抵抗外界環境干擾的能力。附圖4所示是本發明的第二具體實施方式
中封裝體制作方法的實施步驟示意圖， 包括如下步驟步驟S20，提供片式背電極；步驟S21，將芯片的背面貼裝在片式背電極的表面；步驟S22，將兩個片式正電極貼裝在芯片的正面。本實施方式的步驟S20和步驟S21與前一個具體實施方式
類似，此處不再贅述。本實施方式是針對芯片正面具有多個焊盤，需要引出兩個或者多個電極的情況， 故本具體實施方式
中的步驟S22是將兩個片式正電極貼裝在芯片的正面。為了更清楚的說明步驟S22，接下來的附圖5A和附圖5B采用立體圖的形式對上述步驟進行說明。附圖5A是步驟S21實施完畢后的封裝體立體結構圖，包括芯片200、片式背電極 210，芯片200的正面具有焊盤201和202。繼續實施步驟S22，參考附圖5B是步驟S22實施完畢后的封裝體立體結構圖，兩個片式正電極221與222被貼裝在芯片的正面。片式背電極210的突出芯片200側邊的端部與片式正電極221與222的突出芯片200側邊的端部設置于芯片200的同一側邊上。上述三個突出的端部將作為封裝體中的芯片200與外界形成電學連接的電極。同前一個具體實施方式
類似的，附圖5B所示的結構可以直接應用在PCB等場合， 也可以再實施一塑封的步驟以提高其可靠性。以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
權利要求
1.一種超小型封裝體，其特征在于，包括芯片、設置于芯片背面的一片式背電極、以及設置于芯片正面的多個片式正電極，所述片式背電極具有一突出芯片側邊的端部，所述多個片式正電極亦各自具有一突出芯片側邊的端部。
2.根據權利要求1所述的超小型封裝體，其特征在于，所述片式背電極的突出芯片側邊的端部與多個片式正電極的突出芯片側邊的端部設置于芯片的同一側邊。
3.根據權利要求1所述的超小型封裝體，其特征在于，所述片式背電極的突出芯片側邊的端部芯片的一側邊，所述多個片式正電極的突出芯片側邊的端部設置于與芯片上述側邊相對的另一側邊。
4.根據權利要求1所述的超小型封裝體，其特征在于，進一步包括一塑封體，所述塑封體包裹所述芯片、片式背電極以及多個片式正電極，并暴露出片式背電極的突出芯片側邊的端部，以及暴露出所述多個片式正電極的突出芯片側邊的端部。
5.一種權利要求1所述封裝體的制作方法，其特征在于，包括如下步驟提供片式背電極；將芯片的背面貼裝在片式背電極的表面，使芯片的背面與片式背電極電學導通，并使片式背電極具有一突出芯片側邊的端部；將多個片式正電極貼裝在芯片的正面，遵照預先設計使每個片式正電極均與對應的芯片表面的焊盤電學導通，并使所述多個片式正電極各自具有一突出芯片側邊的端部。
6.根據權利要求5所述的制作方法，其特征在于，在貼裝多個片式正電極的步驟中，使所述片式背電極的突出芯片側邊的端部與多個片式正電極的突出芯片側邊的端部設置于芯片的同一側邊。
7.根據權利要求5所述的制作方法，其特征在于，在貼裝多個片式正電極的步驟中，使所述片式背電極的突出芯片側邊的端部芯片的一側邊，所述多個片式正電極的突出芯片側邊的端部設置于與芯片上述側邊相對的另一側邊。
8.根據權利要求5所述的制作方法，其特征在于，其特征在于，在貼裝多個片式正電極的步驟之后，進一步包括如下步驟形成一塑包裹所述芯片、片式背電極以及多個片式正電極的塑封體，并暴露出片式背電極的突出芯片側邊的端部，以及暴露出所述多個片式正電極的突出芯片側邊的端部。
全文摘要
本發明提供了一種超小型封裝體及其制作方法。所述超小型封裝體，包括芯片、設置于芯片背面的一片式背電極、以及設置于芯片正面的多個片式正電極，所述片式背電極具有一突出芯片側邊的端部，所述多個片式正電極亦各自具有一突出芯片側邊的端部。本發明的優點在于，采用的片式背電極以及片式正電極都是貼在芯片的表面，并直接采用片式露出的端部作為封裝體的引腳，故芯片外圍的電學連接引線僅僅占用了很少的體積。本發明所提供的技術方案在芯片的體積一定的情況下，降低了封裝體的總體積，故可以適用于小型甚至超小型芯片的封裝。
文檔編號H01L23/488GK102437134SQ20111040155
公開日2012年5月2日 申請日期2011年12月7日 優先權日2011年12月7日
發明者張江元, 高洪濤 申請人:上海凱虹電子有限公司, 上海凱虹科技電子有限公司, 達邇科技(成都)有限公司