專利名稱：基于快閃存儲器結構的光敏可控器件的制作方法
技術領域：
本發明涉及一種基于快閃存儲器結構的光敏可控器件和信號獲得方法，可實現在光照下器件電信號增大或減小可調。
背景技術：
半導體光敏器件在日常生活和國防領域發揮著極其重要的作用，如圖像傳感器、光敏開關等。目前，所有的半導體光敏器件都是應用器件在光照下，光子被半導體吸收而產生電子空穴對，這些電子空穴對將會使載流子濃度增大，從而器件的電信號會增大，如光敏開關，應用的是器件在光照條件下，電流變大，而在無光照條件下，電流很小，故可以智能控制特定系統，如路燈。目前半導體光敏器件在光照下電信號只能單向的增大,如文獻(WeiquanZhang,Transactions on electron devices, VOL.48, N0.6, JUNE 2001)中提到一種光敏器件，其結構如圖1所示，是一個典型的PMOSFET晶體管結構，將柵極和襯底短接并浮空，源端接地，在漏端加一個負電壓，當無光時，由于柵和襯底短接，晶體管處于關閉狀態，漏端電流很小，當有光照射時，產生的空穴會被漏端給抽走，漏端電流增大，同時電子積聚在襯底會使襯底電位降低，從而柵極電位降低，使漏端電流增大，故光照產生的電子和空穴都使漏端電流增大。但是在特定的情況下，光敏器件需要在光照下既能開啟也能關閉系統，如路燈在需要的情況下白天也能開啟，這就需要光敏器件在光照條件下電信號既能增大也能減小。而前面提到，目前的半導體光敏器件在光照下，光子被半導體吸收產生電子空穴對，這些電子空穴對會使載流子濃度增大，從而器件電流增大，無法實現在光照下光敏器件電流減小。
發明內容
本發明目的是提出一種新型的基于快閃存儲器結構的光敏可控器件和信號獲得方法，其電信號在光照下既能增大也能減小，實現智能可調。所述基于快閃存儲器結構NMOSFET光敏可控器件，結構如圖2所示，其結構包括P型半導體襯底101，襯底上設有η型重摻雜的源區102和漏區103，襯底上依次為隧穿氧化層104、電荷存儲層105、阻擋氧化層106和控制柵極107，即組成快閃存儲器結構的NMOSFET光敏可控器件。阻擋氧化層106和控制柵極107為透明電極。AA’表示沿垂直于器件溝道方向。所述快閃存儲器結構NMOSFET光敏可控器件和信號獲得方法，工作在電信號增大模式下時，首先對光敏器件進行擦除操作，使擦除后光敏器件閾值電壓小于其初始閾值(其電荷存儲層中即沒有電子也沒有空穴存儲)，這時光敏器件電荷存儲層105中存有大量空穴，如圖3所示。這時光敏器件襯底半導體101能帶發生彎曲，如圖4所示，由于電荷存儲層中存有大量空穴，沿垂直于AA’方向光敏器件襯底表面能帶向下彎曲；在有光照條件下時，光子到達光敏器件襯底101并被吸收，光子產生電子和空穴對，電子向著襯底表面運動而空穴則流向襯底；在電信號增大模式下工作時，將光敏器件柵極107和襯底101短接并浮空，源端102接地，在漏端103加一個正電壓并測試漏端電流，當無光時，由于器件沒有開啟，故電流很小，若有光照射，如前面所述，光生電子向襯底表面運動，使溝道表面電子濃度增加，故漏端103電流增大，同時空穴流向襯底并積聚，如圖5所示，積聚的空穴使襯底電勢抬高，由于柵極107和襯底101短接，故光敏器件的柵極107電位也會抬高，從而使器件溝道能帶繼續向下彎曲并有可能使器件開啟，這也使漏端電流增大，故在該放大模式下，基于快閃存儲結構的光敏器件在光照條件下，漏端103電信號會增大，并且光強越大，電信號越大。圖12為基于0.13微米閃存工藝的快閃存儲器結構NMOSFET光敏可控器件工作在電信號增大模式下測試得到的結果，其結果顯示，電信號隨著光強增大而增大。在電信號增大模式下時，先通過FN擦除將器件閾值降為0.5v。所述基于快閃存儲器結構NMOSFET光敏可控器件工作在電信號減小模式下時，對光敏器件進行編程操作，使編程后光敏器件閾值電壓高于其初始閾值(其電荷存儲層中即沒有電子也沒有空穴存儲)，這時光敏器件電荷存儲層105中存有大量電子，如圖6所示。這時光敏器件襯底半導體101能帶發生彎曲，如圖7所示，由于電荷存儲層105中存有大量電子，沿垂直于AA’方向光敏器件襯底表面能帶向上彎曲，在光照條件下，光子到達光敏器件襯底101并被吸收，光子產生電子和空穴對，空穴向著襯底表面運動而電子則流向襯底。工作時，將光敏器件柵極107和襯底101短接并浮空，源端103接地，在漏端103加一個正電壓并測試漏端電流，若有光照射，如前面所述，光生空穴向襯底表面運動，使溝道表面空穴濃度增加，即相當于增大器件閾值電壓，漏端電流減小，同時電子流向襯底并積聚，如圖8所示，積聚的電子使襯底電勢降低，故光敏器件的柵極107電位也會降低，從而使器件溝道能帶繼續向上彎曲，即相當于使NMOSFET晶體管工作在負的柵極電壓下，器件被更嚴格關斷，這也使漏端103電流減小，故在該電信號減小模式下，基于快閃存儲器結構的光敏器件在光照條件下，漏端103電信號會減小，并且光強越大，電信號越小。圖13為基于0.13微米閃存工藝的快閃存儲器結構NMOSFET光敏可控器件工作在電信號減小模式下測試得到的結果，其結果顯示，電信號隨著光強增大而減小。所述基于0.13微米閃存工藝下的NMOSFET光敏器件工作在電信號減小模式下時，先通過FN或者CHE (溝道熱電子)編程將器件閾值升到4.9v。所述具有快閃存儲器結構的NMOSFET光敏可控器件結構也適用于具有快閃存儲器結構的PMOSFET光敏可控器件，如圖9所示，其結構包括η型半導體襯底201，η型襯底上設有P型重摻雜的源區202和漏區203，隧穿氧化層204、電荷存儲層205、阻擋氧化層206和控制柵207。所述具有快閃存儲器結構的PMOSFET光敏可控器件工作在電信號增大模式下時，首先對光敏可控器件進行編程，使電荷存儲層205中存有大量電子，工作時，將柵極207和襯底201短接并浮空，源極202接地，漏端203加負電壓并測試漏端電流。其電信號增大原理同具有電荷存儲層結構的NMOSFET光敏可控器件相似，如圖十所示，光照時產生的空穴流向襯底表面，增大溝道中空穴濃度，漏端203電流增大，同時流向襯底的電子使襯底201電位降低，從而柵極207電位降低，器件溝道能帶抬高甚至將器件開啟，也使漏端203電流增大，故在電信號增大模式下，光照下漏端203電信號會增大，且光強越大，電信號越大。所述具有快閃存儲器結構的PMOSFET光敏可控器件工作在電信號減小模式下時，首先對光敏可控器件進行擦除，使電荷存儲層205中存有大量空穴，工作時，將柵極207和襯底201短接并浮空，源極202接地，漏端203加負電壓并測試漏端電流。其電信號減小原理同具有電荷存儲層結構的NMOSFET光敏可控器件一樣,如圖11所不，光照時產生的電子流向襯底表面，增大溝道中電子濃度，等效為器件閾值電壓增大，漏端203電流減小，同時流向襯底的空穴使襯底201電位抬高，從而柵極207電位抬高，即相當于使PMOSFET工作在正柵壓條件下，器件被更嚴格的關斷，也使漏端203電流減小，故在電信號減小模式下，光照下漏端203電信號會減小，且光強越大，電信號越小。所述基于快閃存儲器結構的NMOSFET光敏可控器件和PMOSFET光敏可控器件(統稱為光敏可控器件)中電荷存儲層可以是多晶硅電荷存儲層，也可以是氮化硅等電荷存儲層。本發明的有益效果為:本發明所述基于快閃存儲器結構的光敏可控器件實現了在光照下，電信號既可以增大也可以減小的功能，其增大和減小模式可以被調控，克服了目前的半導體光敏器件在光照下電信號只能放大的缺點。
圖1為柵與襯底短接的標準PMOSFET晶體管結構示意圖；圖2為基于快閃存儲器結構的NMOSFET光敏可控器件結構示意圖；圖3為基于快閃存儲器結構NMOSFET光敏可控器件電荷存儲層中存有大量空穴示意圖；圖4為電荷存儲層中存有大量空穴時快閃存儲器結構NMOSFET光敏可控器件襯底能帶圖；圖5為基于快閃存儲器結構NMOSFET光敏可控器件工作在電信號增大模式下原理圖；圖6為快閃存儲器結構NMOSFET光敏可控器件電荷存儲層中存有大量電子示意圖；圖7為電荷存儲層中存有大量電子時快閃存儲器結構NMOSFET光敏可控器件襯底能帶圖；圖8為基于快閃存儲器結構NMOSFET光敏可控器件工作在電信號減小模式下原理圖；圖9為基于快閃存儲器結構的PMOSFET光敏可控器件結構示意圖；圖10為基于0.13微米閃存工藝的快閃存儲器NMOSFET光敏可控器件工作在電信號增大模式下測試結果圖；圖11為基于0.13微米閃存工藝的快閃存儲器NMOSFET光敏可控器件工作在電信號減小模式下測試結果 圖12是閾值電壓為0.5V時光強與漏端電流的關系曲線；
圖13是閾值電壓為4.9V時光強與漏端電流的關系曲線。
具體實施例如圖2所示為基于快閃存儲器結構的NMOSFET光敏可控器件的結構示意圖。在0.13微米閃存工藝條件下，其半導體襯底101為硅襯底，隧穿氧化層104為二氧化硅，其厚度約為7nm至10nm，電荷存儲層105為多晶硅材料，其厚度約為lOOnm，阻擋氧化層106為二氧化娃/氮化娃/ 二氧化娃三層結構，其厚度分別約為4nm/10nm/5nm,控制柵107為多晶硅材料，厚度約為200nm，柵極107長度約為0.16微米，寬度約為0.18微米，柵極長度和寬度可調，器件初始閾值為2.7v左右。所述基于0.13微米閃存工藝下的NMOSFET光敏器件工作在電信號增大模式下時，先通過FN擦除將器件閾值降為0.5v，這時電荷存儲層105中存有大量空穴，工作時，將柵極107與襯底101短接并浮空，源極102接地，在漏極103加正電壓，測試結果如圖10所示，在光照下，漏端103電流要高于無光時的電流，且光強越大，電流越大。所述基于0.13微米閃存工藝下的NMOSFET光敏器件工作在電信號減小模式下時，先通過FN或者CHE (溝道熱電子)編程將器件閾值升到4.9v，這時電荷存儲層105中存有大量電子，工作時，將柵極107與襯底101短接并浮空，源極102接地，在漏極103加正電壓，測試結果如圖11所示，在光照下，漏端103電流要小于無光時的電流，且光強越大，電流越小。如圖9所示為基于快閃存儲器結構的PMOSFET光敏可控器件的結構示意圖。在標準閃存工藝條件下，其半導體襯底201為硅襯底，隧穿氧化層204為二氧化硅，其厚度約為5nm至10nm，電荷存儲層205為多晶硅材料，其厚度約為lOOnm，阻擋氧化層206為二氧化娃/氮化娃/ 二氧化娃三層結構，其厚度分別約為2-4nm/5-10nm/2-5nm,控制柵207為多晶硅材料，厚度約為200nm，柵極207長度約為0.16微米，寬度約為0.18微米，柵極長度和寬度可調，器件初始閾值為Ov左右。所述基于標準閃存工藝下的PMOSFET光敏器件工作在電信號增大模式下時，先通過FN編程方式(也可以通過其他編程方式)將器件閾值升到4V，這時電荷存儲層205中存有大量電子，工作時，將柵極207與襯底201短接并浮空，源極202接地，在漏極203加負電壓。所述基于標準閃存工藝下的PMOSFET光敏器件工作在電信號減小模式下時，先通過FN擦除方式(也可以通過其他擦除方式)將器件閾值降到-1V，這時電荷存儲層205中存有大量電子，工作時，將柵極207與襯底201短接并浮空，源極202接地，在漏極203加負電壓。
權利要求
1.基于快閃存儲器結構NMOSFET光敏可控器件，其特征是包括P型半導體襯底101，襯底上設有n型重摻雜的源區102和漏區103，襯底上依次為隧穿氧化層104、電荷存儲層105、阻擋氧化層106和控制柵極107，組成快閃存儲器結構的NMOSFET光敏可控器件，阻擋氧化層106和控制柵極107為透明電極。
2.根據權利要求1所述的基于快閃存儲器結構NMOSFET光敏可控器件，其特征是在0.13微米快閃存儲器結構NMOSFET光敏可控器件，其半導體襯底101為硅襯底，隧穿氧化層104為二氧化硅，其厚度約為7nm至10nm，電荷存儲層105為多晶硅材料，其厚度約為lOOnm，阻擋氧化層106為二氧化硅/氮化硅/ 二氧化硅三層結構，其厚度分別約為4nm/10nm/5nm,控制柵107為多晶硅材料，厚度約為200nm，柵極107長度約為0.16微米，寬度約為0.18微米，柵極長度和寬度可調，器件初始閾值為2.7v左右。
3.根據權利要求1或2所述的快閃存儲器結構NMOSFET光敏可控器件信號獲得方法，其特征是工作在電信號增大模式下時，首先對光敏器件進行擦除操作，使擦除后光敏器件閾值電壓小于其初始閾值，這時光敏器件電荷存儲層105中存有大量空穴；在有光照條件下時，光子到達光敏器件襯底101并被吸收，光子產生電子和空穴對，電子向著襯底表面運動而空穴則流向襯底；在電信號增大模式下工作時，將光敏器件柵極107和襯底101短接并浮空，源端102接地，在漏端103加一個正電壓并測試漏端電流，當無光時，由于光敏器件沒有開啟，故電流很小，若有光照射，光生電子向襯底表面運動，使溝道表面電子濃度增加，故漏端103電流增大，同時空穴流向襯底并積聚，積聚的空穴使襯底電勢抬高，由于柵極107和襯底101短接，故光敏器件的柵極107電位也會抬高，從而使器件溝道能帶繼續向下彎曲并有可能使器件開啟，這使漏端電流增大，故在該放大模式下，基于快閃存儲結構的光敏器件在光照條件下，漏端103電信號會增大，并且光強越大，電信號越大。
4.根據權利要求3所述的快閃存儲器結構NMOSFET光敏可控器件信號獲得方法，其特征是在電信號增大模式下時，先通過FN擦除將器件閾值降為0.5v。
5.根據權利要求1或2所述的快閃存儲器結構NMOSFET光敏可控器件信號獲得方法，其特征是工作在電信號減小模式下時，對光敏器件進行編程操作，使編程后光敏器件閾值電壓高于其初始閾值，其電荷存儲層中即沒有電子也沒有空穴存儲，這時光敏器件電荷存儲層105中存有大量電子；在光照條件下，光子到達光敏器件襯底101并被吸收，光子產生電子和空穴對，空穴向著襯底表面運動而電子則流向襯底；工作時，將光敏器件柵極107和襯底101短接并浮空，源端103接地，在漏端103加一個正電壓并測試漏端電流，若有光照射，如前面所述，光生空穴向襯底表面運動，使溝道表面空穴濃度增加，即相當于增大器件閾值電壓，漏端電流減小，同時電子流向襯底并積聚，積聚的電子使襯底電勢降低，故光敏器件的柵極107電位也會降低，從而使器件溝道能帶繼續向上彎曲，即相當于使NMOSFET晶體管工作在負的柵極電壓下，器件被更嚴格關斷，使漏端103電流減小，故在該電信號減小模式下，基于快閃存儲器結構的光敏器件在光照條件下，漏端103電信號會減小，并且光強越大，電信號越小。
6.根據權利要求5所述的快閃存儲器結構NMOSFET光敏可控器件信號獲得方法，其特征是在電信號減小模式下時，所述基于0.13微米閃存工藝下的NMOSFET光敏器件工作在電信號減小模式下時，先通過FN或者CHE (溝道熱電子)編程將器件閾值升到4.9v。
7.基于快閃存儲器結構PM0SFET光敏可控器件，其特征是包括結構包括η型半導體襯底，襯底上設有P型重摻雜源區和漏區，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。
8.根據權利要求1或7所述的基于快閃存儲器結構PMOSFET光敏可控器件，其特征是其電荷存儲層可以使多晶硅浮柵層，也可以是氮化硅、納米晶等電荷陷阱層。
9.根據權利要求7所述的基于快閃存儲器結構PMOSFET光敏可控器件的信號獲得方法，其特征是首先對基于快閃存儲器結構的PMOSFET光敏電荷存儲層器件進行編程，使電荷存儲層中存有大量電子，工作時，將柵極和襯底短接并浮空，源極接地，漏極加負電壓，測試漏端電流，這時基于快閃存儲器結構的PMOSFET光敏器件工作在電信號增大模式下。
10.根據權利要求7所述的基于快閃存儲器結構PMOSFET光敏可控器件的信號獲得方法，其特征是首先對基于快閃存儲器結構的PMOSFET光敏電荷存儲層器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加負電壓，測試漏端電流，這時基于快閃存儲器結構的PMOSFET光敏器件工作在電信號減小模式下。
全文摘要
基于快閃存儲器結構NMOSFET光敏可控器件，包括p型半導體襯底，襯底上設有n型重摻雜的源區和漏區，襯底上依次為隧穿氧化層、電荷存儲層、阻擋氧化層和控制柵極，組成快閃存儲器結構的NMOSFET光敏可控器件，阻擋氧化層和控制柵極為透明電極。隧穿氧化層厚度約為7nm至10nm，電荷存儲層為多晶硅材料，其厚度約為100nm，阻擋氧化層為二氧化硅/氮化硅/二氧化硅三層結構，其厚度分別約為4nm/10nm/5nm，控制柵為多晶硅材料，厚度約為200nm，柵極長度約為0.16微米，寬度約為0.18微米。工作在電信號增大模式下時，首先對光敏器件進行擦除操作，使擦除后光敏器件閾值電壓小于其初始閾值，也可工作在電信號減小模式。
文檔編號H01L31/112GK103137775SQ201110397660
公開日2013年6月5日 申請日期2011年12月3日 優先權日2011年12月3日
發明者閆鋒, 吳福偉 申請人:南京大學