專利名稱：應力記憶作用的半導體器件及其制造方法
技術領域：
本發明涉及半導體制造技術領域，尤其涉及應力記憶(stress memorization)作用的半導體器件及其制造方法。
背景技術：
隨著半導體工藝進入亞微米時代，CMOS器件的驅動電流提升問題日趨得到重視， 驅動電流的提升將大大改善元件的延遲時間(time delay)，提高元件的響應速率。操控應力是改善CMOS器件，尤其是場效應晶體管中載流子遷移率以及增大MOS器件的跨導(或者減小串聯電阻)，進而提高驅動電流的有效方式。在現有的半導體制造工藝中，引入了一種應力記憶技術(SMT，Stress Memorization Technology)工藝，用于源極 /漏極(S/D)離子注入步驟后，以誘發應力于金屬氧化物半導體場效應管(MOSFET)的溝道區域，借此改善所制造的半導體元器件的電學特性。當應力施加到半導體晶體管的溝道時，載流子的遷移率從它們在無應力半導體情況下的原始值發生改變，因而晶體管的跨導和導通電流也從它們在無應力半導體情況下的原始值發生改變。這是因為在溝道內施加的應力和對半導體結構產生的應力會影響帶隙結構(即，破壞帶結構的簡并度)并改變載流子的有效質量。對于NMOS晶體管來說，受到沿著溝道方向(即空穴的移動方向或者將漏極連接到源極的方向)的拉伸應力，可以使得溝道區域中的分子排列更加疏松，從而提高電子的遷移率；反之，對于PMOS晶體管來說，受到沿著溝道方向的壓縮應力，可以使得溝道區域內的分子排布更加緊密，有助于提高空穴的遷移率。應力記憶技術的典型工藝方法是在器件源漏注入之后，沉積一應力層，例如氮化硅薄膜保護層(cap layer)，緊接著進行源漏退火，在源漏退火的過程中，會產生氮化硅薄膜保護層、多晶硅柵以及側墻之間的熱應力和內應力效應，這些應力會被記憶在多晶硅柵之中，然后，去除應力層。但記憶在多晶硅柵中的應力，仍然會傳導到CMOS半導體器件的溝道之中。這種應力產生的原因來源于退火時多晶硅晶粒重結晶的同時，覆蓋的氮化硅阻擋多晶硅應力向外釋放，在多晶硅中沿Z方向(out-plane)會產生張應力，而溝道X方向 (in-plane)會產生壓應力。傳導至溝道中的應力為Z方向的壓應力以及溝道方向的張應力。這樣的應力效果，對提高NMOS器件電子遷移率有益，但是會使PMOS器件的性能降低， 有時甚至達到20%左右。如何在提高NMOS器件電子遷移率的同時，不使PMOS器件的性能降低，這成為SMT技術在應用中的重要課題。
發明內容
本發明所要解決的技術問題是提供了應力記憶作用的半導體器件及其制造方法， 以解決NMOS器件和PMOS器件不同性能要求的問題。為了解決上述技術問題，本發明的技術方案是提供了一種應力記憶作用半導體器件的制造方法，包括在具有PMOS區域和NMOS區域的半導體襯底上形成柵氧化層和柵極；在所述NMOS區域和所述PMOS區域上沉積疏松多孔的側墻層，并對所述側墻層進行垂直于所述半導體襯底表面方向的定向刻蝕以形成側墻；在PMOS區域上形成第一光刻膠層， 對NMOS區域進行N+離子注入，并去除NMOS區域上的所述側墻；去除所述第一光刻膠層；在 NMOS區域上形成第二光刻膠層，對PMOS區域進行P+離子注入；去除所述第二光刻膠層；在所述NMOS區域和所述PMOS區域上形成緩沖氧化層和高應力氮化硅層；進行尖峰退火工藝， 去除所述緩沖氧化層、所述高應力氮化硅層以及所述PMOS區域上的所述側墻。進一步的，所述側墻層的材料為SiOC。進一步的，采用化學氣相沉積工藝在所述柵氧化層和所述柵極上沉積側墻層。進一步的，采用化學氣相沉積工藝在所述NMOS區域和所述PMOS區域上形成緩沖氧化層和高應力氮化硅層。本發明還提供了一種應力記憶作用的半導體器件，所述應力記憶作用的半導體器件包括PMOS區域以及NMOS區域，并且僅在NMOS區域的導電溝道帶有壓應力。本發明提供的應力記憶作用半導體器件的制造方法，在進行尖峰退火工藝后，所述PMOS區域上的所述側墻由于具有疏松多孔的結構能夠在應力作用下產生形變，釋放應力，使應力不會傳導到PMOS區域的導電溝道中去，避免PMOS器件的性能下降，然而在尖峰退火工藝之前，NMOS區域的所述側墻已經去除，因此不影響尖峰退火工藝后應力傳導至 NMOS區域的導電溝道中，從而能夠提高NMOS器件的電子遷移率。本發明提供的應力記憶作用的半導體器件，在PMOS區域的導電溝道中不帶有應力，從而能夠保持形成的PMOS器件的性能不受應力影響，在NMOS區域的導電溝道帶有的壓應力，能夠提高NMOS器件電子遷移率。
圖1是本發明實施例提供的應力記憶作用半導體器件的制造方法的步驟流程圖；圖2A 2G為本發明實施例提供的應力記憶作用的半導體器件的剖面結構示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提出的應力記憶作用的半導體器件及其制造方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發明實施例的目的。本發明的核心思想在于，提供的應力記憶作用半導體器件的制造方法，在進行尖峰退火工藝后，所述PMOS區域上的所述側墻由于具有疏松多孔的結構能夠在應力作用下產生形變，釋放應力，使應力不會傳導到PMOS區域的導電溝道中去，避免PMOS器件的性能下降，然而在尖峰退火工藝之前，NMOS區域的所述側墻已經去除，因此不影響尖峰退火工藝后應力傳導至NMOS區域的導電溝道中，從而能夠提高NMOS器件的電子遷移率。本發明提供的應力記憶作用的半導體器件，在PMOS區域的導電溝道中不帶有應力，從而能夠保持形成的PMOS器件的性能不受應力影響，在NMOS區域的導電溝道帶有的壓應力，能夠提高NMOS 器件電子遷移率。
圖1是本發明實施例提供的應力記憶作用半導體器件的制造方法的步驟流程圖。 參照圖1，提供的應力記憶作用半導體器件的制造方法，包括Sl 1、在具有PMOS區域和NMOS區域的半導體襯底上形成柵氧化層和柵極；S12、在所述NMOS區域和所述PMOS區域上沉積疏松多孔的側墻層，并對所述側墻層進行垂直于所述半導體襯底表面方向的定向刻蝕以形成側墻；S13、在PMOS區域上形成第一光刻膠層，對NMOS區域進行N+離子注入，并去除NMOS 區域上的所述側墻；S14、去除所述第一光刻膠層；S15、在NMOS區域上形成第二光刻膠層，對PMOS區域進行P+離子注入；S16、去除所述第二光刻膠層；S17、在所述NMOS區域和所述PMOS區域上形成緩沖氧化層和高應力氮化硅層；S18、進行尖峰退火工藝，去除所述緩沖氧化層、所述高應力氮化硅層以及所述 PMOS區域上的所述側墻。下面將結合剖面結構示意圖對本發明的應力記憶作用半導體器件的制造方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。圖2A 2G為本發明實施例提供的應力記憶作用的半導體器件的剖面結構示意圖。參照圖2A并結合步驟Sl 1，在具有PMOS區域201和NMOS區域202的半導體襯底200 上形成柵氧化層203a、203b和柵極2(Ma、204b，PMOS區域201與NMOS區域202之間具有 STI (淺溝槽隔離)；參照圖2B、圖2C并結合步驟S12，在所述NMOS區域201和所述PMOS區域202上沉積疏松多孔的側墻層205，并對所述側墻層205進行垂直于所述半導體襯底200表面方向的定向刻蝕以形成側墻206 ；參照圖2D并結合步驟S13，在PMOS區域202上形成第一光刻膠層207，對NMOS區域201進行N+離子注入，以形成NMOS區域內的源漏極，并去除NMOS區域201上的所述側墻206，以防止結構疏松多孔的側墻206影響NMOS區域應力的傳導；參照圖2E并結合步驟S14和步驟S15，去除所述第一光刻膠層207，在NMOS區域 201上形成第二光刻膠層208，對PMOS區域202進行P+離子注入，以形成PMOS區域內的源漏極；參照圖2F并結合步驟S16和步驟S17，去除所述第二光刻膠層208，在所述NMOS 區域201和所述PMOS區域202上形成緩沖氧化層209和高應力氮化硅層210 ；參照圖2G并結合步驟S18，進行尖峰退火工藝，去除所述緩沖氧化層209、所述高應力氮化硅層210以及所述PMOS區域202上的所述側墻206。根據本發明的另一面，還提供一種利用上述方法制造而成的應力記憶作用的半導體器件，半導體器件包括PMOS區域202以及NMOS區域201，并且僅在NMOS區域201的導電溝道帶有壓應力。顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種應力記憶作用半導體器件的制造方法，其特征在于，包括在具有PMOS區域和NMOS區域的半導體襯底上形成柵氧化層和柵極；在所述NMOS區域和所述PMOS區域上沉積疏松多孔的側墻層，并對所述側墻層進行垂直于所述半導體襯底表面方向的定向刻蝕以形成側墻；在PMOS區域上形成第一光刻膠層，對NMOS區域進行N+離子注入，并去除NMOS區域上的所述側墻；去除所述第一光刻膠層；在NMOS區域上形成第二光刻膠層，對PMOS區域進行P+離子注入；去除所述第二光刻膠層；在所述NMOS區域和所述PMOS區域上形成緩沖氧化層和高應力氮化硅層；進行尖峰退火工藝，去除所述緩沖氧化層、所述高應力氮化硅層以及所述PMOS區域上的所述側墻。
2.根據權利要求1所述的應力記憶作用半導體器件的制造方法，其特征在于，所述側墻層的材料為SiOC。
3.根據權利要求1所述的應力記憶作用半導體器件的制造方法，其特征在于，采用化學氣相沉積工藝在所述柵氧化層和所述柵極上沉積側墻層。
4.根據權利要求1所述的應力記憶作用半導體器件的制造方法，其特征在于，采用化學氣相沉積工藝在所述NMOS區域和所述PMOS區域上形成緩沖氧化層和高應力氮化硅層。
5.一種利用權利要求1-4中任一項所述的方法制造的應力記憶作用的半導體器件，其特征在于，包括PMOS區域以及NMOS區域，并且僅在NMOS區域的導電溝道帶有壓應力。
全文摘要
本發明提供了一種應力記憶作用半導體器件的制造方法，包括在半導體襯底上形成柵氧化層和柵極；在NMOS區域和PMOS區域上沉積疏松多孔的側墻層，之后形成側墻；在PMOS區域上形成第一光刻膠層，對NMOS區域進行N+離子注入，并去除NMOS區域上的側墻；在NMOS區域上形成第二光刻膠層，對PMOS區域進行P+離子注入；在NMOS區域和PMOS區域上形成緩沖氧化層和高應力氮化硅層；進行尖峰退火工藝，去除緩沖氧化層、高應力氮化硅層以及PMOS區域上的側墻。本發明還提供了利用該制造方法的半導體器件。本發明提供的制造方法，采用疏松多孔結構的側墻，在應力作用下產生形變，釋放應力，使應力不會傳導到PMOS區域的導電溝道中去，避免PMOS器件的性能下降，同時能夠提高NMOS器件的電子遷移率。
文檔編號H01L21/321GK102420191SQ20111038894
公開日2012年4月18日 申請日期2011年11月30日 優先權日2011年11月30日
發明者傅昶, 周軍 申請人:上海華力微電子有限公司