三維半導(dǎo)體器件及其制造方法

專利名稱：三維半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明構(gòu)思涉及半導(dǎo)體器件，更具體地，涉及多層或三維(3D)半導(dǎo)體器件及其制造方法。
背景技術(shù)：
對(duì)具有高性能而不昂貴的半導(dǎo)體器件的需求持續(xù)驅(qū)動(dòng)了集成密度的發(fā)展。增大的集成密度又對(duì)半導(dǎo)體制造工藝提出了更高要求。二維OD)或平面型半導(dǎo)體器件的集成密度部分地由構(gòu)成組元集成電路的單個(gè)元件(例如，存儲(chǔ)單元)占據(jù)的面積決定。單個(gè)元件所占據(jù)的面積很大程度上由用于定義單個(gè)元件和它們的互連的構(gòu)圖技術(shù)的尺寸參數(shù)(例如， 寬度、長(zhǎng)度、節(jié)距、窄度、相鄰分隔等)決定。近年來(lái)，提供更加“精細(xì)”的圖案已經(jīng)使開發(fā)和使用非常昂貴的圖案形成設(shè)備成為必要。因此，現(xiàn)有半導(dǎo)體器件的集成密度的顯著提高以相當(dāng)大的成本為代價(jià)，然而設(shè)計(jì)者不斷遭遇精細(xì)圖案開發(fā)和制造的實(shí)際極限。由于前述和很多相關(guān)的制造挑戰(zhàn)，增大的集成密度近來(lái)已經(jīng)更多地要求開發(fā)多層或所謂的三維(3D)半導(dǎo)體器件。例如，傳統(tǒng)上與2D半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元陣列相關(guān)的單個(gè)制造層正在被多制造層或存儲(chǔ)單元的三維(3D)布置所代替。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的各個(gè)實(shí)施例提供了高度集成的半導(dǎo)體器件及其制造方法。本發(fā)明構(gòu)思的某些實(shí)施例提供半導(dǎo)體器件，其構(gòu)造為提前防止工藝意外，從而改善表現(xiàn)優(yōu)良電特性的器件的制造產(chǎn)率。本發(fā)明構(gòu)思的另一些實(shí)施例提供這樣的半導(dǎo)體器件的制造方法。本發(fā)明構(gòu)思的某些實(shí)施例提供半導(dǎo)體器件，其構(gòu)造為防止或最小化在形成與字線焊盤連接的接觸時(shí)可能出現(xiàn)的工藝誤差。本發(fā)明構(gòu)思的另一些實(shí)施例涉及這樣的半導(dǎo)體器件的制造方法。在一個(gè)實(shí)施例中，提供一種三維(3D)半導(dǎo)體存儲(chǔ)器，其包括布置在垂直堆疊于襯底上的多個(gè)層中的存儲(chǔ)單元，其中存儲(chǔ)單元通過(guò)從下端延伸到上端的垂直溝道串聯(lián)連接，該下端靠近襯底且耦接到下非存儲(chǔ)單元(lower non-memory cell)，該上端耦接到上非存儲(chǔ)單元，其中多個(gè)層一起形成階梯臺(tái)階(stair-stepped)結(jié)構(gòu)，并且多個(gè)層中的每個(gè)包括用作焊盤的依次暴露的端部，上非存儲(chǔ)單元和下非存儲(chǔ)單元中的至少一個(gè)包括連接為一個(gè)導(dǎo)電件(conductive piece)的多個(gè)垂直堆疊的非存儲(chǔ)單元。在另一實(shí)施例中，提供一種3D半導(dǎo)體器件，該3D半導(dǎo)體器件包括垂直溝道，從靠近襯底的下端延伸到上端且連接多個(gè)存儲(chǔ)單元；以及單元陣列，包括多個(gè)單元，其中單元陣列布置在設(shè)置于襯底上的具有階梯臺(tái)階結(jié)構(gòu)的層的柵堆疊中。該柵堆疊包括下層，包括下選擇線，該下選擇線耦接到靠近下端的下非存儲(chǔ)晶體管；多個(gè)上層，包括導(dǎo)電線，該導(dǎo)電線分別耦接到靠近上端的上非存儲(chǔ)晶體管且連接為單個(gè)導(dǎo)電件以形成上選擇線；以及多個(gè)中間層，分別包括字線且耦接到單元晶體管，其中該多個(gè)中間層設(shè)置在下選擇線和上選擇線之間。
在另一實(shí)施例中，提供一種3D半導(dǎo)體器件，該3D半導(dǎo)體器件包括垂直溝道，從靠近襯底的下端延伸到上端且連接多個(gè)存儲(chǔ)單元；以及單元陣列，包括多個(gè)單元，其中單元陣列布置在設(shè)置于該襯底上的具有階梯臺(tái)階結(jié)構(gòu)的層的柵堆疊中。柵堆疊包括多個(gè)下層，分別包括導(dǎo)電線，該導(dǎo)電線耦接到靠近下端附近的下非存儲(chǔ)晶體管且連接為第二導(dǎo)電件以形成下選擇線；多個(gè)上層，分別包括導(dǎo)電線，該導(dǎo)電線耦接到靠近上端的上非存儲(chǔ)晶體管且連接為單個(gè)導(dǎo)電件以形成上選擇線；以及多個(gè)中間層，分別包括耦接到單元晶體管的字線，其中該多個(gè)中間層設(shè)置在下選擇線和上選擇線之間。在另一實(shí)施例中，提供一種制造半導(dǎo)體器件的方法。該方法包括形成從襯底延伸的多個(gè)垂直溝道；以及通過(guò)垂直堆疊多個(gè)層形成具有階梯臺(tái)階結(jié)構(gòu)的柵堆疊，該多個(gè)層的每個(gè)分別包括柵極，其中最上面的層和最下面的層中的至少一個(gè)包括經(jīng)導(dǎo)體連接的垂直相鄰的多層。


附圖被包括以提供對(duì)本發(fā)明構(gòu)思的進(jìn)一步理解，附圖并入本說(shuō)明書中并構(gòu)成本說(shuō)明書的一部分。附圖示出本發(fā)明構(gòu)思的示范性實(shí)施例，并與描述一起用于解釋本發(fā)明構(gòu)思的原理。在附圖中圖IA和IB是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖IC至IG是局部放大視圖，示出本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖IH是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖II是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖IJ是等效電路圖，示出本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖IK至IM是透視圖，示出實(shí)施例的半導(dǎo)體器件的選擇線的變型示例；圖2A至2C是將實(shí)施例的半導(dǎo)體器件與具有不同結(jié)構(gòu)的半導(dǎo)體器件比較的視圖， 圖2A和2C是截面圖，圖2B是平面圖；圖3A和;3B是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖3C至3E是局部放大視圖，示出本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件；圖4A至4G是透視圖，用于說(shuō)明根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法；圖4H和41是截面圖，用于說(shuō)明本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件制造方法；圖5々至漲是截面圖，用于說(shuō)明根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法中的剪裁工藝；圖5L和5M是截面圖，用于說(shuō)明本發(fā)明構(gòu)思一實(shí)施例的半導(dǎo)體器件制造方法的變型示例；圖5N至5R是截面圖，用于說(shuō)明本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件制造方法的變型示例；圖6A至6D是截面圖，用于根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法中的貼附工藝；圖7A至7D是截面圖，示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的制造半導(dǎo)體器件的方法中模堆疊的變型示例；
圖8A至8C是透視圖，示出本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法；圖9A至9D是透視圖，示出本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法；圖IOA和IOB是透視圖，示出本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法；以及圖IlA和IlB是方框圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件的應(yīng)用示例。
具體實(shí)施例方式現(xiàn)在將參照附圖更詳細(xì)地描述本發(fā)明構(gòu)思的示范性實(shí)施例。然而，本發(fā)明構(gòu)思可以以不同的形式體現(xiàn)且不應(yīng)解釋為僅限于示出的實(shí)施例。而是，提供這些實(shí)施例使得本公開將是徹底和完整的，并將本發(fā)明構(gòu)思的范圍充分傳達(dá)給本領(lǐng)域技術(shù)人員。在文字描述和附圖始終，相似的附圖標(biāo)記和標(biāo)號(hào)用于指示相似或相同的元件。圖IA和IB是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件。參照?qǐng)DIA和1B，半導(dǎo)體器件1可以包括多個(gè)垂直溝道110，設(shè)置在半導(dǎo)體襯底 190上(從半導(dǎo)體襯底190向上延伸)；多個(gè)柵極150，構(gòu)成字線WL以及選擇線SSL和GSL， 其中字線WL以及選擇線SSL和GSL沿垂直溝道110的延伸方向垂直堆疊；以及多條位線 170，連接到垂直溝道110。應(yīng)注意，為了清楚而將在整個(gè)說(shuō)明書中使用某些相對(duì)布局術(shù)語(yǔ)(例如，垂直、水平、之上、之下、相鄰、上、下等)。本領(lǐng)域技術(shù)人員將意識(shí)到，這樣的術(shù)語(yǔ)在其說(shuō)明性的本質(zhì)上是任意的和相對(duì)的。它們沒(méi)有將所示實(shí)施例的配置限制到任何給定取向或所示的示范性布局。垂直溝道110的下部可以連接到半導(dǎo)體襯底190，垂直溝道110的上部可以分別通過(guò)接觸焊盤172連接到位線170。柵極150可以構(gòu)成靠近半導(dǎo)體襯底190的接地選擇線 GSL、靠近位線170的串選擇線SSL以及設(shè)置于接地選擇線GSL與串選擇線SSL之間的多條字線WL。以預(yù)定間隔沿垂直溝道110布置的接地選擇線GSL、字線WL和串選擇線SSL可以串聯(lián)地電連接以形成單元串72 (參照?qǐng)D1J)。所有的字線WL可以構(gòu)成存儲(chǔ)單元。備選地， 與選擇線SSL和GSL鄰接的字線WL可以構(gòu)成虛設(shè)單元，其他的字線WL可以構(gòu)成存儲(chǔ)單元。 根據(jù)圖IA所示的實(shí)施例，半導(dǎo)體器件1可以是包括單元陣列的閃存器件，在單元陣列中多個(gè)存儲(chǔ)單元垂直布置且串聯(lián)地電連接。在某些實(shí)施例中，選擇線SSL和GSL中的至少一個(gè)可以具有多層結(jié)構(gòu)。例如，串選擇線SSL可以具有兩層結(jié)構(gòu)。在該情況下，由串選擇線SSL構(gòu)成的單元的溝道長(zhǎng)度可以增大以改善泄露電流特性。接地選擇線GSL可以具有單層結(jié)構(gòu)或兩層結(jié)構(gòu)。例如，構(gòu)成串選擇線SSL的柵極可以具有兩層線形；構(gòu)成字線WL的柵極150可以具有單層矩形板形，構(gòu)成接地選擇線GSL的柵極150可以具有矩形板形或雙層矩形板形。此外，選擇線SSL和GSL 中的至少一個(gè)的上和下層可以具有相同尺寸或相似尺寸且可以彼此垂直連接成為一件以減小半導(dǎo)體器件1的尺寸，如圖2A和2B所示且在后面描述。兩層串選擇線SSL的上邊緣和/或角部可以被倒圓。類似地，兩層接地選擇線GSL的上邊緣和角部可以被倒圓。字線 WL的上邊緣和/或角部可以是有角的或者被倒圓。構(gòu)成字線WL和接地選擇線GSL的柵極150可以包括通過(guò)字線切口 135分隔開的分支151。多個(gè)溝道孔104可以形成為穿過(guò)分支151從而垂直溝道110可以設(shè)置為穿過(guò)分支 151。
半導(dǎo)體器件1可以包括將線GSL、ffL和SSL連接到驅(qū)動(dòng)電路的接觸160。接觸160 可以具有諸如垂直柱的插塞形狀。接觸160的下部可以連接到柵極150，接觸160的上部可以電連接到連接到驅(qū)動(dòng)電路的金屬線184和185。例如，接觸160可以通過(guò)接觸焊盤162 連接到金屬線184和185。金屬線184和185可以包括第一金屬線184，將串選擇線SSL 電連接到一個(gè)或更多串選擇線驅(qū)動(dòng)電路；以及第二金屬線185，將字線WL和接地選擇線GSL 分別連接到一個(gè)或更多字線驅(qū)動(dòng)電路和一個(gè)或更多接地選擇線驅(qū)動(dòng)電路。如圖IB所示，第二金屬線185可以包括金屬線185g和金屬線185w，金屬線185g 將接地選擇線GSL連接到接地選擇線驅(qū)動(dòng)電路，金屬線185w將字線WL連接到字線驅(qū)動(dòng)電路。返回到圖1A，中間金屬線180和181可以進(jìn)一步設(shè)置在接觸160與金屬線184和 185之間。中間金屬線180和181可以包括電連接到第一金屬線184的第一中間金屬線180 和電連接到第二金屬線185的第二中間金屬線181。在該情況下，第一中間金屬線180可以通過(guò)接觸焊盤182連接到第一金屬線184，第二中間金屬線181可以通過(guò)接觸焊盤183連接到第二金屬線185。柵極150的厚度可以是均勻的或不均勻的。例如，柵極150的厚度可以是均勻的， 而與柵極150是構(gòu)成字線WL還是構(gòu)成選擇線GSL和SSL無(wú)關(guān)。在另一示例中，構(gòu)成字線WL 的柵極150可以具有第一厚度，構(gòu)成選擇線GSL和SSL的柵極150可以具有小于或大于第一厚度的第二厚度。例如，第二厚度可以大于第一厚度。在該情況下，柵極150之間的垂直距離可以是均勻的或不均勻的。例如，某些絕緣層101像圖ID所示的一些可以具有相同的厚度而與絕緣層101的位置無(wú)關(guān)。在另一示例中，字線WL之間的絕緣層101可以具有第三厚度；字線WL與接地選擇線GSL之間的絕緣層101和/或字線WL與串選擇線SSL之間的絕緣層101可以具有比第三厚度更小或更大的第四厚度。例如，第四厚度可以大于第三厚度。參照?qǐng)D1A，柵極150的四側(cè)可以布置成階梯臺(tái)階棱錐形以形成柵堆疊105。在該情況下，每個(gè)柵極150(或者分別包括柵極150的組元層)可以不被接續(xù)的上柵極150完全覆蓋，而是可以部分暴露，使得焊盤(下和中間焊盤)152可以被定義以用于與接觸160的接觸。因此，焊盤152不與柵極150分隔，而是在所示的實(shí)施例中為柵極150的暴露部分。 當(dāng)柵極150以如上所述的階梯形狀布置來(lái)堆疊時(shí)，焊盤152也將布置成階梯形狀。因此，各接觸160的高度可以不一致。在該情況下，設(shè)置在上部位置的一些柵極150可以在用于形成接觸孔137的蝕刻工藝(參照?qǐng)D4H)期間不期望地被去除，因此可以形成穿過(guò)不止一個(gè)柵極150的接觸孔。串選擇線SSL的(上)焊盤152和/或接地選擇線GSL的(下)焊盤152的面積或?qū)挾瓤梢源笥谧志€WL的(中間)焊盤152的面積或?qū)挾?。這將稍后參照?qǐng)D4F更詳細(xì)地描述。在某些實(shí)施例中，選擇線SSL和GSL中的至少一個(gè)可以具有多層結(jié)構(gòu)，例如兩層結(jié)構(gòu)，其中分隔的層彼此連接。例如，串選擇線SSL可以具有兩層結(jié)構(gòu)，從而柵極150的焊盤 152可以被垂直連接。在該情況下，如稍后參照?qǐng)D2C描述的那樣，可以確保足夠的蝕刻裕度且防止或大大減少過(guò)蝕刻。電連接到串選擇線SSL的接觸160可以連接到上層或穿過(guò)上層連接到下層。在另一示例中，接地選擇線GSL可以具有兩層結(jié)構(gòu)。在該情況下，電連接到接地選擇線GSL的接觸160可以連接到其上層。在另一示例中，串選擇線SSL和接地選擇線 GSL兩者可以具有其中上和下焊盤152被垂直連接的兩層結(jié)構(gòu)。圖IC至IG是局部放大視圖，進(jìn)一步示出圖IA的半導(dǎo)體器件1。參照?qǐng)DIC至1D，絕緣層101可以設(shè)置在柵極150之間，信息儲(chǔ)存層140可以設(shè)置在垂直溝道Iio和柵極150之間。信息儲(chǔ)存層140可以包括圍繞垂直溝道110的橫向側(cè)面的電荷儲(chǔ)存層143。例如，電荷儲(chǔ)存層143可以是陷阱絕緣層、浮置柵極、或包括導(dǎo)電納米點(diǎn)的絕緣層。在一實(shí)施例中，信息儲(chǔ)存層140還可以包括隧穿絕緣層141和阻擋絕緣層145。 由于柵極150被垂直堆疊，所以可以構(gòu)造沿垂直溝道110的延伸方向串聯(lián)連接的多個(gè)存儲(chǔ)單元115。參照?qǐng)D1E，垂直溝道110可以具有其中設(shè)置絕緣體111的中空管或“通心粉”結(jié)構(gòu)。在該情況下，由于絕緣體111設(shè)置在垂直溝道Iio中，所以垂直溝道110可以與圖ID 所示的情況相比更薄，因此載流子陷阱位可以減少以用于更好的電特性。參照?qǐng)DIF和1G，信息儲(chǔ)存層140可以沿垂直溝道110的側(cè)壁垂直延伸。在該情況下，由于信息儲(chǔ)存層140沒(méi)有設(shè)置在絕緣層110之間，所以絕緣層101之間的垂直距離可以減小，并且半導(dǎo)體器件1的垂直高度也可以減小。在信息儲(chǔ)存層140中，電荷儲(chǔ)存層143可以設(shè)置在隧穿絕緣層141和阻擋絕緣層145之間。垂直溝道110可以具有如圖IC所示的體結(jié)構(gòu)或如圖IE所示的通心粉結(jié)構(gòu)。圖IH是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件。參照?qǐng)D1H，半導(dǎo)體器件Ia可以包括柵堆疊105a，其中垂直溝道110設(shè)置在半導(dǎo)體襯底190上且柵極150沿垂直溝道110的延伸方向垂直堆疊。柵堆疊10 的相反兩側(cè)可以具有臺(tái)階形狀。例如，柵堆疊10 的相反兩側(cè)可以沿與位線170的延伸方向垂直的方向成階梯狀，柵堆疊10 的另外兩側(cè)可以具有垂直堆疊形狀。半導(dǎo)體器件Ia的其他結(jié)構(gòu)基本類似于前面關(guān)于圖IA至IG所示的半導(dǎo)體器件1描述的對(duì)應(yīng)結(jié)構(gòu)。圖II是透視圖，示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件。參照?qǐng)DII，半導(dǎo)體器件Ib可以包括階梯形堆疊10 ，其中柵極150沿設(shè)置在半導(dǎo)體襯底190上的垂直溝道110的延伸方向垂直堆疊。在一側(cè)，柵極150可以堆疊成與位線 170的延伸方向垂直的階梯形，在其他側(cè)面，柵極150可以垂直堆疊。半導(dǎo)體器件Ib的其他結(jié)構(gòu)基本類似于前面參照?qǐng)DIA至IG所示的半導(dǎo)體器件描述的對(duì)應(yīng)結(jié)構(gòu)。圖IJ是等效電路圖，進(jìn)一步示出圖IA至IG所示的半導(dǎo)體器件1。與圖IA至IG—起參照?qǐng)D1J，在半導(dǎo)體器件1中，存儲(chǔ)單元或存儲(chǔ)晶體管115由垂直溝道110和構(gòu)成字線WL的柵極150構(gòu)成，上非存儲(chǔ)單元或上非存儲(chǔ)晶體管76由垂直溝道110和構(gòu)成串選擇線SSL的柵極150構(gòu)成。下非存儲(chǔ)單元或下非存儲(chǔ)晶體管74由垂直溝道110和構(gòu)成接地選擇線GSL的柵極150構(gòu)成。半導(dǎo)體襯底190的一部分形成與公共源極線CSL對(duì)應(yīng)的源極。沿一條垂直溝道110，上非存儲(chǔ)單元76、下非存儲(chǔ)單元74以及在上非存儲(chǔ)單元76和下非存儲(chǔ)單元74之間的多個(gè)存儲(chǔ)單元115可以串聯(lián)連接以形成電連接到位線BL的單元串72。圖IJ的等效電路圖還揭示了這里描述的其他半導(dǎo)體器件的電連接本質(zhì)，而不僅是圖IA至IG所示的半導(dǎo)體器件1。在圖IJ的實(shí)施例中，每條字線WL可以具有平面結(jié)構(gòu)且基本垂直于單元串72。存儲(chǔ)單元115可以沿字線WL分布。串選擇線SSL可以沿X方向交叉位線BL。在Y方向上間隔開的串選擇線SSL分別電連接到在X方向上間隔開的位線BL。因此，存儲(chǔ)單元115能夠被單獨(dú)地選擇。接地選擇線GSL可以具有平面結(jié)構(gòu)且基本垂直于單元串72。垂直溝道110 與半導(dǎo)體襯底190之間的電連接可以通過(guò)接地選擇線GSL來(lái)控制。在圖IA至IG所示的半導(dǎo)體器件1中，通過(guò)在所選擇的字線WL與垂直溝道110之間施加電壓來(lái)給電荷儲(chǔ)存層充電，可以進(jìn)行編程操作。例如，可以通過(guò)施加編程電壓Vprog 到選定字線札以通過(guò)Rwler-Nordheim隧穿將電子注入到存儲(chǔ)單元115的電荷儲(chǔ)存層來(lái)進(jìn)行編程操作。此時(shí)，由于連接到其他字線WL(即非選擇的字線)的存儲(chǔ)單元(晶體管)能夠通過(guò)施加到選定字線WL的編程電壓Vprog來(lái)編程，所以使用升壓技術(shù)(boosting technology)來(lái)防止這樣的不期望的編程。在讀操作中，將被讀取的存儲(chǔ)單元115連接的字線WL設(shè)置到O伏特并且其他字線設(shè)置到讀取電壓Vread。結(jié)果，根據(jù)將被讀取的存儲(chǔ)單元115的閾值電壓Vth是超過(guò)還是小于O伏特，確定電流是否充入到位線BL中。因此，存儲(chǔ)單元115的數(shù)據(jù)信息可以通過(guò)感測(cè)位線BL的電流來(lái)讀取。擦除操作可以使用柵極誘導(dǎo)漏極泄露電流(GIDL)以塊區(qū)(block)為單位進(jìn)行。在一個(gè)示例中，垂直溝道Iio的電勢(shì)通過(guò)施加擦除電壓Verase到所選擇的位線BL和半導(dǎo)體襯底190而提高。此時(shí)，垂直溝道110的電勢(shì)可以在預(yù)定延遲之后提高。這樣，從柵極150 的與接地選擇線GSL對(duì)應(yīng)的端子產(chǎn)生GIDL，由GIDL產(chǎn)生的電子被排出到半導(dǎo)體襯底190， 所產(chǎn)生的空穴排出到垂直溝道110。因此，接近擦除電壓Verase的電勢(shì)能夠施加到存儲(chǔ)單元115連接的垂直溝道110。此時(shí)，如果字線WL的電壓電勢(shì)設(shè)置到0伏特，則積累在存儲(chǔ)單元115中的電子被排出，從而數(shù)據(jù)可以被擦除。非選擇的塊區(qū)的字線WL可以被浮置以防止該非故意的擦除操作。前述方法僅是用于根據(jù)本發(fā)明構(gòu)思某些實(shí)施例的圖IA至IG所示的半導(dǎo)體器件1 的一種可行的操作方法。本領(lǐng)域技術(shù)人員將意識(shí)到，操作的其他方法(包括不同定義的相互關(guān)聯(lián)的控制電壓)可以代替地與本發(fā)明構(gòu)思的一個(gè)或更多實(shí)施例結(jié)合使用。圖IK至IM是透視圖，示出根據(jù)本發(fā)明構(gòu)思某些實(shí)施例的半導(dǎo)體器件的與選擇線相關(guān)的一種可行變型。參照?qǐng)D1K，半導(dǎo)體器件Ic可以包括具有三層結(jié)構(gòu)的串選擇線SSL。例如，具有相同或相似尺寸的三層線形(橫向延伸)柵極150可以垂直堆疊以形成三層串選擇線SSL。 在所示實(shí)施例中，串選擇線SSL可以通過(guò)共同連接成一個(gè)導(dǎo)電件的三層(非存儲(chǔ)單元)柵極150形成。接觸160可以通過(guò)將接觸160連接到串選擇線SSL的上層、穿過(guò)上層連接到串選擇線SSL的中間層、或者穿過(guò)上層和中間層連接到串選擇線SSL的下層而電連接到串選擇線SSL。接地選擇線GSL可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。例如，接地選擇線GSL可以具有三層結(jié)構(gòu)，像串選擇線SSL那樣。參照?qǐng)D1L，半導(dǎo)體器件Id可以包括通過(guò)垂直連接具有相同或相似尺寸的三層線形柵極150形成的三級(jí)串選擇線SSL。在所示實(shí)施例中，串選擇線SSL的上兩層可以與串選擇線SSL的下層分隔開。例如，三層?xùn)艠O150的上兩層?xùn)艠O150可以共同連接為一件以形成兩層串選擇線SSL，下柵極150可以形成與上兩層串選擇線SSL分隔開的單層串選擇線SSL。接觸160可以通過(guò)將接觸160連接到三層?xùn)艠O150中的最上面的柵極150或穿過(guò)最上面和中間的柵極150連接到最下面的柵極150而電連接到串選擇線SSL。接地選擇線GSL可以具有單層結(jié)構(gòu)或兩層結(jié)構(gòu)。半導(dǎo)體器件Id的其他結(jié)構(gòu)基本類似于前面關(guān)于圖IA 至IG所示的半導(dǎo)體器件1描述的結(jié)構(gòu)。參照?qǐng)D1M，半導(dǎo)體器件Ie可以包括串選擇線SSL，串選擇線SSL具有上兩層與下層分隔開的結(jié)構(gòu)，像半導(dǎo)體器件Id的串選擇線SSL。上兩層?xùn)艠O150可以具有相同或相似的尺寸。然而，與圖IL的半導(dǎo)體器件Id的串選擇線SSL不同，最下面的柵極150可以大于上兩層?xùn)艠O150。兩個(gè)接觸160可以分別連接到串選擇線SSL。例如，半導(dǎo)體器件Ie可以包括分別連接到上兩層串選擇線SSL和下面的單層串選擇線SSL的接觸160。接觸160可以以這樣的方式連接到第一中間金屬線180，即兩個(gè)接觸160共同連接到第一中間金屬線 180。在另一示例中，一個(gè)接觸160可以連接到一條串選擇線SSL，像圖IL所示的情況中那樣。再參照?qǐng)D1A，半導(dǎo)體器件1的選擇線SSL和GSL中的至少一個(gè)可以通過(guò)具有相同或相似尺寸且公共連接為一件的上和下層構(gòu)成。因此，半導(dǎo)體器件1的尺寸和接觸160的數(shù)量可以減小，并且形成接觸160時(shí)的工藝裕度得到改善。在下面的描述中，半導(dǎo)體器件1 將與半導(dǎo)體器件10進(jìn)行比較，半導(dǎo)體器件10包括串選擇線SSLO和SSLl以及接地選擇線 GSLO 禾口 GSLl。圖2A至2C是比較前面關(guān)于圖IA至IG描述的半導(dǎo)體器件1與根據(jù)本發(fā)明構(gòu)思另一實(shí)施例的具有不同結(jié)構(gòu)的另一半導(dǎo)體器件10的截面圖。圖2B是半導(dǎo)體器件10和半導(dǎo)體器件1的相關(guān)平面圖。參照?qǐng)D2A，在半導(dǎo)體器件1中，串選擇線SSL具有由具有相同或相似尺寸且連接為一件的兩層構(gòu)成的兩層結(jié)構(gòu)，接地選擇線GSL具有由具有相同尺寸或相似尺寸且連接為一件的兩層構(gòu)成的兩層結(jié)構(gòu)。串選擇線SSL和/或接地選擇線GSL的焊盤152所占據(jù)的總面積或尺寸可以減小。當(dāng)半導(dǎo)體器件10的焊盤152d占據(jù)的面積或尺寸與半導(dǎo)體器件1的焊盤152占據(jù)的面積或尺寸相比時(shí)，可以理解，半導(dǎo)體器件1的焊盤152占據(jù)的面積或尺寸顯著減小。以此方式，與半導(dǎo)體器件10相比，半導(dǎo)體器件1的尺寸可以減小圖2A所示的相對(duì)面積“A”而不減小半導(dǎo)體器件1的有效集成密度。圖2B進(jìn)一步示出該結(jié)果。此外，由于焊盤152的數(shù)量減少，所以半導(dǎo)體器件1的接觸160的數(shù)量(例如，八個(gè)接觸160)與半導(dǎo)體器件10使用的接觸160d的數(shù)量(例如，十個(gè)接觸160d)相比也可以減小。參照?qǐng)D2C，在用于形成半導(dǎo)體器件10中的接觸孔的蝕刻工藝中形成第二接觸孔 H2且同時(shí)維持第一接觸孔Hl所需的蝕刻深度Tl大于半導(dǎo)體器件1所需的蝕刻深度T2。 因此，歸因于允許第一接觸孔Hl穿透上串選擇線SSLO且延伸到下串選擇線SSLl的蝕刻裕度，可以確保小的蝕刻深度T2。換言之，當(dāng)形成接觸孔時(shí)，歸因于串選擇線SSL的被連接的兩層結(jié)構(gòu)，可以確保足夠的工藝裕度。關(guān)于圖2A至2C給出的描述可以應(yīng)用到半導(dǎo)體器件1的串選擇線SSL具有連接的兩層結(jié)構(gòu)且半導(dǎo)體器件1的接地選擇線GSL像半導(dǎo)體器件10中那樣具有分開的兩層結(jié)構(gòu)的情況，或者半導(dǎo)體器件1的串選擇線SSL像半導(dǎo)體器件10中那樣具有分開的兩層結(jié)構(gòu)且半導(dǎo)體器件1的接地選擇線GSL具有連接的兩層結(jié)構(gòu)的情況。此外，參照?qǐng)D2A至2C給出的描述也可以應(yīng)用到圖IK至IM所示的三層串選擇線SSL。圖3A和;3B是透視圖，示出根據(jù)本發(fā)明構(gòu)思另一實(shí)施例的半導(dǎo)體器件。參照?qǐng)D3A和3B，半導(dǎo)體器件2可以包括棱錐形柵堆疊205。柵堆疊205可以包括沿提供在半導(dǎo)體襯底290上的多個(gè)垂直溝道210的延伸方向垂直堆疊的多個(gè)柵極250。在另一示例中，柵堆疊205可以像圖IH所示的那樣在其兩側(cè)具有階梯形，或者像圖II所示的那樣在其一側(cè)具有階梯形。柵極250可以堆疊成階梯形從而柵極250的暴露部分可以用作焊盤252。半導(dǎo)體器件2可以包括連接到焊盤252的多個(gè)接觸沈0、電連接到接觸沈0以將柵極250電連接到驅(qū)動(dòng)電路的多條第一金屬線觀4和多條第二金屬線觀5、以及電連接到垂直溝道210的多條位線270。多條第一中間金屬線280和多條第二中間金屬線281可以設(shè)置在金屬線284和觀5與接觸260之間。柵極250可以在從上面到下面的方向上構(gòu)成串選擇線SSL、字線WL和接地選擇線 GSL0線SSL、WL和GSL可以沿垂直溝道210串聯(lián)地電連接以形成單元串。構(gòu)成串選擇線 SSL的柵極250或者構(gòu)成接地選擇線GSL的柵極250可以具有線形，其他柵極250可以具有板形。備選地，構(gòu)成串選擇線SSL和接地選擇線GSL的全部柵極250可以具有線形。作為示例，構(gòu)成串選擇線SSL的柵極250可以具有兩層線形結(jié)構(gòu)，其中具有相同尺寸或相似尺寸的上和下層連接為一件；構(gòu)成接地選擇線GSL的柵極250可以具有兩層矩形板結(jié)構(gòu)，其中具有相同尺寸或相似尺寸的上和下層連接為一件；構(gòu)成字線WL的柵極250可以具有單層矩形板結(jié)構(gòu)。在另一示例中，串選擇線SSL可以具有如圖IK至IM所示的三層結(jié)構(gòu)。連接到串選擇線SSL的接觸260可以通過(guò)焊盤262連接到第一金屬線觀4，或者接觸260可以連接到第一中間金屬線觀0，該第一中間金屬線280通過(guò)焊盤282連接到第一金屬線觀4，從而將串選擇線SSL電連接到一個(gè)或更多串選擇線驅(qū)動(dòng)電路。連接到字線WL和接地選擇線GSL的接觸260可以通過(guò)焊盤262連接到第二金屬線觀5，或者接觸260可以連接到第二中間金屬線觀1，第二中間金屬線281通過(guò)焊盤283連接到第二金屬線觀5，從而將接地選擇線GSL連接到一個(gè)或更多接地選擇線驅(qū)動(dòng)電路并將字線WL連接到一個(gè)或更多字線驅(qū)動(dòng)電路。第二金屬線285可以包括將接地選擇線GSL連接到接地選擇線驅(qū)動(dòng)電路的金屬線以及將字線WL連接到字線驅(qū)動(dòng)電路的金屬線^5w。圖3C至3E是局部放大視圖，進(jìn)一步示出圖3A和所示的半導(dǎo)體器件2。參照?qǐng)D3C和3D，絕緣層201可以設(shè)置在柵極250之間，信息儲(chǔ)存層240可以在垂直溝道210的長(zhǎng)度方向上沿垂直溝道210的側(cè)壁垂直延伸。信息儲(chǔ)存層240可以包括順序堆疊在垂直溝道210的側(cè)壁上的隧穿絕緣層Ml、電荷儲(chǔ)存層243和阻擋絕緣層M5。柵極 250可以沿垂直溝道210的延伸方向串聯(lián)連接以形成存儲(chǔ)單元215。參照?qǐng)D3E，垂直溝道210可以具有用絕緣體211填充的通心粉結(jié)構(gòu)，從而垂直溝道 210能夠更薄以減少載流子陷阱位。圖4A至4G是透視圖，用于說(shuō)明根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的一種可行方法。參照?qǐng)D4A，模堆疊(mold stack) 100可以設(shè)置在半導(dǎo)體襯底190上，多個(gè)溝道孔 104可以形成得穿過(guò)模堆疊100以暴露半導(dǎo)體襯底190的頂表面。半導(dǎo)體襯底190可以由半導(dǎo)體材料形成。例如，半導(dǎo)體襯底190可以是硅晶片或者絕緣體上硅(SOI)襯底。模堆疊100可以包括交替堆疊的多個(gè)絕緣層101和多個(gè)犧牲層103。模堆疊100的最上層可以是絕緣層101。絕緣層101和犧牲層103可以由具有蝕刻選擇性的材料形成。例如，絕緣層 101可以是硅氧化物層或硅氮化物層，犧牲層103可以是與絕緣層101不同的硅層、硅氧化物層、硅氮化物層或硅碳化物層。在所示實(shí)施例中，絕緣層101可以是硅氧化物層，犧牲層103可以是硅氮化物層。參照?qǐng)D4B，多個(gè)垂直溝道110可以設(shè)置在溝道孔104中使得垂直溝道110能夠連接到半導(dǎo)體襯底190。例如，垂直溝道110可以通過(guò)外延生長(zhǎng)或化學(xué)氣相沉積由半導(dǎo)體材料形成。垂直溝道110可以具有多晶結(jié)構(gòu)、單晶結(jié)構(gòu)和非晶結(jié)構(gòu)之一。垂直溝道110可以具有如圖IC所示的體結(jié)構(gòu)或者如圖IE所示的通心粉結(jié)構(gòu)。在溝道形成工藝之后，可以進(jìn)行臺(tái)階構(gòu)圖工藝。例如，模堆疊100可以構(gòu)圖成階梯形以形成階梯結(jié)構(gòu)107。如圖4B所示，模堆疊100的單個(gè)側(cè)面可以被構(gòu)圖以形成階梯結(jié)構(gòu) 107。然而，本發(fā)明構(gòu)思不限于僅該特定方案。例如，階梯結(jié)構(gòu)107可以從模堆疊100的全部四側(cè)或者相反兩側(cè)形成。在臺(tái)階構(gòu)圖工藝中，第一犧牲間隔物113a可以形成為結(jié)構(gòu)上連接最上面的犧牲層103和直接在最上面的犧牲層103之下的下一個(gè)犧牲層103。備選地，第二犧牲間隔物 11 也可以形成為結(jié)構(gòu)上連接最下面的犧牲層103和直接在最下面的犧牲層103之上的下一個(gè)犧牲層103。階梯結(jié)構(gòu)107可以通過(guò)順序蝕刻模堆疊100來(lái)形成。蝕刻工藝可以通過(guò)順序剪裁掩模(稍后描述的剪裁工藝)或順序增大掩模(稍后描述的貼附工藝)來(lái)進(jìn)行。參照?qǐng)D4C，可以形成多個(gè)字線切口 135。例如，絕緣層130可以設(shè)置在模堆疊100 上，絕緣層130和模堆疊100可以通過(guò)各向異性蝕刻而被構(gòu)圖以形成字線切口 135，半導(dǎo)體襯底190或最下面的絕緣層101通過(guò)字線切口 135被暴露。此時(shí)，字線切口 135可以以一方式形成使得最上面的絕緣層101和犧牲層103以及直接在最上面的絕緣層101和103之下的下一個(gè)絕緣層101和犧牲層103具有線形。參照?qǐng)D4D，可以利用蝕刻劑進(jìn)行各向同性蝕刻工藝，該蝕刻劑能選擇性去除犧牲層103，從而形成絕緣層101之間的凹陷區(qū)域139。例如，如果絕緣層101是硅氧化物層且犧牲層103是硅氮化物層，則含有磷酸的蝕刻劑可以通過(guò)字線切口 135提供以去除犧牲層 103。第一犧牲間隔物113a和第二犧牲間隔物11 可以與犧牲層103—起被去除以形成第一間隔物區(qū)域139a和第二間隔物區(qū)域139b。參照?qǐng)D4E，具有階梯結(jié)構(gòu)的柵堆疊105可以通過(guò)在凹陷區(qū)域139以及間隔物區(qū)域 139a和139b中順序形成信息儲(chǔ)存層140和柵極150而形成。例如，信息儲(chǔ)存層140可以通過(guò)具有良好臺(tái)階覆蓋特性的沉積工藝(例如化學(xué)氣相沉積(CVD)工藝或原子層沉積(ALD) 工藝)形成從而信息儲(chǔ)存層140可以以小且基本一致的厚度覆蓋凹陷區(qū)域139。如前面的示范性實(shí)施例所示，信息儲(chǔ)存層140可以包括隧穿絕緣層141、電荷儲(chǔ)存層143和阻擋絕緣層145。隧穿絕緣層141可以包括硅氧化物層和硅氮化物層中的至少一種，阻擋絕緣層145可以包括硅氧化物層、硅氮化物層和鋁氧化物層中的至少一種。電荷儲(chǔ)存層143可以是包括陷阱絕緣層的絕緣層、浮置柵極、或者包括導(dǎo)電納米點(diǎn)的絕緣層。例如，隧穿絕緣層141可以包括硅氧化物層，阻擋絕緣層145可以包括硅氧化物層或鋁氧化物層，電荷儲(chǔ)存層143可以包括硅氮化物層。柵極150可以填充覆蓋有信息儲(chǔ)存層140的凹陷區(qū)域139以及間隔物區(qū)域139a和 139b。例如，柵極150可以通過(guò)在凹陷區(qū)域139和間隔物區(qū)域139a和139b以及字線切口 135中填充導(dǎo)電材料并通過(guò)利用各向異性蝕刻選擇性去除字線切口 135中填充的導(dǎo)電材料來(lái)形成。柵極150可以通過(guò)絕緣層101垂直間隔開且具有垂直堆疊的階梯形狀。柵極150 可以包括摻雜硅、鎢、金屬氮化物層和金屬硅化物層中的至少一種。例如，柵極150可以由鎢、鈦氮化物或它們的組合形成。在所示的實(shí)施例中，由于柵極150通過(guò)填充材料在凹陷區(qū)域139中的替換工藝形成，所以各種材料能夠用于形成柵極150。如果柵極150不是通過(guò)替換工藝形成，則可能難以形成金屬材料的柵極150。例如，如果模堆疊100由絕緣層和金屬層形成，則可能難以形成期望形狀的垂直溝道110或階梯結(jié)構(gòu)107。最上面的柵極150和直接在最上面的柵極150下面的下一個(gè)柵極150可以垂直連接為一件以形成兩層結(jié)構(gòu)。類似地，最下面的柵極150和直接在最下面的柵極150上面的下一個(gè)柵極150可以垂直連接為一件以形成兩層結(jié)構(gòu)。參照?qǐng)D4F，柵極150可以具有階梯形狀，焊盤152可以分別定義在柵極150處。柵極150的未被上面相鄰的柵極150覆蓋的暴露部分定義為焊盤152。接觸160(參照?qǐng)D4G) 可以在后面的工藝中連接到焊盤152。如圖5E所示，焊盤152的寬度或面積可以受到掩模的縮減量影響。最上面的柵極150和直接在最上面的柵極150下面的下一個(gè)柵極150可以通過(guò)第一間隔物柵極153a彼此垂直連接以形成兩層線形串選擇線SSL。第一間隔物柵極 153a可以通過(guò)用導(dǎo)電材料填充第一間隔物區(qū)域139a(參照?qǐng)D4D)的替換工藝形成。最下面的柵極150和直接在最下面的柵極150上面的下一個(gè)柵極150可以通過(guò)第二間隔物柵極 153b彼此垂直連接以形成兩層線形接地選擇線GSL。第二間隔物柵極15 可以通過(guò)用導(dǎo)電材料填充第二間隔物區(qū)域139b (參照?qǐng)D4D)的替換工藝形成。其他的柵極150可以構(gòu)成具有單層板結(jié)構(gòu)的字線WL。串選擇線SSL可以具有通過(guò)字線切口 135分開的線形，字線WL 和接地選擇線GSL可以具有板形，該板形包括通過(guò)字線切口 135分隔開的分支。串選擇線 SSL的焊盤152的寬度或面積可以由于第一間隔物柵極153a而增大。類似地，接地選擇線 GSL的焊盤152的寬度或面積可以通過(guò)第二間隔物柵極15 而增大。參照?qǐng)D4G，字線切口 135可以用絕緣體填充，多個(gè)接觸160可以穿過(guò)絕緣層130以一方式形成，使得接觸160連接到柵極150的焊盤152。備選地，還可以形成接觸161使得接觸161可以連接到設(shè)置在半導(dǎo)體襯底190處的公共源極線。在圖4G中，為了給出對(duì)結(jié)構(gòu)的清楚理解，示出串選擇線SSL從其他線WL和GSL突出。為了形成接觸160和161，絕緣層130可以被構(gòu)圖以形成多個(gè)接觸孔，柵極150的焊盤152和半導(dǎo)體襯底190通過(guò)接觸孔被暴露。在該情況下，由于接觸160和161具有不同的深度，所以會(huì)產(chǎn)生工藝誤差。這將參照?qǐng)D4H和41更詳細(xì)地說(shuō)明。圖4H和41是截面圖，進(jìn)一步說(shuō)明關(guān)于圖4A至圖4G描述的方法。在圖4H和41 中，階梯結(jié)構(gòu)示出在柵堆疊105的兩側(cè)以用于提供更完整的理解。參照?qǐng)D4H，通過(guò)例如用各向異性蝕刻工藝構(gòu)圖絕緣層130，可以形成多個(gè)接觸孔 137以暴露柵極150的焊盤152。副產(chǎn)物可殘留在接觸孔137中。這些副產(chǎn)物可以通過(guò)各向同性或各向異性蝕刻工藝去除。為了描述的清楚，接觸孔137分為暴露串選擇線SSL的第一接觸孔137a、暴露字線WL的第二接觸孔137b以及暴露接地選擇線GSL的第三接觸孔 137c。由于柵極150被構(gòu)圖成階梯形狀，所以接觸孔137的深度可以不同。例如，第一接觸孔137a可以最淺，第三接觸孔137c可以最深。因此，當(dāng)形成第三接觸孔137c時(shí)，第一接觸孔137a可能穿透最上面的柵極150且延伸到構(gòu)成字線WL的另一柵極150。當(dāng)接觸形成在由于過(guò)蝕刻而被不期望地加深的第一接觸孔137a中時(shí)，必須電絕緣的垂直相鄰柵極150會(huì)被短路。盡管一些接觸孔137單獨(dú)形成，但是可能不能完全防止過(guò)蝕刻。當(dāng)柵極150的數(shù)量增加和/或第四接觸孔138形成來(lái)暴露半導(dǎo)體襯底190時(shí)，過(guò)蝕刻可能更嚴(yán)重。然而，根據(jù)所示的實(shí)施例，由于串選擇線SSL垂直連接成兩層結(jié)構(gòu)，所以可以確保充足的蝕刻裕度，從而可以允許第一接觸孔137a穿透最上面的柵極150且延伸到直接在最上面的柵極150之下的下一個(gè)柵極150。此外，信息儲(chǔ)存層140可以用作蝕刻停止層。例如，如參照?qǐng)D4E所說(shuō)明的那樣，信息儲(chǔ)存層140可以包括作為阻擋絕緣層145的硅氧化物層或鋁氧化物層。在該情況下，歸因于阻擋絕緣層145，可以進(jìn)一步防止過(guò)蝕刻。參照?qǐng)D41，連接到柵極150的多個(gè)接觸160可以通過(guò)用導(dǎo)電材料諸如銅或鎢填充接觸孔137而形成?？梢赃M(jìn)一步形成連接到半導(dǎo)體襯底190的接觸161。然后，通過(guò)形成其他元件諸如連接到垂直溝道110的位線和連接到接觸160的金屬線，可以形成圖IA所示的半導(dǎo)體器件1。圖5々至漲是說(shuō)明根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法的剪裁工藝的相關(guān)截面圖。參照?qǐng)D5A，第一掩模20可以形成在模堆疊100上。第一掩模20可以通過(guò)沉積相對(duì)于絕緣層101和犧牲層103具有蝕刻選擇性的材料諸如光致抗蝕劑且構(gòu)圖所沉積的光致抗蝕劑而形成。在當(dāng)前實(shí)施例中，第一掩模20可以具有適于形成最上面的臺(tái)階的尺寸。參照?qǐng)D5B，模堆疊100可以利用第一掩模20通過(guò)第一次蝕刻工藝被各向異性蝕刻以構(gòu)圖最上面的絕緣層101和犧牲層103、以及直接在最上面的絕緣層101和犧牲層103 下面的下一個(gè)絕緣層101和犧牲層103。結(jié)果，第一臺(tái)階Sl可以通過(guò)構(gòu)圖最上面的絕緣層 101和犧牲層103而形成，第二臺(tái)階S2可以通過(guò)構(gòu)圖下一個(gè)絕緣層101和犧牲層103而形成。在本實(shí)施例中，第一臺(tái)階Sl和第二臺(tái)階S2可以具有相同形狀或尺寸。也就是說(shuō)，第一和第二臺(tái)階Sl和S2可以不形成階梯形狀。接下來(lái)，第一掩模200可以被去除，犧牲間隔物層113可以形成在形成有第一和第二臺(tái)階Sl和S2的模堆疊100上。犧牲間隔物層113可以通過(guò)沉積與形成犧牲層103所使用的材料相同或相似的材料而形成。例如，犧牲間隔物層113可以通過(guò)沉積具有與形成犧牲層103所使用的材料相同的成分或蝕刻選擇性的材料而形成。根據(jù)本發(fā)明一實(shí)施例，如果犧牲層103由硅氧化物層形成，則犧牲間隔物層113可以由硅氮化物層形成。參照?qǐng)D5C，犧牲間隔物層113可以通過(guò)第二次蝕刻工藝被各向異性蝕刻以形成第一犧牲間隔物113a，該第一犧牲間隔物113a與第一和第二臺(tái)階Sl和S2的側(cè)表面(lateral surface)公共接觸。第一犧牲間隔物113a可以覆蓋第一和第二臺(tái)階Sl和S2的側(cè)表面。 第一犧牲間隔物113a可以至少形成在模堆疊100的一側(cè)。例如，第一犧牲間隔物113a可以形成在模堆疊100的四側(cè)、相反兩側(cè)或一側(cè)。參照?qǐng)D5D，第二掩模30可以通過(guò)在形成第一和第二臺(tái)階Sl和S2的模堆疊100上沉積光致抗蝕劑且構(gòu)圖所沉積的光致抗蝕劑而形成。由于第二掩模30的尺寸在剪裁工藝中減小，所以第二掩模30的尺寸可以根據(jù)減小量和待形成臺(tái)階的數(shù)量來(lái)確定。直接設(shè)置在第二臺(tái)階S2下面的絕緣層101和犧牲層103可以利用第二掩模30通過(guò)第一次蝕刻工藝被構(gòu)圖從而形成第三圖案3。參照?qǐng)D5E，第二掩模30可以首先通過(guò)第一次剪裁工藝減小以形成被第一次剪裁的第二掩模32，第三圖案3可以利用被第一次剪裁的第二掩模32通過(guò)第二次蝕刻工藝被進(jìn)一步構(gòu)圖以形成減小的第三圖案3a。在第二次蝕刻工藝中，在形成減小的第三圖案3a時(shí)，未被第三圖案3覆蓋的絕緣層101和犧牲層103可以被構(gòu)圖成第四圖案4。在第二次蝕刻工藝中，為了第二構(gòu)圖工藝的完美，第三圖案3的絕緣層101和犧牲層103的蝕刻深度可以等于或類似于直接設(shè)置在第三圖案3之下的絕緣層101和犧牲層 103的蝕刻深度。例如，模堆疊100可以以一方式形成，使得絕緣層101具有相同厚度或相似厚度且犧牲層103具有相同厚度或相似厚度。絕緣層101和犧牲層103可以具有相同厚度或不同厚度。根據(jù)第二掩模30與被第一次剪裁的第二掩模32之間的尺寸差異，可以確定焊盤152(參照?qǐng)D4F)的面積或尺寸。參照?qǐng)D5F，被第一次剪裁的第二掩模32可以通過(guò)第二次剪裁工藝被第二次減小以形成被第二次剪裁的第二掩模34，減小的第三圖案3a可以利用被第二次剪裁的第二掩模34通過(guò)第三次蝕刻工藝被進(jìn)一步構(gòu)圖以形成第三臺(tái)階S3。在第三次蝕刻工藝中，在形成第三臺(tái)階S3時(shí)，第四圖案4可以被進(jìn)一步構(gòu)圖成第四臺(tái)階S4。此外，在第三次蝕刻工藝中，在形成第四臺(tái)階S4時(shí)，直接設(shè)置在第四圖案4下面的絕緣層101和犧牲層103可以被構(gòu)圖成第五圖案，即第五臺(tái)階S5。參照?qǐng)D5G，被第二次剪裁的第二掩模34可以被去除，第三掩模40可以形成在形成有第一至第五臺(tái)階Sl至S5的模堆疊100上。直接設(shè)置在第五臺(tái)階S5下面的絕緣層101 和犧牲層103可以利用第三掩模40通過(guò)第一次蝕刻工藝被構(gòu)圖從而形成第六圖案6。參照?qǐng)D5H，第三掩模40可以通過(guò)第一次剪裁工藝被初步減小以形成被第一次剪裁的第三掩模42，第六圖案6可以利用被第一次剪裁的第三掩模42通過(guò)第二次蝕刻工藝被進(jìn)一步構(gòu)圖以形成減小的第六圖案6a。在第二次蝕刻工藝中，在形成減小的第六圖案6a 時(shí)，未被第六圖案6覆蓋的絕緣層101和犧牲層103也可以被構(gòu)圖成第七圖案7。參照?qǐng)D51，被第一次剪裁的第三掩模42可以通過(guò)第二次剪裁工藝額外地減小以形成被第二次剪裁的第三掩模44，減小的第六圖案6a可以利用被第二次剪裁的第三掩模 44通過(guò)第三次蝕刻工藝被進(jìn)一步構(gòu)圖以形成第六臺(tái)階S6。在第三次蝕刻工藝中，在形成第六臺(tái)階S6時(shí)，第七圖案7可以被進(jìn)一步構(gòu)圖成第七臺(tái)階S7。此外，在第三次蝕刻工藝中，在形成第七臺(tái)階S7時(shí)，直接設(shè)置在第七圖案7下面的絕緣層101和犧牲層103可以被構(gòu)圖成第八圖案8，即第八臺(tái)階S8。參照?qǐng)D5J，被第二次剪裁的第三掩模44可以被去除，第四掩模60可以形成在形成有第一至第八臺(tái)階Sl至S8的模堆疊100上。直接設(shè)置在第八臺(tái)階S8下面的絕緣層101 和犧牲層103以及下一個(gè)絕緣層101和犧牲層103可以一起利用第四掩模60通過(guò)第一次蝕刻工藝構(gòu)圖。結(jié)果，具有相同尺寸或形狀的第九臺(tái)階S9和第十臺(tái)階SlO可以同時(shí)形成。接下來(lái)，接觸第九臺(tái)階S9和第十臺(tái)階SlO的側(cè)表面的第二犧牲間隔物11 可以通過(guò)與參照?qǐng)D5B和5C說(shuō)明的工藝相同或相似的工藝形成。例如，第二犧牲間隔物11 可以如下形成與形成犧牲層103所使用的材料相同或相似的材料可以沉積在覆蓋有第四掩模60的模堆疊100上，所沉積的材料可以通過(guò)第二次蝕刻工藝構(gòu)圖成間隔物形狀。參照?qǐng)D5K，第四掩模60可以利用灰化工藝去除以暴露模堆疊100。模堆疊100可以具有階梯結(jié)構(gòu)107，其中第一犧牲間隔物113a貼附到第一和第二臺(tái)階Sl和S2的側(cè)表面， 第二犧牲間隔物11 貼附到第九和第十臺(tái)階S9和SlO的側(cè)表面。如參照?qǐng)D4E描述的那樣，第一和第二臺(tái)階Sl和S2的犧牲層103可以用導(dǎo)電材料替換以形成構(gòu)成串選擇線SSL 的柵極150 (見(jiàn)圖1A)；第三臺(tái)階S3至第八臺(tái)階S8的犧牲層103可以用導(dǎo)電材料替換以形成構(gòu)成字線WL的柵極150 (參照?qǐng)D1A)；第九和第十臺(tái)階S9和SlO的犧牲層103可以用導(dǎo)電材料替換以形成構(gòu)成接地選擇線GSL的柵極150。根據(jù)另一實(shí)施例，在圖5J所示的工藝中，第九和第十臺(tái)階S9和SlO可以通過(guò)掩模剪裁工藝和蝕刻工藝形成階梯形狀，可以不形成第二犧牲間隔物11北。在該情況下，第一和第二臺(tái)階Sl和S2可以具有相同或類似的尺寸且可以通過(guò)第一犧牲間隔物113a彼此連接， 第三至第十臺(tái)階S3至SlO可以形成為階梯形狀從而第三至第十臺(tái)階S3至SlO的相對(duì)尺寸隨著向下而增大。在另一示例中，如圖5L所示，在第四掩模60在參照?qǐng)D5J說(shuō)明的工藝中被去除之后，與形成犧牲層103所用的材料類似的材料可以沉積在模堆疊100上以形成第二犧牲間隔物層114。接下來(lái)，如圖5M所示，第二犧牲間隔物層114可以被蝕刻以在第九和第十臺(tái)階 S9和SlO的側(cè)表面上形成第二犧牲間隔物11北。在該情況下，第三犧牲間隔物113c可以進(jìn)一步形成在第一犧牲間隔物113a上以形成增大的第一犧牲間隔物113e。此外，第四犧牲間隔物113d可以進(jìn)一步形成在第三臺(tái)階S3至第八臺(tái)階S8的側(cè)表面上。圖5N至5R是說(shuō)明根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件的前述制造方法的變型的相關(guān)截面圖。關(guān)于前面參照?qǐng)D5A至5M描述的實(shí)施例，可以形成第一至第十臺(tái)階Sl至SlO中的一個(gè)或更多臺(tái)階，然后可以形成其余臺(tái)階。參照?qǐng)D5N，多個(gè)絕緣層101和多個(gè)犧牲層103可以交替形成在半導(dǎo)體襯底190上以形成減小的模堆疊100a，其低于圖5A所示的模堆疊100。第八臺(tái)階S8可以通過(guò)構(gòu)圖減小的模堆疊IOOa而形成。例如，掩模80可以形成在減小的模堆疊IOOa上，最上面的絕緣層101和最上面的犧牲層103可以利用掩模80通過(guò)蝕刻工藝被構(gòu)圖以形成第八臺(tái)階S8。參照?qǐng)D50，掩模80可以被去除，可以形成比掩模80更大的掩模82。然后，直接設(shè)置在第八臺(tái)階S8下面的絕緣層101和犧牲層103可以利用掩模82通過(guò)蝕刻工藝被同時(shí)構(gòu)圖。結(jié)果，具有相同尺寸或相似尺寸的第九臺(tái)階S9和第十臺(tái)階SlO可以形成在第八臺(tái)階S8 之下。參照?qǐng)D5P，與形成犧牲層103所用的材料相同或相似的材料可以沉積在減小的模堆疊IOOa上，所沉積的材料可以被蝕刻以形成與第九和第十臺(tái)階S9和SlO的側(cè)表面接觸的第二犧牲間隔物11北。此時(shí)，犧牲間隔物113d也可以形成在第八臺(tái)階S8的側(cè)表面上。參照?qǐng)D5Q，多個(gè)絕緣層101和多個(gè)犧牲層103可以進(jìn)一步堆疊在減小的模堆疊 IOOa上以形成模堆疊100。在形成模堆疊100之前，絕緣層191可以通過(guò)如下形成在減小的模堆疊IOOa上沉積絕緣材料在減小的模堆疊IOOa上，且以絕緣層191的頂表面與減小的模堆疊IOOa的頂表面平齊的方式拋光絕緣材料。在該情況中，模堆疊100可以形成為沒(méi)有臺(tái)階部分。然后，具有相同尺寸或相似尺寸的第一和第二臺(tái)階Sl和S2以及接觸第一和第二臺(tái)階Sl和S2的側(cè)表面的第一犧牲間隔物113a可以通過(guò)與參照?qǐng)D5A至5C說(shuō)明的工藝相同或相似的工藝形成。然后，在臺(tái)階構(gòu)圖工藝中，蝕刻和掩模剪裁工藝可以利用第二掩模30進(jìn)行。參照?qǐng)D5R，在臺(tái)階構(gòu)圖工藝中，模堆疊100可以構(gòu)圖成階梯結(jié)構(gòu)107。在當(dāng)前的實(shí)施例中，模堆疊100的頂表面的高度差可以減小，減小量為減小的模堆疊IOOa的高度。因此，當(dāng)通過(guò)掩模剪裁工藝形成減小的掩模46時(shí)，減小的掩模46的厚度不會(huì)被不足地維持，或者階梯結(jié)構(gòu)107不會(huì)由于不足的掩模裕度而暴露到減小的掩模46外面。圖6A至6D是說(shuō)明與根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法相關(guān)的一種可行貼附工藝相關(guān)截面圖。參照?qǐng)D6A，第一和第二臺(tái)階Sl和S2可以如上面參照?qǐng)D5A至5C描述的利用第一掩模20通過(guò)第一次蝕刻工藝形成。然后，第一掩模20可以被去除，犧牲間隔物層可以被沉積且通過(guò)第二次蝕刻工藝被蝕刻以形成與第一和第二臺(tái)階Sl和S2的側(cè)表面接觸的第一犧牲間隔物113a。參照?qǐng)D6B，第二掩模30可以形成在模堆疊100上，直接設(shè)置在第二臺(tái)階S2下面的絕緣層101和犧牲層103可以利用第二掩模30通過(guò)蝕刻工藝構(gòu)圖以形成第三臺(tái)階S3。 之后，間隔物層50可以形成在模堆疊100上以覆蓋第二掩模30。間隔物層50可以由聚合物諸如含碳(C)和氫(H)的碳聚合物形成。例如，間隔物層50可以利用包括含有碳、氫、氟 (F)、氮(N)和/或氬(Ar)的氣體的等離子體通過(guò)聚合物沉積工藝形成。參照?qǐng)D6C，間隔物層50可以通過(guò)聚合物蝕刻工藝被部分去除以形成第一間隔物 51。第一間隔物51可以形成在第二掩模30的四側(cè)、相反兩側(cè)或者一側(cè)。第一間隔物51和第二掩模30可以構(gòu)成增大的第二掩模32a。直接設(shè)置在第三臺(tái)階S3下面的絕緣層101和犧牲層103可以利用增大的第二掩模3 通過(guò)蝕刻工藝構(gòu)圖以形成第四臺(tái)階S4。通過(guò)使用包含與形成間隔物層50所使用的氣體相同的氣體的等離子體，第一間隔物51可以通過(guò)各向異性蝕刻工藝構(gòu)圖間隔物層50而形成。在當(dāng)前的實(shí)施例中，圖6A的聚合物沉積工藝和圖6C的聚合物蝕刻工藝可以利用相同的等離子體進(jìn)行，因此聚合物沉積工藝和聚合物蝕刻工藝可以原位進(jìn)行。在聚合物沉積工藝和聚合物蝕刻工藝?yán)孟嗤牡入x子體原位進(jìn)行的情況下，不同的工藝條件可以用于有效地進(jìn)行這些工藝。在聚合物沉積工藝中，C和H的濃度或者C的濃度可以大于F的濃度；在聚合物蝕刻工藝中，F(xiàn)的濃度可以大于C和H的濃度或者C的濃度。例如，在聚合物沉積工藝中，可以使用氟甲烷(CH3F)； 在聚合物蝕刻工藝中，可以使用三氟甲烷(CHF3)、四氟化碳(CF4)或它們的組合。參照?qǐng)D6D，可以重復(fù)聚合物沉積工藝和聚合物蝕刻工藝以將第二至第六間隔物 52至56順序貼附在增大的第二掩模32a的側(cè)壁上從而進(jìn)一步依次增大所述增大的第二掩模32a，第五至第十臺(tái)階S5至SlO可以利用順序增大的第二掩模3 通過(guò)順序蝕刻工藝而順序形成。第九和第十臺(tái)階S9和SlO可以具有相同尺寸或相似尺寸。在使用聚合物貼附的掩模增大工藝中，由于間隔物51至56貼附到第二掩模30的側(cè)表面，所以可以防止第二掩模30的變形，尤其是第二掩模30的收縮。此外，間隔物51至56的變形或收縮不會(huì)發(fā)生。 因此，間隔物51至56的寬度，也就是間隔物51至56的水平長(zhǎng)度可以如想要的那樣得到控制或者被一致地維持，因此第三至第十臺(tái)階S3至SlO的尺寸(水平長(zhǎng)度)可以如想要的那樣得到控制。接下來(lái)，與第九和第十臺(tái)階S9和SlO的側(cè)表面接觸的第二犧牲間隔物11 可以通過(guò)與參照?qǐng)D5B和5C說(shuō)明的工藝相同或相似的工藝形成。以此方式，模堆疊100可以具有階梯結(jié)構(gòu)107，其中第一犧牲間隔物113a貼附到第一和第二臺(tái)階Sl和S2的側(cè)表面，第二犧牲間隔物11 貼附到第九和第十臺(tái)階S9和SlO的側(cè)表面，像圖漲所示的那樣。貼附工藝可以應(yīng)用到形成下臺(tái)階的情形，然后其他臺(tái)階如參照?qǐng)D5N至5P所述地形成。圖7A至7D是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的方法中的模堆疊的可行變型的相關(guān)截面圖。參照?qǐng)D7A，模堆疊IOOa可以包括具有相同尺寸或相似尺寸的第一至第三臺(tái)階Sl 至S3，第一犧牲間隔物113a可以貼附到第一至第三臺(tái)階Sl至S3的側(cè)表面。在當(dāng)前的實(shí)施例中，第一至第三臺(tái)階Sl至S3的犧牲層103可以用柵極150替換(參照?qǐng)D1K)以形成三層的串選擇線SSL。在另一示例中，第一犧牲間隔物113a可以貼附到第一和第二臺(tái)階Sl 和S2的側(cè)表面以形成如圖IL所示的串選擇線SSL。參照?qǐng)D7B，模堆疊IOOc可以包括具有不同厚度的絕緣層101。例如，第三臺(tái)階S3 的絕緣層101和/或第九臺(tái)階S9的絕緣層101可以比其他臺(tái)階S2至S8和SlO的絕緣層 101更厚。第一和第二臺(tái)階Sl和S2可以用于形成串選擇線SSL，第九和第十臺(tái)階S9和SlO 可以用于形成接地選擇線GSL，第三至第八臺(tái)階S3至S8可以用于形成字線WL。在當(dāng)前的實(shí)施例中，更厚的絕緣層101可以減小由串選擇線SSL與字線WL之間的電壓降和/或接地選擇線GSL與字線札之間的電壓降導(dǎo)致的電沖擊(electric shock)。參照?qǐng)D7C，模堆疊IOOd可以包括具有不同厚度的犧牲層103。例如，如圖7C所示， 第一和第二臺(tái)階Sl和S2的犧牲層103和/或第九和第十臺(tái)階S9和SlO的犧牲層103可以比其他臺(tái)階S3至S8的犧牲層103更厚。根據(jù)所示的實(shí)施例，相對(duì)更厚的選擇線SSL和 GSL可以通過(guò)柵極替換工藝形成。因此，溝道長(zhǎng)度可以增大以改善與泄露電流相關(guān)的性能。參照?qǐng)D7D，可以形成具有相對(duì)減小的高度的模堆疊100e。例如，第一和第二臺(tái)階 Sl和S2的犧牲層103和/或第九和第十臺(tái)階S9和SlO的犧牲層103可以比其他臺(tái)階S3 至S8的犧牲層103更薄。根據(jù)當(dāng)前的實(shí)施例，盡管通過(guò)柵極替換工藝形成相對(duì)更薄的選擇線SSL和GSL，但是由于選擇SSL和GSL的上和下柵極150彼此連接，所以溝道長(zhǎng)度可以實(shí)質(zhì)性增大。圖8A至8C是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的另一方法的相關(guān)透視圖。參照?qǐng)D8A，模堆疊100可以通過(guò)交替堆疊絕緣層101和犧牲層103而形成，模堆疊 100可以在模堆疊100的至少一側(cè)構(gòu)圖成階梯結(jié)構(gòu)107。階梯結(jié)構(gòu)107可以通過(guò)參照?qǐng)D5A 至5R說(shuō)明的剪裁工藝或者參照?qǐng)D6A至6D說(shuō)明的貼附工藝形成。在當(dāng)前的實(shí)施例中，第一犧牲間隔物113a可以形成為在結(jié)構(gòu)上連接最上面的犧牲層103和直接在最上面的犧牲層 103下面的下一個(gè)犧牲層103。類似地，第二犧牲間隔物11 可以形成為連接最下面的犧牲層103和直接在最下面的犧牲層103上面的下一個(gè)犧牲層103。參照?qǐng)D8B，在臺(tái)階構(gòu)圖工藝之后，可以形成垂直溝道110。垂直溝道110可以垂直穿透絕緣層101和犧牲層103直到半導(dǎo)體襯底190。接下來(lái)，如參照?qǐng)D4C至41描述的那樣，半導(dǎo)體器件1諸如圖IA所示的半導(dǎo)體器件可以通過(guò)進(jìn)行字線切口工藝、替換工藝和接觸形成工藝而形成。在另一實(shí)施例中，如圖8C所示，信息儲(chǔ)存層140可以形成在溝道孔104的側(cè)壁上， 然后可以形成垂直溝道110。信息儲(chǔ)存層140可以沿垂直溝道110的側(cè)壁垂直延伸。如圖 ID所示，信息儲(chǔ)存層140可以包括隧穿絕緣層141、電荷儲(chǔ)存層143和阻擋絕緣層145。與圖ID所示的示例不同，不需要絕緣層101之間的區(qū)域用于信息儲(chǔ)存層140，因此模堆疊100 的高度可以減小以降低半導(dǎo)體器件的尺寸。在溝道孔104中形成信息儲(chǔ)存層140的工藝可以應(yīng)用到參照?qǐng)D4A至41說(shuō)明的實(shí)施例。
圖9A至9D是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的另一方法的相關(guān)透視圖。參照?qǐng)D9A，多個(gè)絕緣層201和多個(gè)導(dǎo)電層250可以交替堆疊在半導(dǎo)體襯底四0 上以形成模堆疊200，多個(gè)溝道孔204可以垂直形成得穿過(guò)模堆疊200以暴露半導(dǎo)體襯底 2900例如，絕緣層201可以通過(guò)沉積硅氧化物層或硅氮化物層形成，導(dǎo)電層250可以通過(guò)沉積硅層形成。信息儲(chǔ)存層240和垂直溝道210可以形成在溝道孔204中。如圖3D所示， 信息儲(chǔ)存層240可以包括電荷儲(chǔ)存層且具有沿垂直溝道210垂直延伸的多層結(jié)構(gòu)。垂直溝道210可以具有如圖3C所示的硅體結(jié)構(gòu)或如圖3E所示的通心粉結(jié)構(gòu)。參照?qǐng)D9B，在形成垂直溝道210之后，可以進(jìn)行臺(tái)階構(gòu)圖工藝。例如，模堆疊200 可以構(gòu)圖以形成其中導(dǎo)電層250堆疊成階梯形狀的柵堆疊205。形成柵堆疊205的臺(tái)階構(gòu)圖工藝可以利用參照?qǐng)D5A至5R說(shuō)明的剪裁工藝或者參照?qǐng)D6A至6D說(shuō)明的貼附工藝來(lái)進(jìn)行。在當(dāng)前實(shí)施例中，第一導(dǎo)電間隔物253a可以形成為連接最上面的導(dǎo)電層250(在下文稱為柵極250)和直接在最上面的導(dǎo)電層250下面的下一個(gè)柵極250。類似地，第二導(dǎo)電間隔物25 可以形成為連接最下面的柵極250和直接在最下面的柵極250上面的下一個(gè)柵極 250。接下來(lái)，絕緣層230可以形成在柵堆疊205上，柵堆疊205可以通過(guò)各向異性蝕刻工藝被構(gòu)圖以將最上面的絕緣層201、下一個(gè)(the very next)柵極250、下一個(gè)絕緣層201 以及再下一個(gè)的柵極250分隔成線形。最上面的柵極250和下一個(gè)柵極250可以構(gòu)成串選擇線SSL，其在結(jié)構(gòu)上連接成兩層線形結(jié)構(gòu)。最下面的柵極250和下一個(gè)(the very next) 柵極250可以構(gòu)成接地選擇線GSL，其在結(jié)構(gòu)上連接成兩層板形結(jié)構(gòu)。其余柵極250可以構(gòu)成單層板形字線WL。柵極250的詳細(xì)所得形狀在圖9C中示出。分隔區(qū)域231可以用絕緣材料填充。參照?qǐng)D9C，最上面的柵極250和下一個(gè)柵極250可以構(gòu)成經(jīng)第一導(dǎo)電間隔物253a 彼此連接的串選擇線SSL。類似地，最下面的柵極250和下一個(gè)柵極250可以構(gòu)成經(jīng)第二導(dǎo)電間隔物25 彼此連接的接地選擇線GSL。其余的柵極250可以構(gòu)成單層字線WL。串選擇線SSL可以具有線形，字線WL和接地選擇線GSL可以具有板形。柵極250的沒(méi)有被相鄰上柵極250覆蓋的暴露部分可以定義為焊盤252。參照?qǐng)D9D，可以形成接觸260使得接觸沈0穿透絕緣層230且連接到柵極250的焊盤252?？蛇x地，可以進(jìn)一步形成接觸261使得接觸261能夠連接到半導(dǎo)體襯底四0。當(dāng)在形成接觸260和261之前形成接觸孔時(shí)，由深度差異導(dǎo)致的過(guò)蝕刻可以如參照?qǐng)D4H和41 所描述的那樣被防止。如果形成其他元件諸如位線和金屬線，則可以形成與圖3A所示的半導(dǎo)體器件類似的半導(dǎo)體器件2。圖IOA和IOB是示出根據(jù)本發(fā)明構(gòu)思實(shí)施例的制造半導(dǎo)體器件的另一方法的透視圖。參照?qǐng)D10A，多個(gè)絕緣層201和多個(gè)導(dǎo)電層250可以交替堆疊在半導(dǎo)體襯底290上以形成在至少一側(cè)具有階梯結(jié)構(gòu)207的柵堆疊205。階梯結(jié)構(gòu)207可以通過(guò)如上所述的剪裁工藝或貼附工藝形成。第一導(dǎo)電間隔物253a可以形成為結(jié)構(gòu)上連接最上面的柵極250 和下一個(gè)柵極250。類似地，第二間隔物25 可以形成為結(jié)構(gòu)上連接最下面的柵極250和下一個(gè)柵極250。
參照?qǐng)D10B，在臺(tái)階構(gòu)圖工藝之后，可以形成垂直溝道210。例如，多個(gè)溝道孔204 可以形成為穿過(guò)柵堆疊205以暴露半導(dǎo)體襯底四0的頂表面，多個(gè)垂直溝道210以及沿垂直溝道210的長(zhǎng)度方向延伸的信息儲(chǔ)存層240可以形成在溝道孔204中。接下來(lái)，串選擇線分隔工藝和接觸形成工藝可以如參照?qǐng)D9B至9D說(shuō)明的那樣進(jìn)行以形成半導(dǎo)體器件諸如圖3A所示的半導(dǎo)體器件2。圖IlA是方框圖，示出包括根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件的存儲(chǔ)卡1200。參照?qǐng)D11A，存儲(chǔ)卡1200用于支持高容量數(shù)據(jù)儲(chǔ)存能力且包括閃存1210。閃存 1210可以包括半導(dǎo)體器件諸如前面的實(shí)施例的半導(dǎo)體器件。例如，閃存1210可以包括垂直 NAND閃存器件。存儲(chǔ)卡1200可以包括存儲(chǔ)控制器1220，其控制主機(jī)1230與閃存1210之間的數(shù)據(jù)交換。SRAM 1221可以用作中央處理單元(CPU) 1222的工作存儲(chǔ)器。主機(jī)接口 1223可以具有連接到存儲(chǔ)卡1200的主機(jī)1230的數(shù)據(jù)交換協(xié)議。錯(cuò)誤校驗(yàn)碼(ECC) 12M可以檢測(cè)和校正包括在從閃存1210讀取的數(shù)據(jù)中的錯(cuò)誤。存儲(chǔ)器接口 1225與閃存1210交互。CPU 1222進(jìn)行存儲(chǔ)控制器1220的數(shù)據(jù)交換的總體控制操作。盡管在附圖中沒(méi)有示出，但是存儲(chǔ)卡1200還可以包括存儲(chǔ)用于與主機(jī)1230交互的代碼數(shù)據(jù)的R0M(未示出)。圖IlB是方框圖，示出包括根據(jù)本發(fā)明構(gòu)思實(shí)施例的半導(dǎo)體器件的信息處理系統(tǒng) 1300。參照?qǐng)D11B，根據(jù)本發(fā)明構(gòu)思實(shí)施例的信息處理系統(tǒng)1300可以包括閃存系統(tǒng) 1310。閃存系統(tǒng)1310可以包括半導(dǎo)體器件諸如前面的實(shí)施例的半導(dǎo)體器件，例如垂直NAND 閃存器件。信息處理系統(tǒng)1300可以包括移動(dòng)器件、計(jì)算機(jī)等。在一個(gè)示例中，信息處理系統(tǒng)1300可以包括通過(guò)系統(tǒng)總線1360電連接到閃存系統(tǒng)1310的調(diào)制解調(diào)器1320、中央處理單元(CPU) 1330,RAM 1340和用戶接口 1；350。由CPU 1330處理的數(shù)據(jù)或外部輸入數(shù)據(jù)可以存儲(chǔ)在閃存系統(tǒng)1310中。信息處理系統(tǒng)1300可以以存儲(chǔ)卡、固態(tài)盤、攝像機(jī)圖像傳感器和應(yīng)用芯片組的形式提供。閃存系統(tǒng)1310可以構(gòu)造為半導(dǎo)體盤器件(SSD)。在該情況下，信息處理系統(tǒng)1300可以在閃存系統(tǒng)1310中穩(wěn)定且可靠地儲(chǔ)存高容量數(shù)據(jù)。如上所述，形成接觸孔的蝕刻工藝的工藝裕度能夠得到有效確保，因此即使當(dāng)接觸孔具有不同深度時(shí)，也能夠防止過(guò)蝕刻。因此，工藝誤差能夠減小，工藝產(chǎn)率能夠得到改善。此外，焊盤形成所需的面積和/或接觸的數(shù)量可以由于減少的焊盤數(shù)而減小，因此可以提供具有較小尺寸或面積的半導(dǎo)體器件。以上公開的主題將被認(rèn)為是說(shuō)明性的而不是限制性的，權(quán)利要求旨在覆蓋落入本發(fā)明構(gòu)思的范圍內(nèi)的全部變型、增強(qiáng)和其他實(shí)施例。因此，至法律所允許的最大程度，本發(fā)明構(gòu)思的范圍將由權(quán)利要求及其等同物的最寬可允許解釋來(lái)確定，而不應(yīng)被前面的詳細(xì)描述所限制或約束。本專利申請(qǐng)要求于2010年11月17日提交的韓國(guó)專利申請(qǐng)No. 10-2010-0114544 的優(yōu)先權(quán)，其主題通過(guò)引用合并于此。
權(quán)利要求
1.一種三維(3D)半導(dǎo)體器件，包括布置于垂直堆疊在襯底上的多個(gè)層中的存儲(chǔ)單元，其中所述存儲(chǔ)單元通過(guò)垂直溝道串聯(lián)連接，所述垂直溝道從下端延伸到上端，該下端靠近所述襯底且耦接到下非存儲(chǔ)單元，該上端耦接到上非存儲(chǔ)單元，其中所述多個(gè)層一起形成階梯臺(tái)階結(jié)構(gòu)并且所述多個(gè)層中的每個(gè)包括用作焊盤的依次暴露的端部，所述上非存儲(chǔ)單元和所述下非存儲(chǔ)單元中的至少一個(gè)包括連接為一個(gè)導(dǎo)電件的多個(gè)垂直堆疊的非存儲(chǔ)單元。
2.如權(quán)利要求1所述的3D半導(dǎo)體器件，其中所述多個(gè)垂直堆疊的非存儲(chǔ)單元通過(guò)導(dǎo)體連接，所述導(dǎo)體從所述多個(gè)層的包括所述多個(gè)垂直堆疊的非存儲(chǔ)單元之一的一層的焊盤延伸。
3.如權(quán)利要求2所述的3D半導(dǎo)體器件，其中所述導(dǎo)體連接所述多個(gè)垂直堆疊的非存儲(chǔ)單元的各柵極的邊緣。
4.如權(quán)利要求3所述的3D半導(dǎo)體器件，還包括 多個(gè)接觸，分別接觸所述多個(gè)層之一的所述焊盤，其中所述多個(gè)接觸之一垂直延伸以接觸和穿透所述多個(gè)層中包括上非存儲(chǔ)單元的一層的焊盤。
5.一種三維(3D)半導(dǎo)體器件，包括垂直溝道，從靠近襯底的下端延伸到上端且連接多個(gè)存儲(chǔ)單元；以及單元陣列，包括多個(gè)單元，其中所述單元陣列布置在設(shè)置于所述襯底上的具有階梯臺(tái)階結(jié)構(gòu)的層的柵堆疊中，所述柵堆疊包括下層，包括下選擇線，所述下選擇線耦接到靠近所述下端的下非存儲(chǔ)晶體管； 多個(gè)上層，包括導(dǎo)電線，所述導(dǎo)電線分別耦接到靠近所述上端的上非存儲(chǔ)晶體管且連接為單個(gè)導(dǎo)電件以形成上選擇線；以及多個(gè)中間層，分別包括字線且耦接到單元晶體管，其中所述多個(gè)中間層設(shè)置在所述下選擇線和所述上選擇線之間。
6.如權(quán)利要求5所述的3D半導(dǎo)體器件，其中所述下層包括被所述多個(gè)中間層在一端暴露的下焊盤，所述多個(gè)中間層分別包括對(duì)應(yīng)的多個(gè)依次暴露的中間焊盤，且所述多個(gè)上層分別包括多個(gè)上焊盤之一，其中所述多個(gè)上焊盤中的上焊盤彼此交疊。
7.如權(quán)利要求6所述的3D半導(dǎo)體器件，其中所述多個(gè)上焊盤的焊盤和所述下焊盤中的至少一個(gè)比所述中間焊盤中的任何一個(gè)都更寬。
8.如權(quán)利要求5所述的3D半導(dǎo)體器件，其中所述多個(gè)上層包括第一上層，包括耦接到第一上非存儲(chǔ)晶體管且具有第一焊盤的第一導(dǎo)電線；以及第二上層，設(shè)置在所述第一上層下面且包括第二導(dǎo)電線，所述第二導(dǎo)電線耦接到第二上非存儲(chǔ)晶體管且具有第二焊盤。
9.如權(quán)利要求8所述的3D半導(dǎo)體器件，其中所述第一焊盤和所述第二焊盤彼此電連接且彼此直接交疊。
10.如權(quán)利要求9所述的3D半導(dǎo)體器件，還包括從所述第二上層延伸以穿透所述第一上層的垂直導(dǎo)體。
11.如權(quán)利要求8所述的3D半導(dǎo)體器件，其中所述第二焊盤被所述第一上層暴露，并且所述半導(dǎo)體器件還包括第一導(dǎo)體，從所述第一焊盤垂直延伸；以及第二導(dǎo)體，從所述第二焊盤垂直延伸，其中所述第一和第二導(dǎo)電線經(jīng)所述第一和第二導(dǎo)體連接。
12.如權(quán)利要求6所述的3D半導(dǎo)體器件，其中所述下焊盤比所述上焊盤更寬。
13.如權(quán)利要求5所述的3D半導(dǎo)體器件，其中所述下選擇線是接地選擇線，所述上選擇線是串選擇線。
14.一種三維(3D)半導(dǎo)體器件，包括垂直溝道，從靠近襯底的下端延伸到上端且連接多個(gè)存儲(chǔ)單元；以及單元陣列，包括多個(gè)單元，其中所述單元陣列布置在設(shè)置于所述襯底上的具有階梯臺(tái)階結(jié)構(gòu)的層的柵堆疊中，所述柵堆疊包括多個(gè)下層，分別包括導(dǎo)電線，所述導(dǎo)電線耦接到靠近所述下端的下非存儲(chǔ)晶體管且連接為第二導(dǎo)電件以形成下選擇線；多個(gè)上層，分別包括導(dǎo)電線，所述導(dǎo)電線耦接到靠近所述上端的上非存儲(chǔ)晶體管且連接為單個(gè)導(dǎo)電件以形成上選擇線；以及多個(gè)中間層，分別包括耦接到單元晶體管的字線，其中所述多個(gè)中間層設(shè)置在所述下選擇線和所述上選擇線之間。
15.如權(quán)利要求14所述的3D半導(dǎo)體器件，其中所述多個(gè)下層包括 第一下層，包括第一下焊盤；以及第二下層，包括第二下焊盤且設(shè)置在該第一下層之上。
16.如權(quán)利要求15所述的3D半導(dǎo)體器件，其中所述第一和第二下焊盤彼此電連接且彼此交疊，所述半導(dǎo)體器件還包括從所述第二下焊盤垂直延伸的導(dǎo)體。
17.如權(quán)利要求15所述的3D半導(dǎo)體器件，其中所述第一下焊盤被所述第二下層暴露， 所述半導(dǎo)體器件還包括從所述第一下焊盤垂直延伸的第一導(dǎo)體和從所述第二下焊盤垂直延伸的第二導(dǎo)體。
18.如權(quán)利要求15所述的3D半導(dǎo)體器件，其中所述第一和第二下焊盤中的至少一個(gè)比分別與所述多個(gè)中間層相關(guān)的多個(gè)中間焊盤中的任何一個(gè)都更寬。
19.如權(quán)利要求14所述的3D半導(dǎo)體器件，其中所述下選擇線是接地選擇線，所述上選擇線是串選擇線。
20.一種制造半導(dǎo)體器件的方法，該方法包括 形成從襯底延伸的多個(gè)垂直溝道；以及通過(guò)垂直堆疊多個(gè)層形成具有階梯臺(tái)階結(jié)構(gòu)的柵堆疊，所述多個(gè)層的每個(gè)分別包括柵極，其中最上面的層和最下面的層中的至少一個(gè)包括經(jīng)導(dǎo)體連接的垂直相鄰的多層。
21.如權(quán)利要求20所述的方法，其中所述柵堆疊的形成包括通過(guò)在所述襯底上堆疊彼此間隔開的多個(gè)犧牲層來(lái)形成第一模堆疊； 通過(guò)構(gòu)圖所述第一模堆疊來(lái)形成所述階梯臺(tái)階結(jié)構(gòu)；以及用導(dǎo)電層替換所述犧牲層以形成所述柵極。
22.如權(quán)利要求21所述的方法，其中所述第一模堆疊的所述階梯臺(tái)階結(jié)構(gòu)的形成包括通過(guò)利用依次減小或增大的掩模依次進(jìn)行蝕刻工藝以依次構(gòu)圖所述多個(gè)犧牲層，反復(fù)地形成所述階梯臺(tái)階結(jié)構(gòu)的一部分。
23.如權(quán)利要求22所述的方法，還包括 通過(guò)以下步驟形成所述導(dǎo)體通過(guò)同時(shí)構(gòu)圖第一犧牲層和第二犧牲層而形成間隔開的第一和第二犧牲層圖案，該第一犧牲層是所述犧牲層中的最上面的一層，該第二犧牲層設(shè)置得與所述第一犧牲層相鄰且在所述第一犧牲層下面；形成與所述第一和第二犧牲層圖案的側(cè)表面接觸的第一連接層圖案；以及用導(dǎo)電層替換所述第一和第二犧牲層圖案以及所述第一連接層圖案以從所述第一和第二犧牲層圖案形成構(gòu)成多個(gè)層的第一和第二柵極且從所述第一連接層圖案形成所述導(dǎo)體。
24.如權(quán)利要求23所述的方法，其中所述第一連接層圖案的形成包括在所述第一模堆疊上從具有與所述犧牲層相同成分或相同蝕刻選擇性中的至少一種的材料形成第一連接層以覆蓋所述第一和第二犧牲層圖案；以及各向異性蝕刻所述第一連接層以在所述第一和第二犧牲層圖案的側(cè)表面上形成所述第一連接層圖案。
25.如權(quán)利要求23所述的方法，其中所述第一和第二犧牲層的至少一個(gè)的厚度不同于其他犧牲層的厚度。
26.如權(quán)利要求21所述的方法，其中所述柵堆疊的形成包括 通過(guò)在所述襯底上堆疊多個(gè)間隔開的導(dǎo)電層形成第二模堆疊；以及通過(guò)構(gòu)圖所述第二模堆疊形成所述階梯臺(tái)階結(jié)構(gòu)。
27.如權(quán)利要求沈所述的方法，其中所述第二模堆疊的階梯臺(tái)階結(jié)構(gòu)的形成包括通過(guò)使用依次減小或增大的掩模依次進(jìn)行蝕刻工藝以依次構(gòu)圖所述多個(gè)導(dǎo)電層來(lái)反復(fù)地形成所述階梯臺(tái)階結(jié)構(gòu)的一部分。
28.如權(quán)利要求沈所述的方法，還包括 通過(guò)以下步驟形成所述導(dǎo)體通過(guò)同時(shí)構(gòu)圖第一導(dǎo)電層和第二導(dǎo)電層形成間隔開的第一和第二導(dǎo)電層圖案，所述第一導(dǎo)電層是所述導(dǎo)電層中的最上面的一層，所述第二導(dǎo)電層設(shè)置得與所述第一導(dǎo)電層相鄰且在所述第一導(dǎo)電層下面；形成與所述第一和第二導(dǎo)電層圖案的側(cè)表面接觸的第二連接層圖案。
29.如權(quán)利要求觀所述的方法，其中所述第二連接層圖案的形成包括使用具有與所述導(dǎo)電層的成分相同成分的材料在所述第二模堆疊上形成第二連接層以覆蓋所述第一和第二導(dǎo)電層圖案；以及各向異性蝕刻所述第二連接層以在所述第一和第二導(dǎo)電層圖案的側(cè)表面上形成所述第二連接層圖案。
30.如權(quán)利要求21所述的方法，其中所述第一和第二導(dǎo)電層的厚度不同于其他導(dǎo)電層的厚度。
全文摘要
本發(fā)明提供了三維半導(dǎo)體器件及其制造方法。該三維(3D)半導(dǎo)體器件包括垂直溝道，從襯底附近的下端延伸到上端且連接多個(gè)存儲(chǔ)單元；以及單元陣列，包括多個(gè)單元，其中所述單元陣列布置在設(shè)置于襯底上的具有階梯臺(tái)階結(jié)構(gòu)的層的柵堆疊中。柵堆疊包括下層，包括下選擇線，該下選擇線耦接到下端附近的下非存儲(chǔ)晶體管；上層，包括導(dǎo)電線，該導(dǎo)電線分別耦接到上端附近的上非存儲(chǔ)晶體管且連接為單個(gè)導(dǎo)電件以形成上選擇線；以及中間層，分別包括字線且耦接到單元晶體管，其中中間層設(shè)置在下選擇線和上選擇線之間。
文檔編號(hào)H01L21/8247GK102468282SQ20111036533
公開日2012年5月23日 申請(qǐng)日期2011年11月17日 優(yōu)先權(quán)日2010年11月17日
發(fā)明者樸尚容, 樸鎮(zhèn)澤, 趙源錫, 鄭周赫, 金漢洙 申請(qǐng)人:三星電子株式會(huì)社