專利名稱：包括熔絲陣列的半導體器件和操作其的方法
技術領域：
本發明構思涉及半導體器件以及操作其的方法，并且更特別地，涉及一種包括熔絲陣列的半導體器件以及操作其的方法。
背景技術：
用于計算機、移動設備等等的現代半導體器件是高度集成的并且提供許多不同的功能。例如半導體器件的存儲器件的容量和速度持續增加。這部分地是由于這樣的器件包括具有存儲更多信息的容量同時被配置用于更小的半導體器件的存儲單元。已經進行不同的努力以改進半導體器件執行的操作。因為具有大容量的存儲單元被集成在半導體器件中，所以先前被設置和存儲以設置半導體器件的操作環境的信息量也增加。為了存儲用于設置半導體器件的操作環境的不同的信息，可應用與熔絲電路有關技術。熔絲電路可以是具有通過激光照射控制的連接的激光熔絲電路、具有通過電信號控制的連接的電熔絲電路、或其從高電阻狀態變化到低電阻狀態的反熔絲電路。然而，因為由于技術的進步與半導體器件的操作環境有關的信息量持續增加，所以熔絲電路的尺寸同樣地持續增加，以及用于存儲從熔絲電路讀出的信息的寄存器之類的存儲電路數目同樣地持續增加。
發明內容
本發明構思涉及一種半導體器件以及操作其的方法，其可以防止存儲電路數目隨著熔絲電路的尺寸的增加而增加，以及防止半導體器件的設計復雜度隨著存儲電路數目的增加而增加。根據本發明構思的一個方面，提供一種半導體器件，包括熔絲陣列，包括多個行以及列；第一寄存器單元，從熔絲陣列接收至少一行的熔絲數據，其中至少一行的熔絲數據的熔絲數據是通過第一寄存器單元并行接收的；以及第二寄存器單元，從第一寄存器單元每次至少一位地接收熔絲數據。在一個實施例中，熔絲陣列包括m行以及η列，其中第一寄存器單元包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數據(m、n、以及a每個是等于或大于1的整數)，并且其中在a行的一行中存儲的熔絲數據被并行輸出到第一寄存器單元。在一個實施例中，第二寄存器單元包括m*n個寄存器并存儲熔絲陣列的m行的熔絲數據。在一個實施例中，熔絲陣列包括反熔絲，并且每個反熔絲包括連接到高電壓的一個熔絲晶體管以及連接到字線和位線的一個選擇晶體管，其中確定每一個反熔絲是否被根據高電壓、字線、和位線的至少一個的電壓電平編程。在一個實施例中，半導體器件包括單元區域，其中布置存儲單元陣列；和外圍區域，其中安置一個或多個外圍電路，其中熔絲陣列被安置在外圍區域，并且第二寄存器單元的至少一個寄存器被安置在單元區域。在一個實施例中，當半導體器件被初始驅動時，熔絲陣列的讀出操作通過感測內部的電壓的電平是否到達閾值而開始。在一個實施例中，半導體器件還包括地址產生單元，產生用于驅動熔絲陣列的行的行地址，其中熔絲陣列的一個或多個行被掩蔽以禁止相應的行地址。在一個實施例中，半導體器件還包括掩蔽電路，相應于第二寄存器單元的一個或多個寄存器安置，其中當掩蔽電路使能時防止將熔絲數據提供到一些寄存器。根據本發明構思的另一個方面，提供一種半導體器件，包括熔絲陣列，包括m行和η列；第一寄存器單元，包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數據；第二寄存器單元，包括m*n寄存器，第二寄存器單元從第一單元接收熔絲數據并且存儲熔絲陣列的m行的熔絲數據；以及一個或多個電路塊，從第二寄存器單元接收熔絲數據并且響應于接收熔絲數據執行設置操作(其中m、η、和a每個是等于或大于1的整數)。在一個實施例中，一個或多個電路塊包括執行設置操作的多個電路塊，其中第二寄存器單元包括多個寄存器塊并且多個寄存器塊的每一個鄰近與多個寄存器塊的每一個對應的電路塊。在一個實施例中，第一寄存器單元包括奇數寄存器單元，包括η個寄存器；以及偶數寄存器單元，包括η個寄存器，其中奇數寄存器單元順序地存儲熔絲陣列的奇數行的熔絲數據，并且偶數寄存器單元順序地存儲熔絲陣列的偶數行的熔絲數據。在一個實施例中，第一寄存器單元還包括多路器，有選擇地從奇數寄存器或偶數寄存器輸出熔絲數據。在一個實施例中，半導體器件還包括讀出放大單元，包括安置在熔絲陣列和第一寄存器單元之間的多個讀出放大電路，其中相應于熔絲陣列的列的每個列配置奇數讀出放大電路和偶數讀出放大電路。在一個實施例中，第一寄存器單元從熔絲陣列成行地并行接收熔絲數據，并且其中第二寄存器單元順序地至少每次一位地從第一寄存器單元接收熔絲數據。在一個實施例中，半導體器件還包括存儲數據的存儲單元陣列，其中一個或多個電路塊的每個包括地址比較單元，用冗余單元替換存儲單元陣列的缺陷單元，并且其中第二寄存器單元的一個或多個寄存器的熔絲數據被提供到地址比較單元。在一個實施例中，存儲單元陣列、地址比較單元和第二寄存器單元的至少一個寄存器被安置在半導體器件的單元區域，并且熔絲陣列和第一寄存器單元被安置在單元區域以外。在一個實施例中，熔絲陣列包括安置在陣列中的多個反熔絲。根據本發明構思的另一個方面，提供一種操作半導體器件的方法，半導體器件包括多個熔絲，其中多個熔絲被配置在多個行和列的陣列中，該方法包括存取熔絲陣列和讀取存儲在熔絲陣列中的信息；在第一寄存器單元中并行存儲熔絲數據，該熔絲數據是從存儲在熔絲陣列中的信息讀出的，通過第一寄存器單元并行接收的熔絲數據根據作為一行熔絲數據；將在第一寄存器單元中存儲的熔絲數據順序地每次該行熔絲數據的至少一位地傳送到第二寄存器單元；和通過處理存儲在第二寄存器單元中的熔絲數據設置半導體器件的操作環境。在一個實施例中，該方法還包括提供電力到半導體器件；和檢測半導體器件的內部電壓的電平，其中當內部電壓的電平到達閾值時，啟動信息的讀取。在一個實施例中，熔絲陣列包括m行以及η列，其中第一寄存器單元包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數據，和其中第二寄存器單元包括m*n個寄存器并存儲熔絲陣列的m行的熔絲數據(其中m、η、以及a每個是等于或大于1的整數)。在一個實施例中，該方法還包括為了驅動熔絲陣列的行產生多個行地址，其中響應于預設掩蔽信息禁止多個行地址的至少一些。在一個實施例中，熔絲陣列包括安置在陣列中的多個反熔絲。根據本發明構思的另一個方面，提供一種半導體器件，包括熔絲陣列，包括多個熔絲，該熔絲存儲用于執行與半導體器件有關的操作的數據；第一寄存器單元，接收一行數據并以順序的次序輸出該行數據的預定數目的位到第二寄存器單元；以及第二寄存器單元，臨時存儲接收的該行數據的位，并輸出位以執行操作。在一個實施例中，熔絲包括反熔絲。在一個實施例中，半導體器件還包括讀出放大器，接收、讀出、以及放大存儲在熔絲陣列的相應行的熔絲中的一行數據并輸出放大的數據到第一寄存器單元。在一個實施例中，預定數目的位是一位。在一個實施例中，預定數目的位是η位，其中η大于1。在一個實施例中，操作包括設置半導體器件的操作環境。
從下列結合附圖的詳細說明中將更清楚地知曉該發明構思的示范性的實施例，其中圖1是示出根據該發明構思的實施例的半導體器件的方框圖；圖2Α和2Β的每個是示出圖1的半導體器件的反熔絲的單元結構的電路圖；圖3Α至3C是與圖1的半導體器件的反熔絲陣列的讀出操作相應的時序圖；圖4Α和4Β是示出圖1的半導體器件的第一和第二寄存器單元的方框圖；圖5是示出圖1的半導體器件的讀出放大單元的方框圖；圖6是示出從圖5的讀出放大單元接收熔絲數據的第一和第二寄存器單元的電路圖；圖7是示出用于操作圖1的半導體器件的不同的信號的特征的波形示意圖；圖8是示出根據該發明構思的另一個實施例的與設置操作環境有關的半導體器件的整體操作的方框圖；圖9Α和9Β是示出根據該發明構思的另一個實施例的半導體器件的方框圖；圖10是示出圖9的半導體器件的操作的時序圖；圖11是示出根據該發明構思的實施例的操作半導體器件的方法的流程圖；圖12是示出根據該發明構思的另一個實施例的操作半導體器件的方法的流程圖；圖13是示出根據該發明構思的實施例的半導體器件的詳細結構的方框圖；圖14是示出根據該發明構思的另一個實施例的半導體器件的詳細結構的方框圖；圖15是示出根據該發明構思的另一個實施例的半導體器件的詳細結構的方框圖；圖16是示出根據該發明構思的另一個實施例的半導體器件中組件的布置的方框圖；圖17A至17D是示出根據該發明構思的另一個實施例的包括存儲控制器和存儲器件的存儲系統的方框圖；圖18是示出根據該發明構思的另一個實施例的包括半導體器件的電子系統的方框圖；圖19是示出根據該發明構思的另一個實施例的具有半導體器件的存儲卡的應用的方框圖；圖20是示出根據該發明構思的另一個實施例的存儲卡的應用的方框圖；和圖21是示出根據該發明構思的一個實施例的包括存儲器件的計算系統的方框圖。
具體實施例方式為充分地了解本發明構思的操作優點、和通過本發明構思的實施例獲得的目的， 應該參考示出示范性的發明構思的實施例的附圖和其中描述的細節。現在將參考其中示出本發明構思的示范性的實施例的附圖更充分地描述本發明構思。在附圖中，相同的參考數字表示相同的元件。圖1是示出根據該發明構思的實施例的半導體器件1000的方框圖。參照圖1，半導體器件1000包括其中安排多個熔絲1110的熔絲陣列1100、產生用于改變熔絲1110的電阻狀態的高電壓的電平移動器1200_1至1200_m、和讀出和放大存儲在熔絲陣列1100中的信息的讀出放大單元1300。此外、為了通過讀出存儲在熔絲陣列1100中的信息產生的熔絲數據，在半導體器件1000中包括第一寄存器單元1400和第二寄存器單元1500。第一寄存器單元1400和第二寄存器單元1500的每個可以是包括多個寄存器的移位寄存器單元。熔絲陣列1100包括多個熔絲1110。信息可以存儲在多個熔絲1110的每個上。熔絲陣列1100可以包括每個通過激光照射控制的連接的激光熔絲、或每個具有通過電信號控制的連接的電熔絲。替換地，熔絲陣列1100可以包括反熔絲。反熔絲的特征是當施加例如高電壓信號的電信號時它們可以從高電阻狀態改變到低電阻狀態。熔絲陣列1100可以包括一個或多個上述描述的熔絲類型。基于熔絲陣列1100包括反熔絲的假定提供下列說明。在每個反熔絲中存儲的信息或從每個反熔絲讀出的數據可以稱為熔絲數據。在下文稱為反熔絲陣列的熔絲陣列1100具有陣列排列，其中在下文稱為反熔絲的熔絲1110布置在多個行和多個列的交點上。例如如果反熔絲陣列1100包括m行和η列， 則反熔絲陣列1100包括m*n個反熔絲1110。用于存取反熔絲1110的字線至WLm布置在m行上。提供與η列相應的位線BLl至BLn以傳送從反熔絲1110讀出的信息。
反熔絲陣列1100存儲用于將在半導體器件1000中執行的操作的各條信息。例如， 反熔絲陣列1100可以存儲用于設置半導體器件1000的操作環境的信息。可以通過施加從電平移動器1200_1至1200_m提供的電壓信號WLPl至WLRiI到反熔絲陣列1100以改變反熔絲1110的狀態來編程信息的元素。反熔絲1110最初在高電阻狀態，并由于不同于包括激光熔絲或電熔絲的操作的、存儲信息的編程操作而被轉換為低電阻狀態。反熔絲1110的每個可以具有電容器結構，其中介質層布置在兩個導電層之間、并且反熔絲1110的每個通過擊穿介質層而被編程，通過在兩個導電層之間施加高電壓來擊穿介質層。在反熔絲陣列1100被編程之后，半導體器件1000開始操作并且可以根據反熔絲陣列1100執行讀出操作。讀出操作可以在半導體器件1000被驅動的同時執行或可以在半導體器件1000驅動之后的預定時段執行。在讀出操作期間，字線選擇信號被提供至反熔絲陣列1100的字線WLl至WLm，并且存儲在選擇的反熔絲1110中的信息被通過位線BLl至 BLn提供到讀出放大單元1300。由于陣列排列，反熔絲陣列1100的信息可以通過驅動字線 WLl至WLm和位線BLl至BLn被隨機地存取。在一個實施例中，因為字線WLl至WLm被順序地驅動，所以反熔絲1100被以從反熔絲陣列1100的第一行到第m行的次序順序地存取。與順序地存取的反熔絲1110有關的信息被提供到讀出放大單元1300。讀出放大單元1300可以包括一個或多個讀出放大電路。 在讀出放大電路和熔絲的列之間可以是一一對應的。例如，當反熔絲陣列1100包括如圖1 所示的η個列時，讀出放大單元1300包括與η個列相應的η個讀出放大電路。η個讀出放大電路分別連接到位線BLl至BLn。在一個實施例中，兩個讀出放大電路被被配置為相應于位線BLl IlJBLn的一個。例如，奇數讀出放大電路和偶數讀出放大電路可以相應于第一位線BL1。奇數讀出放大電路可以讀出、放大、和輸出連接到奇數字線WLl、WL3、ffL5等等的反熔絲1110的信息，并且偶數讀出放大電路可以讀出、放大、和輸出連接到偶數字線WL2、ffL4JL6等等的反熔絲1110的信息。然而，本實施例不限于此、并且讀出放大電路可以以不同的其他的方式布置。例如，單個讀出放大電路可以相應于一個位線布置，或三個或以上個讀出放大電路可以相應于一個位線布置。讀出放大單元1300讀出反熔絲陣列1100中存取的信息。此信息可以被放大、并且被反熔絲陣列1100輸出到寄存器或這里描述的有關設備。讀出并放大的信息可以包括用于設置半導體器件1000的操作環境的熔絲數據OUTl至OUTn。當兩個讀出放大電路被相應于一個位線布置時，例如第一熔絲數據OUTl的一個熔絲數據可以事實上包括奇數熔絲數據和偶數熔絲數據。從讀出放大單元1300輸出的熔絲數據OUTl至OUTn被提供到第一寄存器單元 1400。第一寄存器單元1400可以是包括串聯連接的多個寄存器的移位寄存器單元以順序地傳送信號。此外，第一寄存器單元1400可以包括比在反熔絲陣列1100中包括的反熔絲 1110的數目少的數目的寄存器。此外，包括在第一寄存器單元1400中的寄存器的數目可以與反熔絲陣列1100的列的數目有關。例如，如果反熔絲陣列1100包括η個列，則第一寄存器單元1400可以包括η個寄存器。替換地，如上所述，如果兩個讀出放大電路相應于一個位線布置，則第一寄存器單元1400可以包括2*η個寄存器。第一寄存器單元1400接收與反熔絲陣列1100的行相應的熔絲數據OUTl至OUTn。例如，如果選擇反熔絲陣列1100的一個行，則來自連接到選擇的行的字線的反熔絲1100的熔絲數據OUTl至OUTn被并行提供到第一寄存器單元1400。第一寄存器單元1400通過移動熔絲數據OUTl至OUTn的位將熔絲數據OUTl至OUTn提供到第二寄存器單元1500。第二寄存器單元1500可以包括包含串聯連接的多個寄存器以順序地傳送信號的移位寄存器單元。此外，第二寄存器單元1500可以包括數目與在反熔絲陣列1100中的反熔絲1110的數目相同的寄存器。存儲在第二寄存器單元1500中的熔絲數據OUTl至OUTn可以包括用于設置半導體器件1000的操作環境的信息。例如，存儲在第二寄存器單元1500中的熔絲數據OUTl至OUTn中的一些可以被作為用于以冗余存儲器單元替換半導體器件1000中的存儲單元(未示出)的信息hfo_FA輸出。其他的熔絲數據OUTl至OUTn可以作為用于調節半導體器件1000中產生的電壓的電平的調整信息hfo_DC被輸出。為了存儲來自反熔絲陣列1100的熔絲數據OUTl至OUTn，需要連接到讀出放大單元1300并被適配為臨時存儲熔絲數據OUTl至OUTn的寄存器。此外，需要鄰近于半導體器件1000的不同的電路塊(例如行和列譯碼器以及直流電壓產生器)布置的、用于提供熔絲數據OUTl至OUTn到電路塊的寄存器。根據實施例，第一寄存器單元1400從讀出放大單元1300接收熔絲數據OUTl至 OUTn,以及傳送熔絲數據OUTl至OUTn到鄰近于電路塊的第二寄存器單元1500。具體地， 因為反熔絲陣列1100具有陣列排列，并且第一寄存器單元1400包括數目相應于反熔絲陣列1100中包括的列的數目的寄存器，所以第一寄存器單元1400包括數目低于反熔絲陣列 1100的反熔絲1110的總數的寄存器。例如，如果一個讀出放大電路相應于一個位線布置， 則第一讀出放大電路單元1400可以包括η個讀出放大電路。因此，與熔絲數據OUTl至OUTn 有關的第一寄存器單元1400的寄存器的數目可以是η，而不是m*n。具體地，即使當在反熔絲陣列1100中包括許多反熔絲1110時，因為根據反熔絲陣列1100的結構第一寄存器單元 1400的寄存器的數目可以被限制在n，所以不能要求寄存器的數目與反熔絲1110的數目成比例增大。圖2A和2B是示出圖1的半導體器件1000的反熔絲1110的單元結構的電路圖。 圖2A示出其中反熔絲1110A具有包括一個熔絲晶體管IlllA和一個選擇晶體管1112A的單元結構的例子。圖2A示出其中反熔絲1110B具有包括一個熔絲電容器IlllB和一個選擇晶體管1112B的單元結構的例子。參照圖2A，反熔絲1110A的熔絲晶體管IlllA可以是金屬氧化物半導體場效應晶體管(MOSFET)。熔絲晶體管IlllA的柵極接收高電壓信號WLP1、熔絲晶體管IlllA的第一端子處于浮動狀態，并且第二端子連接到選擇晶體管1112A的第一端子。選擇晶體管1112A 的柵極連接到字線WLl并且選擇晶體管1112A的第二端子連接到位線BL2。熔絲晶體管 IlllA的介質層(未示出)的擊穿操作根據高電壓WLP1、字線WLl的電壓信號以及位線BL2 的電壓信號而發生，并且因此執行編程操作。在圖2B中，圖2A的熔絲晶體管IlllA被替換為熔絲電容器1111B。還可以通過接收高電壓WLP1、字線WLl的電壓、以及位線BL2的電壓的熔絲電容器IlllB執行編程操作。以下將參考表1以及圖2A解釋圖1的反熔絲陣列1100的編程操作。表 權利要求
1.一種半導體器件，包括包括多個行和列的熔絲陣列；第一寄存器單元，從熔絲陣列接收至少一行的熔絲數據，其中該熔絲數據的至少一行的熔絲數據是通過第一寄存器單元并行接收的；以及第二寄存器單元，從第一寄存器單元一次至少一位地接收熔絲數據。
2.如權利要求1的半導體器件，其中，熔絲陣列包括m行以及η列，其中第一寄存器單元包括a*n個寄存器并且存儲熔絲陣列的a行的熔絲數據，其中m、n、以及a每個是等于或大于1的整數，并且其中在a行的一行中存儲的熔絲數據被并行輸出到第一寄存器單元。
3.如權利要求2所述的半導體器件，其中，第二寄存器單元包括m*n個寄存器并存儲熔絲陣列的m行的熔絲數據。
4.如權利要求1所述的半導體器件，其中，熔絲陣列包括反熔絲，并且每個反熔絲包括連接到高電壓的一個熔絲晶體管以及連接到字線和位線的一個選擇晶體管，以及其中確定每一個反熔絲是否被根據高電壓、字線、和位線的至少一個的電壓電平編程。
5.如權利要求1所述的半導體器件，其中，半導體器件包括單元區域，其中布置存儲單元陣列；和外圍區域，其中安置一個或多個外圍電路，以及其中熔絲陣列被安置在外圍區域，并且第二寄存器單元的至少一個寄存器被安置在單元區域。
6.如權利要求1所述的半導體器件，其中當半導體器件被初始驅動時，熔絲陣列的讀出操作通過感測內部電壓的電平是否達到閾值而開始。
7.如權利要求1所述的半導體器件，還包括地址產生單元，產生用于驅動熔絲陣列的行的行地址，其中熔絲陣列的一個或多個行被掩蔽以禁止相應的行地址。
8.如權利要求1所述的半導體器件，還包括掩蔽電路，相應于第二寄存器單元的一個或多個寄存器布置，其中當掩蔽電路被使能時防止將熔絲數據提供到一個或多個寄存器。
9.一種半導體器件，包括包括m個行和η個列的熔絲陣列；第一寄存器單元，包括a*n個寄存器并存儲熔絲陣列的a行的熔絲數據；第二寄存器單元，包括m*n個寄存器，該第二寄存器單元從第一寄存器單元接收熔絲數據并存儲熔絲陣列的m行的熔絲數據；和一個或多個電路塊，從第二寄存器單元接收熔絲數據，并響應于接收熔絲數據執行設置操作，其中m、n、和a每個是等于或大于1的整數。
10.如權利要求9所述的半導體器件，其中一個或多個電路塊包括執行設置操作的多個電路塊，其中第二寄存器單元包括多個寄存器塊并且多個寄存器塊的每一個鄰近與多個寄存器塊的每一個相應的電路塊。
11.如權利要求9所述的半導體器件，其中，第一寄存器單元包括奇數寄存器單元，包括η個寄存器；以及偶數寄存器單元，包括η個寄存器，并且其中奇數寄存器單元順序地存儲熔絲陣列的奇數行的熔絲數據，并且偶數寄存器單元順序地存儲熔絲陣列的偶數行的熔絲數據。
12.如權利要求11所述的半導體器件，其中，第一寄存器單元還包括多路器，有選擇地從奇數寄存器或偶數寄存器輸出熔絲數據。
13.如權利要求11所述的半導體器件，還包括讀出放大單元，包括安置在熔絲陣列和第一寄存器單元之間的多個讀出放大電路，其中相應于熔絲陣列的每個列配置奇數讀出放大電路和偶數讀出放大電路。
14.如權利要求9所述的半導體器件，其中第一寄存器單元從熔絲陣列成行地并行接收熔絲數據，并且其中第二寄存器單元順序地每次至少一位地從第一寄存器單元接收熔絲數據。
15.如權利要求9所述的半導體器件，還包括存儲數據的存儲單元陣列，其中一個或多個電路塊的每個包括用冗余單元替換存儲單元陣列的缺陷單元的地址比較單元，并且其中第二寄存器單元的一個或多個寄存器的熔絲數據被提供到地址比較單元。
16.如權利要求15所述的半導體器件，其中存儲單元陣列、地址比較單元和第二寄存器單元的至少一個寄存器被安置在半導體器件的單元區域，并且熔絲陣列和第一寄存器單元被安置在該單元區域以外。
17.如如權利要求9所述的半導體器件，其中熔絲陣列包括安置在陣列中的多個反熔絲。
18.一種操作半導體器件的方法，該半導體器件包括多個熔絲，其中多個熔絲配置在包括多個行和列的陣列中，該方法包括存取熔絲陣列和讀取存儲在熔絲陣列中的信息；在第一寄存器單元中并行存儲熔絲數據，該熔絲數據從熔絲陣列中存儲的信息讀出， 通過第一寄存器單元并行接收的熔絲數據作為一行熔絲數據；順序地每次該行熔絲數據的至少一位地傳送存儲在第一寄存器單元中的熔絲數據到第二寄存器單元；和通過處理存儲在第二寄存器單元中的熔絲數據來設置半導體器件的操作環境。
19.如權利要求18所述的方法，還包括 提供電力到半導體器件；和檢測半導體器件的內部電壓的電平，其中當內部電壓的電平達到閾值時，啟動信息的讀取。
20.如權利要求18所述的方法，其中該熔絲陣列包括m行以及η列，其中第一寄存器單元包括a*n個寄存器并且存儲熔絲陣列的a個行的熔絲數據，和其中第二寄存器單元包括m*n個寄存器和存儲熔絲陣列的m個行的熔絲數據，其中m、n、以及a每個是等于或大于 1的整數。
21.如權利要求18所述的方法，還包括產生多個行地址以便驅動熔絲陣列的各行，其中響應于預設的掩蔽信息禁止多個行地址的至少一些。
22.如權利要求18所述的方法，其中熔絲陣列包括安置在陣列中的多個反熔絲。
23.一種半導體器件，包括熔絲陣列，包括多個熔絲，該熔絲存儲用于執行與半導體器件有關的操作的數據； 第一寄存器單元，接收一行數據和按順序次序輸出該行數據的預定數目的位到第二寄存器單元；和第二寄存器單元，臨時存儲接收的該行數據的位，并輸出該位以執行操作。
24.如權利要求23所述的半導體器件，其中該熔絲包括反熔絲。
25.如權利要求23所述的半導體器件，還包括讀出放大器，用于接收、讀出、以及放大存儲在熔絲陣列的相應行的熔絲中的行的數據并輸出放大的數據到第一寄存器單元。
26.如權利要求23所述的半導體器件，其中該預定數目的位是一位。
27.如權利要求23所述的半導體器件，其中該預定數目的位是η個位，其中η大于1。
28.如權利要求23所述的半導體器件，其中該操作包括設置半導體器件的操作環境。
全文摘要
提供一種包括熔絲的半導體器件以及操作其的方法。半導體器件包括熔絲陣列、第一寄存器單元以及第二寄存器單元。熔絲陣列包括多個行和列；第一寄存器單元從熔絲陣列接收至少一行的熔絲數據。至少一行的熔絲數據的熔絲數據通過第一寄存器單元并行接收。第二寄存器單元從第一寄存器單元一次至少一位地接收熔絲數據。
文檔編號H01L23/525GK102467971SQ20111036194
公開日2012年5月23日 申請日期2011年11月15日 優先權日2010年11月15日
發明者孫鐘弼, 張星珍, 文炳植, 樸周燮 申請人:三星電子株式會社