專利名稱：半導體的制造方法
半導體的制造方法技術領域
本發明是有關于一種半導體的制造方法。
背景技術：
隨著半導體技術的進步，元件的尺寸不斷縮小，因此，為了防止相鄰的元件之間發生短路的現象，元件與元件之間的隔離也愈顯重要。目前常使用的隔離技術為淺溝渠隔離結構(Shallow Trench Isolation, STI)制程。
傳統淺溝渠隔離結構是在半導體基底中形成溝渠，再于此溝渠中填入氧化物以形成用以隔離元件的隔離層。然而，由于溝渠的深寬比(aspect ratio)越來越大，伴隨的問題就是填入溝渠內的氧化物會有溝填不完全的現象。也就是在填溝過程中，隔離層中會產生孔洞，使得最后所形成的淺溝渠隔離結構內有孔洞。這些孔洞會降低或破壞淺溝渠隔離結構的隔離能力，導致元件漏電流或元件可靠度變差等相關問題。發明內容
本發明提供一種半導體的制造方法，適于制作具有高深寬比的隔離結構。
本發明提供一種半導體的制造方法。在半導體基底上形成絕緣層。移除部分絕緣層，以形成多個隔離結構以及位在隔離結構之間的網狀開口，其中網狀開口暴露出半導體基底。進行選擇性成長的方法，透過由網狀開口暴露的半導體基底的表面成長半導體層，使得隔離結構位在半導體層中。
在本發明的一實施例中，上述的絕緣層包括氧化物。
在本發明的一實施例中，上述的移除部分絕緣層的方法包括以下步驟。首先，在絕緣層上形成圖案化掩模層。接著，透過圖案化掩模層為掩模，移除部分絕緣層。
在本發明的一實施例中，上述的圖案化掩模層包括氮化物。
在本發明的一實施例中，上述的半導體層的形成方法包括以下步驟。首先，經由選擇性成長的方法，使半導體層填滿網狀開口且覆蓋位在隔離結構上的圖案化掩模層。接著， 透過圖案化掩模層為終止層，對半導體層進行平坦化制程，以暴露出圖案化掩模層。然后， 移除圖案化掩模層。
在本發明的一實施例中，上述的平坦化制程的方法包括化學機械研磨制程。
在本發明的一實施例中，上述的移除圖案化掩模層的方法包括剝除制程。
在本發明的一實施例中，上述的各隔離結構的深寬比大于10。
在本發明的一實施例中，上述的各隔離結構的寬度介于20nm至30nm之間。
在本發明的一實施例中，上述的各隔離結構的高度介于200nm至300nm之間。
在本發明的一實施例中，上述的半導體基底包括嘉晶娃基底。
在本發明的一實施例中，上述的選擇性成長的方法包括選擇性硅成長制程。
在本發明的一實施例中，上述的半導體層包括磊晶硅層。
基于上述，在本發明的半導體的制造方法中，是透過圖案化絕緣層的方式來形成隔離結構，再透過選擇性成長的方法來形成位在隔離結構周圍的半導體層，使得隔離結構位在半導體層中。由于在此方法中無須進行溝渠的溝填步驟，故能避免因溝渠的深寬比過高所導致的溝填不完全的問題。因此，本發明的半導體的制造方法具有簡單的步驟且符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效能。
為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
圖1A至圖1E為依照本發明的一實施例的一種半導體的制造方法的上視流程示意圖。
圖2A至圖2E分別為沿圖1A至圖1E的1-1 ’線的剖面示意圖。
主要元件符號說明
100 :基底
110 :絕緣層
120 :圖案化掩模層
130 :隔離結構
140 :網狀開口
150 :半導體層
W 覽度
h:高度
SGP :選擇性成長的方法具體實施方式
圖1A至圖1E為依照本發明的一實施例的一種半導體的制造方法的上視流程示意圖，以及圖2A至圖2E分別為沿圖1A至圖1E的1_1’線的剖面示意圖。請同時參照圖1A 與圖2A，首先，在半導體基底100上形成絕緣層110。在本實施例中，半導體基底100例如是磊晶硅基底。絕緣層110的材料例如是氧化物，其形成方法例如是化學氣相沉積制程。
請同時參照圖1B與圖2B，然后，移除部分絕緣層110，以形成多個隔離結構130以及位在隔離結構130之間的網狀開口 140，其中網狀開口 140暴露出半導體基底100。在本實施例中，移除部分絕緣層110的方法例如是包括以下步驟。首先，在絕緣層110上形成圖案化掩模層120。接著，透過圖案化掩模層120為掩模，移除部分絕緣層110。換言之，藉由圖案化絕緣層110的方式來形成隔離結構130。在本實施例中，圖案化掩模層120的材料例如是氮化物，其例如是由多個條狀圖案所構成。移除部分絕緣層110的方法例如是干式蝕刻制程或濕式蝕刻制程。在本實施例中，隔離結構130例如是具有高深寬比，諸如大于10的深寬比,舉例來說，隔離結構130的寬度w例如是介于20nm至30nm之間，以及隔離結構130 的高度h例如是介于200nm至300nm之間。隔離結構130例如是具有矩形頂面的長方柱。 網狀開口 140與隔離結構130具有互補形狀，換言之，網狀開口 140是由位在隔離結構130 之間且圍繞隔離結構130的空間所構成，諸如具有如圖1B以內虛線與外虛線之間所表示的上視形狀(即點所表示的形狀)。當然，在其他實施例中，隔離結構130與網狀開口 140也可以具有其他形狀。
請同時參照圖1C與圖1D以及與圖2C與圖2D，而后，進行選擇性成長的方法SGP， 透過由網狀開口 140暴露的半導體基底100的表面成長半導體層150，使得隔離結構130位在半導體層150中。在本實施例中，半導體層150的形成方法包括以下步驟。首先，如圖1C 與圖2C所示，經由選擇性成長的方法SGP，使半導體層150填滿網狀開口 140且覆蓋位在隔離結構130上的圖案化掩模層120。在本實施例中，選擇性成長的方法SGP例如是選擇性硅成長制程，半導體層150例如是磊晶硅層。接著，如圖1D與圖2D所示，透過圖案化掩模層 120為終止層，對半導體層150進行平坦化制程，以暴露出圖案化掩模層120。在本實施例中，平坦化制程例如是化學機械研磨制程。特別一提的是，進行平坦化制程可以避免半導體層150覆蓋圖案化掩模層120，以確保被隔離結構130對半導體層150具有隔離作用，且使半導體層150具有平坦表面。再者，由于半導體層150是透過選擇性成長的方法SGP由半導體基底100的表面生長，因此半導體層150實質上可視為半導體基底100的延伸。也就是說，半導體層150實質上作為已形成有隔離結構130的半導體基底，用以在后續制程中形成元件。半導體層150的材料例如是與半導體基底100相同，諸如半導體基底100為磊晶娃基底，以及半導體層150為嘉晶娃層。
請同時參照圖1E與圖2E，接著，移除圖案化罩層120。在本發明的一實施例中，移除圖案化掩模層120的方法例如是剝除制程。特別一提的是，在本實施例中，由于圖案化掩模層120作為后續對半導體層150進行平坦化制程時的蝕刻終止層，因此會在進行完平坦化制程，才移除圖案化掩模層120。然而，在其他實施例中，也可以在形成隔離結構130后， 也就是進行圖1B與圖2B所示的步驟后，就移除圖案化掩模層120。換言之，在一實施例中， 也可以藉由調整選擇性成長的方法SGP的參數，使生長半導體層150生長在隔離結構130 之間而不會覆蓋隔離結構130的頂部，如此一來可省略半導體層150的平坦化步驟。
隨著半導體元件尺寸的微縮，用以隔離元件的隔離結構尺寸亦隨之縮小而具有高深寬比。因此，在制作隔離結構的傳統制程中，遭遇填入高深寬比的溝渠內的絕緣材料有溝填不完全的問題，使得最后所形成的淺溝渠隔離結構內會有孔洞產生，而導致半導體元件的可靠度與效能降低。在本實施例的半導體的制造方法中，是先對半導體基底100上的絕緣層110進行圖案化，以形成多個隔離結構130以及位在隔離結構130之間且暴 露半導體基底100的網狀開口 140，接著利用選擇性成長的方法SGP由經網狀開口 140暴露的半導體基底100的表面生長半導體層150，使得隔離結構130位在由半導體基底100延伸的半導體層150中。也就是說，相較于傳統是在半導體基底中形成溝渠，再于溝渠中填入氧化物以形成隔離結構，本實施例是先透過圖案化絕緣層的方式來形成隔離結構，再透過選擇性成長的方法來形成位在隔離結構周圍的半導體層，使得隔離結構位在半導體層中。如此一來，具有隔離結構在其中的半導體層實質上作為后續用以形成元件的半導體基底。在本實施例的半導體的制造方法中，無需將絕緣材料填入用以形成隔離結構的溝渠內，故能避免因溝渠的深寬比過高所導致的溝填不完全問題，進而避免因隔離結構內有孔洞所導致的半導體元件效能下降等缺點。換言之，本實施例的半導體的制造方法可以簡單的制程輕易地形成具有高深寬比且結構完整的隔離結構。因此，本實施例的半導體的制造方法符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效倉泛。
綜上所述，在本發明的半導體的制造方法中，是先對半導體基底上的絕緣層進行圖案化，以形成多個隔離結構與位在隔離結構之間且暴露半導體基底的網狀開口，再利用選擇性成長的方法由經網狀開口暴露的半導體基底的表面生長半導體層，使得隔離結構位在由半導體基底延伸的半導體層中。如此一來，具有隔離結構在其中的半導體層實質上作為后續用以形成元件的半導體基底。由于在此方法中無須進行溝渠的溝填步驟，故能避免因溝渠的深寬比過高所導致的溝填不完全的問題。因此，本發明的半導體的制造方法具有簡單的步驟且符合半導體元件的尺寸微縮趨勢，使得隔離結構具有良好的隔離能力，進而提升半導體元件的可靠度與效能。
雖然本發明已以實施例揭露如上，然其并非用以限定本發明，任何所 屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，故本發明的保護范圍當以權利要求所界定的為準。
權利要求
1.一種半導體的制造方法，其特征在于包括在半導體基底上形成絕緣層；移除部分所述絕緣層，以形成多個隔離結構以及位在所述隔離結構之間的網狀開口，其特征在于所述的網狀開口暴露出所述半導體基底；以及進行選擇性成長的方法，透過由所述網狀開口暴露的所述半導體基底的表面成長半導體層，使得所述隔離結構位在所述半導體層中。
2.根據權利要求1所述的半導體的制造方法，其特征在于，所述絕緣層包括氧化物。
3.根據權利要求1所述的半導體的制造方法，其特征在于，移除部分所述絕緣層的方法包括在所述絕緣層上形成圖案化掩模層；以及透過所述圖案化掩模層為掩模，移除部分所述絕緣層。
4.根據權利要求3所述的半導體的制造方法，其特征在于，所述圖案化掩模層包括氮化物。
5.根據權利要求3所述的半導體的制造方法，其特征在于，所述半導體層的形成方法包括經由所述選擇性成長的方法，使所述半導體層填滿所述網狀開口且覆蓋位在所述隔離結構上的所述圖案化掩模層；透過所述圖案化掩模層為終止層，對所述半導體層進行平坦化制程，以暴露出所述圖案化掩模層；以及移除所述圖案化掩模層。
6.根據權利要求5所述的半導體的制造方法，其特征在于，所述平坦化制程的方法包括化學機械研磨制程。
7.根據權利要求5所述的半導體的制造方法，其特征在于，移除所述圖案化掩模層的方法包括剝除制程。
8.根據權利要求1所述的半導體的制造方法，其特征在于，各所述隔離結構的深寬比大于10。
9.根據權利要求1所述的半導體的制造方法，其特征在于，各所述隔離結構的寬度介于20nm至30nm之間。
10.根據權利要求1所述的半導體的制造方法，其特征在于，各所述隔離結構的高度介于200nm至300nm之間。
11.根據權利要求1所述的半導體的制造方法，其特征在于，所述半導體基底包括磊晶硅基底。
12.根據權利要求11所述的半導體的制造方法，其特征在于，所述選擇性成長的方法包括選擇性硅成長制程。
13.根據權利要求11所述的半導體的制造方法，其特征在于，所述半導體層包括磊晶娃層。
全文摘要
一種半導體的制造方法。在半導體基底上形成絕緣層。移除部分絕緣層，以形成多個隔離結構以及位在隔離結構之間的網狀開口，其中網狀開口暴露出半導體基底。進行選擇性成長的方法，透過由網狀開口暴露的半導體基底的表面成長半導體層，使得隔離結構位在半導體層中。
文檔編號H01L21/762GK103021923SQ20111035476
公開日2013年4月3日 申請日期2011年10月25日 優先權日2011年9月21日
發明者蘇國輝, 陳逸男, 劉獻文 申請人:南亞科技股份有限公司