專利名稱：半導體器件制作方法
技術領域：
本發明涉及集成電路制造領域，特別涉及一種半導體器件制作方法。
背景技術：
隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸隨之不斷縮小。當進入到 130納米技術節點之后，受到鋁的高電阻特性的限制，銅互連逐漸替代鋁互連成為金屬互連的主流。由于銅的干法刻蝕工藝不易實現，銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而獲得，現在廣泛采用的銅互連線的制作方法是稱作大馬士革工藝的鑲嵌技術。該大馬士革工藝包括只制作金屬導線的單大馬士革工藝和同時制作通孔(也稱接觸孔)和金屬導線的雙大馬士革工藝。具體的說，單大馬士革結構(也稱單鑲嵌結構)僅是把單層金屬導線的制作方式由傳統的方式(金屬刻蝕+介質層填充)改為鑲嵌方式(介質層刻蝕+金屬填充)，而雙鑲嵌結構則是將通孔以及金屬導線結合在一起，如此只需一道金屬填充步驟。制作雙鑲嵌結構的常用方法一般有以下幾種全通孔優先法(Full VIA First)、 半通孔優先法(Partial VIA First)、金屬導線優先法(Full Trench First)以及自對準法 (Self-alignment method)。如圖1所示，現有的一種金屬導線制作工藝包括如下步驟首先，在半導體襯底 100上首先沉積介質層110 ；然后通過光刻和刻蝕工藝在介質層110中形成金屬導線槽； 隨后沉積金屬層，所述金屬層填充到金屬導線槽內并且在所述介質層110表面也沉積了金屬；接著，進行化學機械研磨(CMP)工藝去除所述介質層110上的金屬，從而在所述金屬導線槽內制成了金屬導線140。如上所述，在大馬士革工藝中需要利用化學機械研磨工藝，以最終形成鑲嵌在介質層110中的金屬導線140。然而，因為金屬和介質層材料的移除率一般不相同，因此對研磨的選擇性會導致不期望的凹陷(dishing)和侵蝕(erosion)現象。凹陷時常發生在金屬減退至鄰近介質層的平面以下或超出鄰近介質層的平面以上，侵蝕則是介質層的局部過薄。凹陷和侵蝕現象易受圖形的結構和圖形的密度影響。因此，為了達到均勻的研磨效果， 要求半導體襯底上的金屬圖形密度盡可能均勻，而產品設計的金屬圖形密度常常不能滿足化學機械研磨均勻度要求。目前，解決的方法是在版圖的空白區域填充冗余金屬線圖案來使版圖的圖形密度均勻化，從而在介質層110中形成金屬導線140的同時還形成冗余金屬線(dummy metal) 150，如圖2所示。但是，冗余金屬線雖然提高了圖形密度的均勻度，但是卻不可避免地引入了額外的金屬層內和金屬層間的耦合電容。為了減少額外的耦合電容帶給器件的負面影響，在設計冗余金屬時要盡可能減少冗余金屬的填充數量，并且使主圖形(金屬導線圖形)與冗余金屬間距盡可能大。然而主圖形與冗余金屬的間距過大又會導致局部區域的圖形密度不均勻，影響化學機械研磨工藝的局部區域平坦度。在給定線寬條件下，各種線條圖形的焦深(DOF)工藝窗口有下列關系 密集線條>半密集線條>孤立線條。利用這個關系，在半密集線條和孤立線條旁增加輔助圖形可以擴大半密集線條和孤立線條的工藝窗口。即，輔助圖形可以擴大半密集線條和孤立線條的光刻工藝窗口，改善金屬的化學機械研磨的局部區域平坦度，但是也會導致較大的金屬層內和金屬層間的耦合電容
發明內容
本發明提供一種半導體器件制作方法，以有效地擴大光刻工藝窗口并且減少或完全消除冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。為解決上述技術問題，本發明提供一種半導體器件的制作方法，包括本發明在達到均勻的研磨效果的前提下，減小了冗余金屬線和輔助圖形冗余金屬線的高度(厚度)，或者完全去除冗余金屬槽和輔助圖形冗余金屬槽內的金屬層，從而有效地擴大光刻工藝窗口，并且減少或完全消除冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。
圖1為現有的一種半導體器件的結構示意圖；圖2為現有的另一種半導體器件的結構示意圖；圖3為本發明實施例一的半導體器件的制作方法的流程示意圖；圖4A 4F為本發明實施例一的半導體器件的制作方法中各步驟對應的器件的剖面結構示意圖；圖5A 5G為本發明實施例二的半導體器件的制作方法中各步驟對應的器件的剖面結構示意圖；圖6A 6H為本發明實施例三的半導體器件的制作方法中各步驟對應的器件的剖面結構示意圖。
具體實施例方式在背景技術中已經提及，冗余金屬線和輔助圖形冗余金屬線雖然提高了圖形密度的均勻度，但是卻引入了額外的金屬層內和金屬層間的耦合電容，電容可由下列公式計算
Ci C* C*
C / V CfiMtjC =ji^-
a其中，ε C1為真空介電常數；ε r為介質介電常數；S為相對的金屬面積；d為的金屬間距離。由此可見，減少金屬的相對面積和增加金屬間距離可以減小電容。有鑒于此，本發明在達到均勻的研磨效果的前提下，減小了冗余金屬線和輔助圖形冗余金屬線的高度(厚度)，或者完全去除冗余金屬槽和輔助圖形冗余金屬槽內的金屬層，從而有效地擴大光刻工藝窗口，并且減少或完全消除冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。以下結合剖面示意圖分別對本發明提出的半導體器件制作方法作進一步的詳細說明。實施例一請參考圖3，其為本發明的半導體器件的制作方法的流程示意圖。如圖3所示，所述半導體器件的制作方法包括如下步驟步驟S310 提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；步驟S320 在所述半導體襯底上形成第一介質層；步驟S330 在所述冗余金屬區和輔助圖形冗余金屬區上的第一介質層表面形成刻蝕阻擋層；步驟S340 在所述第一介質層和刻蝕阻擋層表面形成第二介質層；步驟S350 刻蝕所述第一介質層、第二介質層和刻蝕阻擋層，以形成冗余金屬槽、 輔助圖形冗余金屬槽和金屬導線槽，所述刻蝕阻擋層的刻蝕速率小于所述第一介質層和第二介質層的刻蝕速率，所述冗余金屬槽、輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；步驟S360 在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；步驟S370 進行化學機械研磨工藝，直至去除所述冗余金屬槽和輔助圖形冗余金屬槽內部分或全部的金屬層。以下結合剖面示意圖對本實施例的半導體器件制作方法作更詳細說明。如圖4A所示，首先，提供半導體襯底400，該半導體襯底400包括冗余金屬區402、 輔助圖形冗余金屬區403和非冗余金屬區401，所述冗余金屬區402和輔助圖形冗余金屬區 403之外的半導體襯底區域即為非冗余金屬區401。其中，所述半導體襯底400中形成有金屬布線，由于本發明主要涉及金屬鑲嵌結構的制作工藝，所以對在半導體襯底400中形成金屬布線的過程不予介紹，但是本領域技術人員對此仍是知曉的。繼續參考圖4A，接著，在半導體襯底400上形成第一介質層411，所述第一介質層 411優選為低介電常數(K)介質層，以減小其寄生電容與金屬銅的電阻電容延遲，滿足快速導電的要求。較佳的，所述第一介質層410采用應用材料(Applied Materials)公司的商標為黑鉆石(black diamond,BD)的碳氧化硅，或者采用Novellus公司的Coral材料，再或者采用利用旋轉涂布工藝制作的，道康寧公司的Silk低介電常數材料等。參考圖4B，接著，在所述第一介質層411表面形成刻蝕阻擋層，并利用光刻和刻蝕工藝去除所述非冗余金屬區401上的刻蝕阻擋層，以在所述冗余金屬區402和輔助圖形冗余金屬區403上的第一介質層表面形成刻蝕阻擋層430。所述刻蝕阻擋層430的材質可以是碳化硅、氮化硅、氮氧化硅、鈦、氮化鈦、氧化鈦、鉭、氮化鉭、氧化鉭中的一種或其組合，所述刻蝕阻擋層430可利用物理氣相沉積(PVD)或化學氣相沉積(CVD)技術形成，所述刻蝕阻擋層430的刻蝕速率小于所述第一介質層和后續形成的第二介質層的刻蝕速率。如圖4C所示，其后，在所述第一介質層411和刻蝕阻擋層430表面形成第二介質層412，較佳的，所述第二介質層412和第一介質層411的材質相同。如圖4D所示，在所述第二介質層412表面形成具有冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽圖案的掩膜層，并同時刻蝕冗余金屬區402、輔助圖形冗余金屬區403和非冗余金屬區401上的第一介質層、第二介質層和刻蝕阻擋層，以在非冗余金屬區401上形成金屬導線槽411a，并在冗余金屬區402和輔助圖形冗余金屬區403上形成冗余金屬槽 412a和輔助圖形冗余金屬槽413a，由于所述刻蝕阻擋層430的刻蝕速率小于第一介質層411和第二介質層412的刻蝕速率，本步驟中盡管是同時刻蝕的，但是最終形成的冗余金屬槽412a、輔助圖形冗余金屬槽413a的深度小于金屬導線槽411a的深度。可選用常用的刻蝕氣體對所述第一介質層、第二介質層和刻蝕阻擋層，在此不再贅述，但是本領域技術人員仍是知曉的。
如圖4E所示，隨后，向所述冗余金屬槽412a、輔助圖形冗余金屬槽413a和金屬導線槽411a內沉積金屬層420，由于沉積工藝的特性，在此過程中介質層410上也會沉積上金屬，其中所述金屬層420的材質為銅。如圖4F所示，最后，進行化學機械研磨工藝，直至去除所述冗余金屬槽412a和輔助圖形冗余金屬槽413a內部分或全部的金屬層。在本步驟中，可以如圖4F所示，去除冗余金屬槽412a和輔助圖形冗余金屬槽413a內全部的金屬層，而僅在金屬導線槽411a內形成金屬導線421 ；當然，在冗余金屬槽412a和輔助圖形冗余金屬槽413a內也可以保留一部分
^^^J^l J^ ο本實施例在化學機械研磨工藝步驟中，部分或完全去除所述冗余金屬槽412a和輔助圖形冗余金屬槽413a內的金屬層，在達到均勻的研磨效果的前提下，減小或完全消除了了冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容，并且擴大了光刻工藝窗口。實施例二如圖5A所示，首先，提供半導體襯底500，該半導體襯底500包括冗余金屬區502、 輔助圖形冗余金屬區503和非冗余金屬區501，所述冗余金屬區502、輔助圖形冗余金屬區 503之外的半導體襯底區域即為非冗余金屬區501。隨后，在半導體襯底500上形成第一介質層511。參考圖5B，接著，在所述第一介質層511表面形成刻蝕阻擋層，并利用光刻和刻蝕工藝去除所述非冗余金屬區501上的刻蝕阻擋層，以在所述冗余金屬區502、輔助圖形冗余金屬區503上的第一介質層表面形成刻蝕阻擋層530，所述刻蝕阻擋層530的刻蝕速率小于所述第一介質511和后續形成的第二介質層512的刻蝕速率。如圖5C所示，其后，在所述第一介質層511和刻蝕阻擋層530表面形成第二介質層512，較佳的，所述第二介質層512和第一介質層511的材質相同。如圖5D所示，利用光刻工藝在在所述第二介質層512表面形成具有通孔圖案的掩膜層，并以所述掩膜層為掩膜，刻蝕所述非冗余金屬區501上的第二介質層，從而在非冗余金屬區上形成通孔513b，然后再去除所述掩膜層。需要說明的是，在本步驟中也可再刻蝕掉部分第一介質層從而形成通孔513b，本發明對此并不予限定，可根據要求形成的通孔的深度以及第一介質層和第二介質層的厚度來確定此刻蝕步驟的刻蝕時間及刻蝕終點。如圖5E所示，隨后，在所述第二介質層512上形成具有金屬導線槽圖案和冗余金屬槽、輔助圖形冗余金屬槽圖案的掩膜層，并以所述掩膜層為掩膜，同時刻蝕所述冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區上的第一介質層、第二介質層以及刻蝕阻擋層，以在冗余金屬區502、輔助圖形冗余金屬區503上形成冗余金屬槽512a、輔助圖形冗余金屬槽513a，并在通孔513b對應位置形成金屬導線槽511a，本刻蝕步驟中直至露出半導體襯底 500的表面即停止刻蝕，由于刻蝕阻擋層530的刻蝕速率小于第一介質層511和第二介質層 512的刻蝕速率，因此盡管是同時刻蝕的，但是最終形成的冗余金屬槽512a、輔助圖形冗余金屬槽513a的深度小于金屬導線槽511a的深度。如圖5F所示，隨后，向所述冗余金屬槽512a、輔助圖形冗余金屬槽513a和金屬導線槽512a內沉積金屬層520，由于沉積工藝的特性，在此過程中介質層510上也會沉積上金
jM ο如圖5G所示，最后，進行化學機械研磨工藝，直至去除所述冗余金屬槽512a和輔助圖形冗余金屬槽513a內部分或全部的金屬層。在本步驟中，可以如圖5G所示，去除冗余金屬槽512a和輔助圖形冗余金屬槽513a內全部的金屬層，而僅在金屬導線槽511a內形成金屬導線521 ；當然，在冗余金屬槽512a和輔助圖形冗余金屬槽513a內也可以保留一部分
^^^J^l J^ ο本實施例先形成通孔513b，然后再形成深度小于金屬導線槽511a的冗余金屬槽 512a和輔助圖形冗余金屬槽513a，并在化學機械研磨工藝步驟中，部分或完全去除所述冗余金屬槽512a和輔助圖形冗余金屬槽513a內的金屬層，在達到均勻的研磨效果的前提下， 減小或完全消除了冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容，并且擴大了光刻工藝窗口。實施例三如圖6A所示，首先，提供半導體襯底600，該半導體襯底600包括冗余金屬區602、 輔助圖形冗余金屬區603和非冗余金屬區601，所述冗余金屬區602、輔助圖形冗余金屬區 603之外的半導體襯底區域即為非冗余金屬區601。隨后，在半導體襯底600上形成第一介質層611。參考圖6B，接著，在所述第一介質層611表面形成刻蝕阻擋層，并利用光刻和刻蝕工藝去除所述非冗余金屬區601上的刻蝕阻擋層，以在所述冗余金屬區602、輔助圖形冗余金屬區603上的第一介質層表面形成刻蝕阻擋層630，所述刻蝕阻擋層630的刻蝕速率小于所述第一介質611和后續形成的第二介質層612的刻蝕速率。如圖6C所示，其后，在所述第一介質層611和刻蝕阻擋層630表面形成第二介質層612，較佳的，所述第二介質層612和第一介質層611的材質相同。如圖6D所示，在所述第二介質層612上形成硬掩膜層，并刻蝕所述硬掩膜層以形成硬掩膜金屬導線槽641a和硬掩膜冗余金屬槽642a、硬掩膜輔助圖形冗余金屬槽643a。如圖6E所示，刻蝕非冗余金屬區601上的第二介質層，以在硬掩膜金屬導線槽 641a處形成通孔611b，所述硬掩膜金屬導線槽641a起到了自對準的作用。如圖6F所示，刻蝕所述第一介質層611、第二介質層612、刻蝕阻擋層630和剩余的硬掩膜層，以在所述通孔611b位置形成金屬導線槽611a，并在冗余金屬區602、輔助圖形冗余金屬區603上形成冗余金屬槽612a、輔助圖形冗余金屬槽613a。如圖6G所示，隨后，向冗余金屬槽612a、輔助圖形冗余金屬槽613a和金屬導線槽 611a內沉積金屬層620，由于沉積工藝的特性，在此過程中介質層610上也會沉積上金屬。如圖6H所示，最后，進行化學機械研磨工藝，直至去除所述冗余金屬槽612a和輔助圖形冗余金屬槽613a內部分或全部的金屬層。在本步驟中，可以如圖6H所示，去除冗余金屬槽612a和輔助圖形冗余金屬槽613a內全部的金屬層，而僅在金屬導線槽611a內形成金屬導線621 ；當然，在冗余金屬槽612a和輔助圖形冗余金屬槽613a內也可以保留一部分
^^^ο
本實施例先形成硬掩膜金屬導線槽641a，以起到自對準的作用，然后再形成深度小于金屬導線槽611a的冗余金屬槽612a和輔助圖形冗余金屬槽613a，并在化學機械研磨工藝步驟中，部分或完全去除所述冗余金屬槽612a和輔助圖形冗余金屬槽613a內的金屬層，在達到均勻的研磨效果的前提下，減小或完全消除了冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容，并且擴大了光刻工藝窗口。需要說明的是，本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，相關之處可互相參考。并且，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發明各個實施例的目的。此外，盡管以上分別以單大馬士革金屬互連結構(參見實施例一)、通孔先刻蝕的雙大馬士革金屬互連結構(參見實施例二)和自對準式硬掩膜槽先刻蝕的雙大馬士革金屬互連結構(參見實施例三)為例詳細說明了本發明，但是本領域的技術人員還可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種半導體器件的制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成第一介質層；在所述冗余金屬區和輔助圖形冗余金屬區上的第一介質層表面形成刻蝕阻擋層；在所述第一介質層和刻蝕阻擋層表面形成第二介質層；刻蝕所述第一介質層、第二介質層和刻蝕阻擋層，以形成冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽，所述刻蝕阻擋層的刻蝕速率小于所述第一介質層和第二介質層的刻蝕速率，所述冗余金屬槽、輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層；進行化學機械研磨工藝，直至去除所述冗余金屬槽和輔助圖形冗余金屬槽內部分或全部的金屬層。
2.如權利要求1所述的半導體器件的制作方法，其特征在于，在所述冗余金屬區和輔助圖形冗余金屬區上的第一介質層表面形成刻蝕阻擋層的步驟包括在所述第一介質層表面形成刻蝕阻擋層；刻蝕去除所述非冗余金屬區上的刻蝕阻擋層，以在所述冗余金屬區和輔助圖形冗余金屬區上的第一介質層表面形成刻蝕阻擋層。
3.如權利要求1所述的半導體器件的制作方法，其特征在于，刻蝕所述第一介質層、第二介質層和刻蝕阻擋層的步驟包括在所述第二介質層表面形成具有冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽圖案的掩膜層；刻蝕第一介質層、第二介質層和刻蝕阻擋層，以在非冗余金屬區上形成金屬導線槽，并在冗余金屬區和輔助圖形冗余金屬區上形成冗余金屬槽、輔助圖形冗余金屬槽。
4.如權利要求1所述的半導體器件的制作方法，其特征在于，刻蝕所述第一介質層、第二介質層和刻蝕阻擋層的步驟包括在所述第二介質層表面形成具有通孔圖案的掩膜層；刻蝕所述非冗余金屬區上的第二介質層形成通孔；在所述第二介質層表面形成具有冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽圖案的掩膜層；刻蝕第一介質層、第二介質層和刻蝕阻擋層，以在所述通孔位置形成金屬導線槽，并在冗余金屬區和輔助圖形冗余金屬區上形成冗余金屬槽、輔助圖形冗余金屬槽。
5.如權利要求1至4中任意一項所述的半導體器件的制作方法，其特征在于，所述刻蝕阻擋層的材質是碳化硅、氮化硅、氮氧化硅、鈦、氮化鈦、氧化鈦、鉭、氮化鉭、氧化鉭中的一種或其組合。
6.一種半導體器件的制作方法，包括提供半導體襯底，所述半導體襯底包括冗余金屬區、輔助圖形冗余金屬區和非冗余金屬區；在所述半導體襯底上形成第一介質層；在所述冗余金屬區和輔助圖形冗余金屬區上的第一介質層表面形成刻蝕阻擋層；在所述第一介質層和刻蝕阻擋層表面形成第二介質層；在所述第二介質層上形成硬掩膜層，并刻蝕所述硬掩膜層形成硬掩膜金屬導線槽、硬掩膜冗余金屬槽和硬掩膜輔助圖形冗余金屬槽； 刻蝕非冗余金屬區上的第二介質層以在硬掩膜金屬導線槽處形成通孔； 刻蝕所述第一介質層、第二介質層、刻蝕阻擋層和剩余的硬掩膜層，以在所述通孔位置形成金屬導線槽并在冗余金屬區和輔助圖形冗余金屬區上形成冗余金屬槽、輔助圖形冗余金屬槽，所述刻蝕阻擋層的刻蝕速率小于所述第一介質層和第二介質層的刻蝕速率，所述冗余金屬槽和輔助圖形冗余金屬槽的深度小于所述金屬導線槽的深度；在所述冗余金屬槽、輔助圖形冗余金屬槽和金屬導線槽內以及介質層上沉積金屬層； 進行化學機械研磨工藝，直至去除所述冗余金屬槽和輔助圖形冗余金屬槽內部分或全部的金屬層。
全文摘要
本發明公開了一種半導體器件制作方法，進行化學機械研磨工藝時，去除所述冗余金屬槽、輔助圖形冗余金屬槽和輔助圖形冗余金屬槽、輔助圖形冗余金屬槽內部分或全部的金屬層，可有效地擴大光刻工藝窗口并且減少或完全消除冗余金屬線和輔助圖形冗余金屬線填充引入的金屬層內和金屬層間的耦合電容。
文檔編號H01L21/768GK102354682SQ20111033536
公開日2012年2月15日 申請日期2011年10月29日 優先權日2011年10月29日
發明者毛智彪, 胡友存 申請人:上海華力微電子有限公司