專利名稱：大馬士革結構制作方法
技術領域：
本發明涉及集成電路制造領域，特別涉及一種大馬士革結構制作方法。
背景技術：
隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸不斷縮小。進入到130納米技術節點之后，受到鋁的高電阻特性的限制，銅互連逐漸替代鋁互連成為金屬互連的主流。由于銅的干法刻蝕工藝不易實現，銅導線的制作方法不能像鋁導線一樣通過刻蝕金屬層而獲得。現在廣泛采用的銅導線的制作方法為大馬士革工藝的鑲嵌技術。該工藝包括只制作金屬導線的單大馬士革工藝和同時制作接觸孔和金屬導線的雙大馬士革工藝。具體地，該大馬士革工藝包括如下步驟首先，在半導體襯底100上形成第一介質層110，請參考圖IA ；其次，在所述第一介質層110中形成金屬導線槽111和冗余金屬槽112，所述金屬導線槽111暴露出所述半導體襯底100，請參考圖IB ；再次，在所述金屬導線槽111和冗余金屬槽112內以及第一介質層110上形成金屬層120，請參考圖IC ；最后，通過化學機械研磨工藝去除所述第一介質層110上的金屬層120，以在所述金屬導線槽111內形成金屬導線121，并在所述冗余金屬槽112內形成冗余金屬線122，請參考圖1D。其中，冗余金屬槽112及其內的冗余金屬線122是為了化學機械研磨工藝的需要而設計的，因為金屬和介質層材料的移除率一般不相同，因此對化學機械研磨的選擇性會導致不期望的凹陷和侵蝕現象，凹陷時常發生在金屬減退至鄰近介質層的平面以下或超出鄰近介質層的平面以上，侵蝕則是介質層的局部過薄，凹陷和侵蝕現象易受圖形的結構和圖形的密度影響。因此，要求半導體襯底上的金屬圖形密度盡可能均勻，為此通常在形成金屬導線槽111的同時還形成冗余金屬槽112，以便在化學機械研磨時達到均勻的研磨效果。 進行化學機械研磨之后冗余金屬線122則沒有任何作用，并且，冗余金屬線122與冗余金屬線122之間以及冗余金屬線122與金屬導線121之間就會產生耦合電容，而耦合電容會影響到金屬導線121的電學性能，例如，耦合電容會影響到金屬導線121的電流通過的速度， 從而影響以金屬導線121互連的芯片的速度。
發明內容
本發明所要解決的技術問題是提供一種大馬士革結構制作方法，以去除冗余金屬線與冗余金屬線之間以及冗余金屬線與金屬導線之間的耦合電容。為了解決上述技術問題，本發明的技術方案是一種大馬士革結構制作方法，包括在半導體襯底上形成第一介質層；在所述第一介質層中形成金屬導線槽和冗余金屬槽，所述金屬導線槽暴露出所述半導體襯底；在所述金屬導線槽和冗余金屬槽內以及第一介質層上形成金屬層；通過化學機械研磨工藝去除所述第一介質層上的金屬層，以在所述金屬導線槽內形成金屬導線，并在所述冗余金屬槽內形成冗余金屬線；在所述第一介質層上形成圖形化的光刻膠層，所述圖形化的光刻膠層暴露出所述冗余金屬線；以所述圖形化的光刻膠層為掩膜，刻蝕去除所述冗余金屬線，暴露出所述冗余金屬槽；在所述去除所述冗余金屬線的冗余金屬槽內填充第二介質層。進一步的，在所述第一介質層上形成圖形化的光刻膠層的步驟包括在所述第一介質層上形成光刻膠層，通過曝光和顯影工藝形成圖形化的光刻膠層。進一步的，所述第一介質層的材料為二氧化硅。進一步的，所述第一介質層和第二介質層的材料相同。進一步的，所述第一介質層和第二介質層的材料不相同。與現有技術相比，本發明大馬士革結構制作方法的優點在于在化學機械研磨工藝之后去除了冗余金屬線，并在去除冗余金屬線后的冗余金屬槽內填充與第一介質層相同的或者不同的第二介質層，從而使采用本發明制作的大馬士結構就不存在冗余金屬線與冗余金屬線之間以及冗余金屬線與金屬導線之間產生的耦合電容，電流通過金屬導線的速度就不會受到耦合電容的影響，則采用金屬導線互連的芯片的速度就不會受到影響。
圖IA ID是采用現有的大馬士結構制作方法制作大馬士結構的相應步驟的剖面結構示意圖；圖2是本發明實施例所提供的大馬士結構制作方法的流程圖；圖3A 3H是本發明實施例所提供的大馬士結構制作方法制作大馬士結構的相應步驟的剖面結構示意圖。
具體實施例方式下面結合附圖對本發明作詳細描述請參考圖2，本發明大馬士結構制作方法，包括以下步驟首先，執行步驟S201，請參考圖3A，在半導體襯底300上形成第一介質層310，其中，所述第一介質層310的材料例如為二氧化硅，作為較佳的實施方式，所述第一介質層的材料采用商標名稱為黑鉆石(Black Dimond, BD)的碳氧化硅或者摻碳的氧化硅；然后，執行步驟S202，請參考圖3B，在所述第一介質層310中形成金屬導線槽311 和冗余金屬槽312，所述金屬導線槽311暴露出所述半導體襯底310，所述冗余金屬槽312 的深度可以與金屬導線槽311相同，或者，所述冗余金屬槽312的深度小于金屬導線槽311 的深度；然后，執行步驟S203，請參考圖3C，在所述金屬導線槽311和冗余金屬槽312內以及第一介質層310上形成金屬層320 ；然后，執行步驟S204，請參考圖3D，通過化學機械研磨工藝去除所述第一介質層 310上的金屬層320，以在所述金屬導線槽311內形成金屬導線321，并在所述冗余金屬槽 312內形成冗余金屬線322 ；然后，執行步驟S205，在所述第一介質層310上形成圖形化的光刻膠層330，所述圖形化的光刻膠層330暴露出所述冗余金屬線322 ；如圖3E 3F所示，在所述第一介質層310上形成圖形化的光刻膠層330的步驟包括首先在所述第一介質層310上形成光刻膠層330’，隨后通過曝光和顯影工藝形成圖形化的光刻膠層330 ；然后，執行步驟S206，請參考圖3G，以所述圖形化的光刻膠層330為掩膜，刻蝕去除所述冗余金屬線322，暴露出所述冗余金屬槽312，由于所述圖形化的光刻膠層330遮蔽了金屬導線321，該金屬導線321不會被損傷；然后，執行步驟S207，請參考圖3H，在冗余金屬槽312內填充第二介質層350，較佳的，第二介質層350和第一介質層310的材料相同，例如均為非摻雜的二氧化硅或摻碳的氧化硅，另外，所述第二介質層350和第一介質層310的材料也可以不相同，例如第一介質層 310為非摻雜的二氧化硅，第二介質層350為摻碳的氧化硅。與現有技術相比，本發明大馬士革結構制作方法的優點在于在化學機械研磨工藝之后去除了冗余金屬線322，并在去除冗余金屬線322后的冗余金屬槽312內填充與第一介質層310相同的或者不同的第二介質層350，從而使采用本發明制作的大馬士結構就不存在冗余金屬線322與冗余金屬線322之間以及冗余金屬線322與金屬導線321之間產生的耦合電容，電流通過金屬導線的速度就不會受到耦合電容的影響，則采用金屬導線互連的芯片的速度就不會受到影響。
權利要求
1.一種大馬士革結構制作方法，其特征在于，包括以下步驟 在半導體襯底上形成第一介質層；在所述第一介質層中形成金屬導線槽和冗余金屬槽，所述金屬導線槽暴露出所述半導體襯底；在所述金屬導線槽和冗余金屬槽內以及第一介質層上形成金屬層； 通過化學機械研磨工藝去除所述第一介質層上的金屬層，以在所述金屬導線槽內形成金屬導線，并在所述冗余金屬槽內形成冗余金屬線；在所述第一介質層上形成圖形化的光刻膠層，所述圖形化的光刻膠層暴露出所述冗余金屬線；以所述圖形化的光刻膠層為掩膜，刻蝕去除所述冗余金屬線，暴露出所述冗余金屬槽；在所述去除所述冗余金屬線的冗余金屬槽內填充第二介質層。
2.根據權利要求1所述的大馬士革結構制作方法，其特征在于，在所述第一介質層上形成圖形化的光刻膠層的步驟包括在所述第一介質層上形成光刻膠層，通過曝光和顯影工藝形成圖形化的光刻膠層。
3.根據權利要求1所述的大馬士革結構制作方法，其特征在于所述第一介質層的材料為二氧化硅。
4.根據權利要求1至3中任意一項所述的大馬士革結構制作方法，其特征在于，所述第一介質層和第二介質層的材料相同。
5.根據權利要求1至3中任意一項所述的大馬士革結構制作方法，其特征在于，所述第一介質層和第二介質層的材料不相同。
全文摘要
本發明公開了一種大馬士革結構制作方法，包括以下步驟在半導體襯底上形成第一介質層；在第一介質層中形成金屬導線槽和冗余金屬槽，金屬導線槽暴露出半導體襯底；在金屬導線槽和冗余金屬槽內以及第一介質層上形成金屬層；通過化學機械研磨工藝去除第一介質層上的金屬層，以在金屬導線槽內形成金屬導線，并在冗余金屬槽內形成冗余金屬線；在第一介質層上形成圖形化的光刻膠層，圖形化的光刻膠層暴露出冗余金屬線；以圖形化的光刻膠層為掩膜，刻蝕去除冗余金屬線，露出冗余金屬槽；在去除冗余金屬線的冗余金屬槽內填充第二介質層。本發明大馬士革結構制作方法，能夠去除冗余金屬線與冗余金屬線之間、以及冗余金屬線與金屬導線之間的耦合電容。
文檔編號H01L21/768GK102332429SQ20111032811
公開日2012年1月25日 申請日期2011年10月25日 優先權日2011年10月25日
發明者戴韞青, 毛智彪 申請人:上海華力微電子有限公司