導電通孔結構的制作方法

專利名稱：導電通孔結構的制作方法
技術領域：
本發明涉及集成電路制造，更具體而言，涉及具有導電通孔的半導體器件。
背景技術：
現代集成電路(IC)確實是由數百萬個有源器件(諸如二極管和晶體管)和無源器件(諸如電感器、電容器和電阻器)組成。這些器件最初彼此隔離，但是后來互相連接在一起形成功能電路。典型的互連結構包括橫向互連(諸如金屬線(線路系統))和縱向互連(諸如通孔和接觸件)。互連對于現代IC的性能極限和密度的影響越來越大。在互連結構的頂部，在互連結構上形成接觸焊盤，并使其暴露在相應芯片的頂表面以備IC封裝。通過接觸焊盤進行電連接以將芯片連接至封裝基板或另一管芯。接觸焊盤可以用于IC封裝期間的引線接合或倒裝芯片接合。倒裝芯片運用凸塊來建立芯片的接觸焊盤和封裝基板之間的電接觸。在結構上， 凸塊實際上包含凸塊自身和位于凸塊和接觸焊盤之間的所謂凸塊底部金屬化(UBM)層。UBM層一般包含在接觸焊盤上以該順序布置的擴散阻擋層(或粘合層)和種子層。基于所用的材料，將凸塊自身分類為焊料凸塊、金凸塊、銅柱凸塊、和具有混合金屬的凸塊。最近，已提出了銅柱凸塊技術。代替使用焊料凸塊，通過銅柱凸塊將電子元件連接到襯底上，這實現了凸塊橋接可能性最小的優選間距，減少了電路的電容負載，并允許電子元件在更高的頻率下運行。然而，在IC制造中實現這些部件和工藝仍存在挑戰。例如，由于來自銅柱的高應力，在集成電路之上的金屬間介電(MD)層和互連結構之間存在分層。因此，需要的是改進的凸塊結構和凸塊形成的方法。

發明內容
為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括襯底；位于所述襯底上方的接觸焊盤；在所述襯底上方延伸并在所述接觸焊盤上方具有開口的鈍化層，所述開口具有第一寬度；在所述開口內的導電通孔；具有完全覆蓋所述導電通孔的第二寬度的導電柱，其中所述第一寬度與所述第二寬度的比值是約0. 15至 0. 55。在該半導體器件中，其中所述鈍化層包含非有機材料或聚合物層。在該半導體器件中，其中所述鈍化層具有位于所述接觸焊盤上方的額外開口和在所述額外開口內的額外導電通孔。在該半導體器件中，其中所述導電通孔包含銅或銅合金。在該半導體器件中，其中所述導電通孔在與所述接觸焊盤接觸的點處較窄。在該半導體器件中，其中所述導電通孔包括基本上垂直的側壁。在該半導體器件中，其中自上而下觀察所述導電通孔的形狀包括選自圓形、正方形和十字形中的至少一種。
在該半導體器件中，其中所述導電柱包含銅或銅合金。在該半導體器件中，其中所述導電通孔的厚度與所述導電柱的厚度的比值是約0. 33 至 0. 55。在該半導體器件中，其中所述導電通孔和所述導電柱是由相同材料形成。在該半導體器件中，其中所述導電通孔和所述導電柱是由不同材料形成。根據本發明的另一方面，提供了一種制造半導體器件的方法，包括下列步驟提供具有接觸焊盤的襯底；在所述接觸焊盤上方形成第一感光層；圖案化所述·第一感光層以在一部分所述接觸焊盤的上方形成第一開口 ；在所述第一開口內電鍍導電通孔；移除所述第一感光層；在所述襯底、所述接觸焊盤和所述導電通孔上方形成鈍化層，并通過研磨所述鈍化層暴露出所述導電通孔；在所述導電通孔和所述鈍化層上方形成第二感光層；圖案化所述第二感光層以形成大于所述導電通孔且完全暴露出所述導電通孔的第二開口 ；在所述第二開口中電鍍導電柱；以及移除所述第二感光層。在該方法中，其中所述鈍化層包含非有機材料或聚合物層。在該方法中，其中所述導電通孔包含銅或銅合金。在該方法中，其中所述導電通孔在與接觸焊盤接觸的點處較窄。在該方法中，其中所述導電通孔包括垂直的側壁。在該方法中，其中自上而下觀察所述導電通孔的形狀所述導電通孔的形狀包括選自圓形、正方形和十字形中的至少一種。在該方法中，其中所述導電柱包含銅或銅合金。在該方法中，其中所述導電通孔的厚度與所述導電柱的厚度的比值是約0. 33至0. 55。在該方法中，其中所述導電通孔的第一寬度與所述導電柱的第二寬度的比值是約0. 15 至 0. 55。


當結合附圖進行閱讀時，根據下面的詳細描述可以最佳理解本公開。應該強調的是，根據產業中的標準實踐，各種部件沒有按比例繪制并僅用于例證的目的。實際上，為了清楚討論起見，各種部件的尺寸可以被任意地增大或縮減。圖I是根據本公開的各個方面示出用于制造包括導電通孔的半導體器件的方法的流程圖；圖2-9B根據本發明的各個方面示出了半導體器件的導電通孔在各個制造階段的示意性橫截面視圖；和圖10根據本公開的各個方面示出了半導體器件的導電通孔的示意性自上而下視圖。
具體實施例方式可以理解以下公開提供了許多個不同的用于實施本發明的不同特征的實施例或者實例。為簡化本公開，組件和布置的具體實例在下面描述。當然，這些僅僅是實例，而不是意在限制本公開。例如，在隨后的說明中第一個部件在第二個部件的上方或在第二個部件上的形成可以包括其中第一個部件和第二個部件以直接接觸的方式形成的實施例，還可以包括其中其它部件可以在第一個部件和第二個部件之間形成，從而使第一個部件和第二個部件可以不直接接觸的實施例。為了達到簡明和清楚的目的，可以以不同的比例隨意繪制各種部件。圖I是示出了根據本公開的各個方面的用于制造包含導電通孔304a或304b (在圖4A到圖9B中所示的)的半導體器件200的方法100的流程圖。圖2A-圖9B顯示了根據本公開的各個方面所述的半導體器件200的導電通孔304a或304b在各個制造階段的示意性橫截面視圖。應該理解在圖I的方法100之前、期間和之后可以提供其他工藝，以及某些其他工藝在本文中可能僅是簡要說明。而且，簡化圖I到圖9B是為了更好地理解本公開的發明概念。例如，雖然附圖示出了半導體器件200的導電通孔304a或304b，但應該理解半導體器件200可能是集成電路(IC)封裝的部分，該集成電路封裝進一步包含若干其他組件諸如底部填充物(under-fill)、引線框架等。
參考圖I和圖2A，方法100開始于步驟102，在步驟102中，提供具有接觸焊盤204的襯底202。襯底202可以包含硅襯底。襯底202可以可選地包含硅鍺、鎵砷或其他合適的半導體材料。襯底202可以進一步包括其他部件諸如各種摻雜區、埋層、和/或外延層。而且，襯底202可以是絕緣體上半導體，諸如絕緣體上硅(SOI)或藍寶石上硅。在其他實施例中，襯底202可以包括摻雜的外延層、梯度半導體層，和/或可以進一步包括在不同類型的另一種半導體層之上的半導體層，諸如硅鍺層上硅層。在其他實例中，化合物半導體襯底202可以包含多層娃結構或者娃襯底可以包含多層化合物半導體結構。襯底202進一步包括多個隔離區(未顯示)。隔離區可以采用隔離技術，諸如硅的局部氧化(LOCOS)或淺溝槽隔離(STI)，來限定和電隔離各種微電子元件(未顯示)。在本實施例中，隔離區包括STI。隔離區可以包含氧化硅、氮化硅、氧氮化硅、氟化物摻雜的硅酸鹽玻璃(FSG)、低K介電材料、其他合適的材料、和/或其組合。隔離區以及在本實施例中的STI可以通過任何合適的工藝形成。作為一個實例，STI的形成可以包括通過傳統的光刻工藝圖案化半導體襯底202，在襯底202中蝕刻溝槽(例如，通過使用干法蝕刻、濕法蝕刻和/或等離子體蝕刻工藝)和用介電材料填充溝槽(例如，通過使用化學汽相沉積工藝)。在一些實施例中，經過填充的溝槽可以具有諸如用氮化硅或氧化硅填充的熱氧化襯墊層的多層結構。可以在襯底202中形成的各種微電子元件的實例包括晶體管(例如，P-溝道/n-溝道金屬氧化物半導體場效應晶體管(pMOSFET/nMOSFET)、雙極結型晶體管(BJT)、高壓晶體管、高頻晶體管等)；二極管；電阻器；電容器；電感器；保險絲和其他合適的元件。實施各種工藝以形成各種微電子元件，所述工藝包括沉積、光刻、注入、蝕刻、退火、和其他合適的工藝。使微電子元件互連以形成IC器件，諸如邏輯器件、存儲器件(例如靜態隨機存取存儲器或SRAM)、射頻(RF)器件、輸入/輸出(I/O)器件、片上系統(SoC)器件、其組合和其他合適類型的器件。襯底202進一步包含在集成電路之上的層間介電(ILD)層、金屬間介電(IMD)層和互連結構。互連結構中的MD層包括低K介電材料、未摻雜的硅酸鹽玻璃(USG)、氟摻雜的硅酸鹽玻璃(FSG)、碳摻雜的硅酸鹽玻璃、氮化硅、氧氮化硅或其他常用的材料。低k介電材料的介電常數(k值)可以小于約3. 9，或小于約2. 3。互連結構中的金屬線可以由銅或銅合金形成。本領域的技術人員將認識到形成互連結構的具體詳情。接觸焊盤204是在頂層MD層206中形成的頂部互連層，其為導電線路的一部分，并具有必要時通過平坦化工藝(諸如化學機械拋光(CMP))處理的暴露表面。接觸焊盤204的合適材料可以包含但不限于例如銅(Cu)、鋁(Al)、AlCu、鋁合金、銅合金、或其他導電材料。在接合工藝中使用接觸焊盤204以將相應芯片中的集成電路連接至外部部件。應該注意在接觸焊盤204上方的大體積導電柱對倒裝芯片接合提供更高的機械強度和更低的電阻，但可能對MD層和互連結構的界面傳遞高應力，從而導致MD層和互連結構之間出現分層。因此，下文參考圖3A-9B所討論的處理方法可以在接觸焊盤204和導電柱之間使用小體積的導電通孔來為倒裝芯片接合提供足夠的機械強度和更低的電阻，而對MD層和互連結構的界面傳遞低應力，因此可以避免與來自MD層和互連結構之間的大體積導電柱的高應力相關的問題。這可以減少MD層和互連結構之間的分層，并提升器件性能。
參考圖3A和圖3B，在接觸焊盤204和MD層206的上方形成第一導電層208a或208b。圖3A和圖3B顯示了第一導電層(圖3A中的208a和圖3B中的208b)的不同實施例。在本公開的實施例中可以應用任何標準種子材料。在一個實施例中，第一導電層208a或208b通過物理汽相沉積(PVD)或濺射由銅形成。在另一個實施例中，第一導電層208a或208b可以由銅合金形成,該銅合金包含銀、鉻、鎳、錫、金、及其組合。沉積第一導電層208a或208b直到厚度處于約O. 4 μ m和O. 6 μ m之間。圖I中的方法100繼續到步驟104，在步驟104中，在第一導電層208a或208b上方形成第一感光層302a或302b。在一些實施例中，感光層302a或302b可以是干膜或光刻膠膜。可以通過傳統沉積工藝在第一導電層208a或208b的上方施加感光層302a或302b。在一個實施例中，通過在第一導電層208a或208b上方層壓干膜，從而具有約20 μ m至約30 μ m的厚度，形成感光層302a或302b。在另一個實施例中，通過在第一導電層208a或208b上方旋涂光刻膠膜以獲得約20 μ m至約30 μ m的厚度，形成感光層302a或302b。應該理解可以對感光層302a或302b的厚度進行控制和選擇以達到期望值，這尤其與待形成的導電通孔材料的柱體的厚度有關。圖I中的方法100繼續到步驟106，在步驟106中，通過圖案化第一感光層302a或302b以在一部分的接觸焊盤204的上方形成第一開402a或402b，產生圖3A和圖3B中的結構。圖3A和圖3B顯示第一開口(圖3A中的402a和圖3B中的402b)的不同實施例。在一些垂直實施例中，第一開402a包含垂直側壁，其中第一感光層302a與第一導電層208a (在圖3A中顯示)相接觸。在一些楔形實施例中,通過不充分暴露(under-exposing)或不充分顯影(under-developing)第一感光層302b形成楔形結構，因此第一開口 402b包含向內的楔形，從而存在其中，第一感光層302b與第一導電層208b (在圖3B中顯示)相接觸的銳接觸角。在本實施例中，通過傳統工藝圖案化第一感光層302a或302b以在一部分接觸焊盤204的上方形成第一開口 402a或402b,從而暴露一部分的第一導電層208a或208b,用于限定導電通孔304a (在圖4A到圖9A中顯示)或304b (在圖4B到圖9B中顯示)的窗口。在一個實施例中，第一開口 402a或402b的第一寬度W1在約40 μ m至45 μ m的范圍內。在一些實施例中，經過圖案化的第一感光層302a或302b在接觸焊盤204上方具有額外開口。圖I中的方法100繼續到步驟108，在步驟108中，通過在第一開口 402a或402b中電鍍導電通孔304a或304b而產生圖4A和圖4B中的結構。圖4A和圖4B顯示導電通孔(圖4A中的304a和圖4B中的304b)的不同實施例。在本實施例中，通過合適的形成方法用導電通孔304a或304b部分地或全部地填充第一開口 402a或402b。在本實施例中，使用第一導電層208a或208b作為種子層沿著第一開口 402a或402b向上形成導電通孔304a或 304b。導電通孔304a或304b包括銅通孔，因此也被稱為銅通孔304a或304b。銅通孔304a或304b意在基本上包括一種層，該層包含純元素銅、含有不可避免的雜質的銅和含少量元素(諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯)的銅合金。在一些實施例中，導電通孔304a或304b和第一導電層208a或208b可以由相同的材料形成。形成方法可以包括濺射、印刷、電鍍、化學鍍和常用的化學汽相沉積(CVD)方法。在示例性實施例中，導電通孔304a或304b的厚度t2大于20μπι。例如，導電通孔304a或304b的厚度為約20-30 μ m，但是該厚度可以更大或更小。圖I中的方法100繼續到步驟110，在步驟110中，通過移除第一感光層302a或 302b產生圖5A和圖5B中的結構。圖5A和圖5B顯示了導電通孔(圖5A中的304a和圖5B中的304b)的不同實施例。在本實施例中，采用傳統濕法蝕刻或干法蝕刻工藝可以移除第一感光層302a或302b。然后，使用導電通孔304a或304b作為硬掩模，圖5A和圖5B還顯示了在移除了一部分第一導電層208a或208b從而暴露出MD層206和一部分的接觸焊盤204之后的圖4A和圖4B中的襯底202。采用濕法蝕刻工藝實施移除一部分第一導電層208a或208b的步驟。例如，濕法蝕刻工藝包括在包含H3PO3和H2O2的溶液中移除一部分第一導電層208a或
208b ο在垂直實施例中，可以將第一導電層208a移除直到剩余的第一導電層208a的外部邊緣基本上與導電通孔304a的外部邊緣對齊(在圖5A中顯示)。在結構上，導電通孔304a實際上包括導電通孔304a自身和位于導電通孔304a和接觸焊盤204之間的剩余的第一導電層208a。而且,導電通孔304a包括基本上垂直的側壁。在楔形實施例中，可以將第一導電層208b移除直到剩余的第一導電層208b的外部邊緣基本上與導電通孔304b的底部的外部邊緣對齊(在圖5B中顯示的)。在結構上，導電通孔304b實際上包括導電通孔304b自身和位于導電通孔304b和接觸焊盤204之間的剩余的第一導電層208b。而且，導電通孔304b在與接觸焊盤204接觸的點304p處較窄。應該注意，由于在垂直實施例中剩余的第一導電層208a和導電通孔304a之間的接觸面積減少或者由于在楔形實施例中剩余的第一導電層208b和導電通孔304b之間的接觸面積減少，附加的蝕刻增加了接觸電阻。圖I中的方法100繼續到步驟112，在步驟112中，通過在襯底202、接觸焊盤204和導電通孔304a或304b的上方形成鈍化層306a或306b，并通過研磨鈍化層306a或306b暴露出導電通孔304a或304b，而產生圖6A和圖6B中的結構，從而允許實施后續的導電柱凸塊工藝。圖6A和圖6B顯示了導電通孔(圖6A中的304a和圖6B中的304b)的不同實施例。在本實施例中，鈍化層306a或306b在襯底202上方延伸，并在接觸焊盤204上方具有開口 306c或306d，開口 306c或306d具有第一寬度W1 ( S卩，幾乎與第一開口 402a或402b的第一寬度W1相同)。因此，導電通孔304a或304b在鈍化層306a或306b的開口內。在一些實施例中，鈍化層306a或306b具有在接觸焊盤204上方的額外開口和該額外開口內的其他導電通孔。在一些實施例中，鈍化層306由選自下列的非有機材料形成未摻雜的硅酸鹽玻璃(USG)、氮化硅、氧氮化硅、氧化硅、及其組合。可選地，鈍化層由聚合物層形成，諸如環氧樹脂、聚酰亞胺、苯并環丁烯(BCB)、聚苯并惡唑(PBO)等，但是也可以使用其它相對較軟的介電材料(通常是有機的)。在一個實施例中，可以采用化學汽相沉積(CVD)、高密度等離子CVD (HDP CVD)、次大氣壓CVD (SACVD)、物理汽相沉積(PVD)或旋涂工藝形成鈍化層306。參考圖7A和圖7B，在導電通孔304a或304b和鈍化層306a或306b上方形成第二導電層308a或308b。圖7A和圖7B顯示導電通孔(圖7A中的304a和圖7B中的304b)的不同實施例。在本發明的實施例中可以應用任何標準種子材料。在一個實施例中，第二導電層308a或308b由銅通過物理汽相沉積(PVD)或濺射形成。在另一個實施例中，第二導電層308a或308b可以由銅合金形成，該銅合金包含銀、鉻、鎳、錫、金、及其組合。沉積第二導電層308a或308b，直到其厚度t3處于約O. 4 μ m和O. 6 μ m之間。 圖I中的方法100繼續到步驟114，在步驟114中，第二感光層502a或502b在第二導電層308a或308b上方形成，從而在導電通孔304a或304b和鈍化層306a或306b的上方形成。第二感光層502a或502b可以是干膜或光刻膠膜。通過傳統沉積工藝可以在第二導電層308a或308b上方施加第二感光層502a或502b。在一個實施例中，通過在第二導電層308a或308b上方層壓干膜從而具有約55 μ m至約60 μ m的厚度,形成第二感光層502a或502b。在另一個實施例中，通過在第二導電層308a或308b上方旋轉涂布光刻膠膜以獲得約55 μ m至約60 μ m的厚度，形成第二感光層502a或502b。應該理解，可以對第二感光層502a或502b的厚度進行控制和選擇以達到期望值，這尤其與待形成的導電柱凸塊材料的柱體的厚度有關。為了限定導電柱504a或504b (在圖8A到圖9B中顯示)的窗口，圖I中的方法100繼續到步驟114，在步驟114中，通過圖案化第二感光層502a或502b以形成大于且完全暴露導電通孔304a或304b的第二開口 404a或404b，產生圖7A和圖7B中的結構。圖7A和圖7B顯示了導電通孔(圖7A中的304a和圖7B中的304b)的不同實施例。在一個實施例中，第二開口 404a或404b的第二寬度W2處于約80 μ m至90 μ m的范圍內。圖I中的方法100繼續到步驟118，在步驟118中，通過在第二開口 404a或404b中電鍍導電柱504a或504b產生圖8A和圖8B中的結構。圖8A和圖8B顯示了導電通孔(圖8A中的304a和圖8B中的304b)的不同實施例。在本實施例中，通過合適的形成方法，用導電柱504a或504b部分地或完全地填充第二開口 404a或404b。在本實施例中，使用第二導電層308a或308b作為種子層，沿著第二開口 404a或404b向上形成導電柱504a或 504b。導電柱504a或504b包含銅柱，所以也被稱為銅柱504a或504b。銅柱504a或504b意在基本上包含一種層，該層包含純元素銅、含有不可避免的雜質的銅和含少量元素(諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯)的銅合金。導電柱504a或504b和第二導電層308a或308b可以由相同材料形成。形成方法可以包括濺射、印刷、電鍍、化學鍍和常用的化學汽相沉積(CVD)方法。例如，實施電化學鍍(ECP)以形成銅柱504a或504b。在不例性實施例中，導電柱504a或504b的厚度t4大于55 μ m。例如，導電柱504a或504b厚約55-60 μ m，但是該厚度可以更大或更小。圖I中的方法100繼續到步驟120，在步驟120中，通過移除第二感光層502a或502b產生圖9A和圖9B中的結構。圖9A和圖9B顯示了導電通孔(圖9A中的304a和圖9B中的304b)的不同實施例。在本實施例中，可以采用傳統的濕法蝕刻或干法蝕刻工藝移除第二感光層502a或502b。因此，使用導電柱504a或504b作為硬掩模，圖9A和圖9B也顯示了在移除了一部分第二導電層308a或308b從而暴露出鈍化層306a或306b之后的圖8A和圖8B中的襯底202。采用濕法蝕刻工藝實施移除一部分第二導電層308a或308b的步驟。例如，濕法蝕刻工藝包括在包含H3PO3和H2O2的溶液中移除一部分第二導電層308a或308b。在本實施例中，可以移除第二導電層308a或308b直到剩余的第二導電層308a或308b的外部邊緣基本上與導電柱504a或504b的外部邊緣對齊。應該注意，由于剩余的第二導電層308a和導電柱504a之間或者剩余的第二導電層308b和導電柱504b之間的接觸 面積減少，附加的蝕刻會增加接觸電阻。在結構上，導電柱504a實際上包括導電柱504a自身和位于導電柱504a和導電通孔304a之間的剩余的第二導電層308a。在結構上，導電柱504b實際上包括導電柱504b自身和位于導電柱504b和導電通孔304b之間的剩余的第二導電層308b。在本實施例中，導電柱504a或504b具有完全覆蓋導電通孔304a或304b的第二寬度12(即，幾乎與第二開口 404a或404b的第二寬度W2相同)，其中導電通孔304a或304b的第一寬度W1與導電柱504a或504b的第二寬度W2的比值是從約O. 15至O. 55，或者導電通孔304a或304b的開口 306c或306d的第一寬度W1與導電柱504a或504b的第二寬度W2的比值是約O. 15至O. 55。在一些實施例中，導電通孔304a或304b的厚度&與導電柱504a或504b的厚度t4的比值是約O. 33至O. 55。在至少一個實施例中，導電通孔304a或304b和導電柱504a或504b由相同材料形成。在至少一個實施例中，導電通孔304a或304b和導電柱504a或504b由不同材料形成。圖10顯示了根據本發明的各個方面的半導體器件200的導電通孔304a或304b的示意性自上而下視圖。導電通孔304a或304b的自上而下視圖包括選自圓形304c、正方形304d和十字形304e的形狀。因此，半導體器件200包括襯底202 ;在襯底202上方的接觸焊盤204 ;在襯底202上方延伸并在接觸焊盤204上方具有開口 306c或306d的鈍化層306a或306b，該開口 306c或306d具有第一寬度W1 ;在開口 306c或306d內的導電通孔304a或304b ;和具有完全覆蓋導電通孔304a或304b的第二寬度W2的導電柱504a或504b，其中第一寬度W1與第二寬度W2的比值是約O. 15至O. 55。鈍化層306a或306b可以具有在接觸焊盤204上方的額外開口以及在該額外開口內的其他導電通孔。因此，申請人的方法可以減少MD層和互連結構之間的分層，并提升器件性能。然后，在形成半導體器件200后實施后續工藝，包括倒裝芯片處理，以完成IC制造。在至少一個實施例中，半導體器件包括襯底；位于該襯底上方的接觸焊盤；在該襯底上方延伸并在該接觸焊盤上方具有開口的鈍化層，該開口具有第一寬度；在該開口內的導電通孔；和具有完全覆蓋導電通孔的第二寬度的導電柱，其中第一寬度與第二寬度的比值是約O. 15至O. 55。在其他實施例中，半導體器件包括襯底；位于該襯底上方的接觸焊盤；在該襯底上方延伸并在該接觸焊盤上具有開口的鈍化層，該開口具有第一寬度；在該開口內的導電通孔；以及具有完全覆蓋導電通孔的第二寬度的導電柱，其中第一寬度與第二寬度的比值是約O. 15至O. 55，其中導電通孔的厚度與導電柱的厚度的比值是約O. 33至O. 55。在又一些實施例中，用于制造 半導體器件的方法包括下列步驟提供具有接觸焊盤的襯底；在該接觸焊盤上形成第一感光層；圖案化第一感光層以在一部分的該接觸焊盤的上方形成第一開口 ；在該第一開口中電鍍導電通孔；移除第一感光層；在該襯底、接觸焊盤和導電通孔上方形成鈍化層以及通過研磨該鈍化層暴露出導電通孔；在該導電通孔和鈍化層上方形成第二感光層；圖案化第二感光層以形成大于該導電通孔且完全暴露出該導電通孔的第二開口 ；電鍍該第二開口中的導電柱；以及移除該第二感光層。雖然本公開已描述了優選的實施例，但應該理解本公開不限于所公開的實施例。相反，其意在涵蓋各種修改和相似的布置(如對本領域中技術人員是顯而易見的)。因此，附加的權利要求的范圍應該與最廣義的說明一致，從而包含所有這些修改和相似的布置。
權利要求
1.一種半導體器件，包括 襯底； 位于所述襯底上方的接觸焊盤； 在所述襯底上方延伸并在所述接觸焊盤上方具有開口的鈍化層，所述開口具有第一寬度； 在所述開口內的導電通孔； 具有完全覆蓋所述導電通孔的第二寬度的導電柱，其中所述第一寬度與所述第二寬度的比值是約0. 15至0. 55。
2.根據權利要求I所述的半導體器件，其中所述鈍化層包含非有機材料或聚合物層；或者 其中所述鈍化層具有位于所述接觸焊盤上方的額外開口和在所述額外開口內的額外導電通孔。
3.根據權利要求I所述的半導體器件，其中所述導電通孔包含銅或銅合金；或者 其中所述導電通孔在與所述接觸焊盤接觸的點處較窄；或者 其中所述導電通孔包括基本上垂直的側壁；或者 其中自上而下觀察所述導電通孔的形狀包括選自圓形、正方形和十字形中的至少一種；或者 其中所述導電柱包含銅或銅合金。
4.根據權利要求I所述的半導體器件，其中所述導電通孔的厚度與所述導電柱的厚度的比值是約0. 33至0. 55。
5.根據權利要求I所述的半導體器件，其中所述導電通孔和所述導電柱是由相同材料形成；或者 其中所述導電通孔和所述導電柱是由不同材料形成。
6.一種制造半導體器件的方法，包括下列步驟 提供具有接觸焊盤的襯底； 在所述接觸焊盤上方形成第一感光層； 圖案化所述第一感光層以在一部分所述接觸焊盤的上方形成第一開口 ； 在所述第一開口內電鍍導電通孔； 移除所述第一感光層； 在所述襯底、所述接觸焊盤和所述導電通孔上方形成鈍化層，并通過研磨所述鈍化層暴露出所述導電通孔； 在所述導電通孔和所述鈍化層上方形成第二感光層； 圖案化所述第二感光層以形成大于所述導電通孔且完全暴露出所述導電通孔的第二開口 ； 在所述第二開口中電鍍導電柱；以及 移除所述第二感光層。
7.根據權利要求6所述的方法，其中所述鈍化層包含非有機材料或聚合物層。
8.根據權利要求6所述的方法，其中所述導電通孔包含銅或銅合金；或者 其中所述導電通孔在與接觸焊盤接觸的點處較窄；或者其中所述導電通孔包括垂直的側壁；或者 其中自上而下觀察所述導電通孔的形狀所述導電通孔的形狀包括選自圓形、正方形和十字形中的至少一種。
9.根據權利要求6所述的方法，其中所述導電柱包含銅或銅合金。
10.根據權利要求6所述的方法，其中所述導電通孔的厚度與所述導電柱的厚度的比值是約0. 33至0. 55 ;或者 其中所述導電通孔的第一寬度與所述導電柱的第二寬度的比值是約0. 15至0. 55。
全文摘要
本發明涉及半導體器件的凸塊結構。半導體器件的示例性結構包括襯底；位于該襯底上方的接觸焊盤；在該襯底上方延伸并在該接觸焊盤上方具有開口的鈍化層，該開口具有第一寬度；在該開口內的導電通孔；和具有完全覆蓋導電通孔的第二寬度的導電柱，其中第一寬度與第二寬度的比值是約0.15至0.55。本發明還提供了一種導電通孔結構。
文檔編號H01L21/48GK102800643SQ201110324369
公開日2012年11月28日 申請日期2011年10月19日 優先權日2011年5月26日
發明者張國欽, 謝玉宸 申請人:臺灣積體電路制造股份有限公司