Cmos晶體管及制作方法、pmos晶體管及制作方法

專利名稱：Cmos晶體管及制作方法、pmos晶體管及制作方法
技術領域：
本發明涉及集成電路制造領域，尤其涉及一種CMOS晶體管及制作方法、PMOS晶體管及制作方法。
背景技術：
集成電路尤其超大規模集成電路的主要器件是金屬-氧化物-半導體場效應晶體管(M0S晶體管)。自MOS晶體管發明以來，其幾何尺寸按照摩爾定律一直在不斷縮小，目前其特征尺寸發展已進入45納米范圍，在此尺度下，各種因為器件的物理極限所帶來的二級效應逐漸不可避免，器件的特征尺寸按比例縮小變得越來越困難。其中，在MOS晶體管器件及其電路制造領域，最具挑戰性的是傳統CMOS工藝在器件按比例縮小過程中由于多晶硅、SiO2或者SiON柵介質層厚度減小所帶來的從柵極向襯底的漏電流問題。當前在CMOS工藝中已提出的解決方法是，采用高K(介電常數)柵介質材料代替傳統的SiO2柵介質，并使用金屬作為柵電極與之匹配以避免柵極損耗以及硼滲透所導致的漏電流問題。目前高K柵介質材料的研究已經較為成熟，多選用鉿基材料(如HfO2等)，而位于柵介質層上的柵電極的材料選擇及其制備工藝尚不成熟。目前現有的一種金屬柵電極的制備技術為使用功函數可調的兩種金屬，分別作為CMOS工藝中NMOS晶體管以及PMOS晶體管的柵電極，這樣形成的CMOS器件因為具備更優異的器件性能，且易于與現有的CMOS工藝兼容而被業界所廣泛接受。現有技術中金屬柵極的制作方法主要分為先柵極(Gate-first)和后柵極(Gate-last)兩種。其中，后柵極制作工藝比較復雜，且芯片的管芯密度同等條件下要比先柵極制作工藝低，具體可參考美國專利US6586288公開的一種CMOS工藝中金屬柵電極的形成方法。而先柵極制作工藝的關鍵問題在于控制PMOS晶體管的門限電壓。

通過使晶體管的金屬柵極處于各自的功函數(workfunction)范圍內，最終可以使得晶體管達到其預期的門限電壓Vt。為了得到門限電壓Vt，PMOS晶體管中金屬柵極的功函數范圍可以位于4. SeV 5.1eV之間，NMOS晶體管中金屬柵極的功函數范圍可以位于
4.O 4. 3eV之間。圖1所示為一種現有技術的CMOS晶體管的結構示意圖，所述CMOS晶體管包括NMOS晶體管和PMOS晶體管，其中所述NMOS晶體管包括位于半導體襯底中NMOS晶體管區域11中的第一源區61和第一漏區71 ;位于所述NMOS晶體管區域11上的第一柵極結構，所述第一柵極結構包括位于所述NMOS晶體管區域11上的高K介質的第一柵介質層21，位于所述第一柵介質層21上的第一功函數金屬層31，所述第一功函數金屬層31的材料為氧化鑭(LaO)，位于所述第一功函數金屬層31上的第一多晶硅層41 ;位于所述第一柵極結構周圍的第一側墻51 ；所述PMOS晶體管包括位于半導體襯底中PMOS晶體管區域12中的第二源區62和第二漏區72 ;位于所述PMOS晶體管區域12上的第二柵極結構，所述第二柵極結構包括位于所述PMOS晶體管區域12上的高K介質的第二柵介質層22，位于所述第二柵介質層22上的第二功函數金屬層32，所述第二功函數金屬層32的材料為氧化鋁(Al2O3),位于所述第二功函數金屬層32上的第二多晶硅層42 ;位于所述第二柵極結構周圍的第二側墻52 ；所述NMOS晶體管區域11和所述PMOS晶體管區域12通過淺溝槽隔離結構13進行隔離。上述晶體管結構中，PMOS晶體管通過所述第二功函數金屬層32(即氧化鋁)進行功函數調節，NMOS晶體管通過所述第一功函數金屬層31 (即氧化鑭)進行功函數調節，從而使得PMOS晶體管和NMOS晶體管分別達到各自的門限電壓。當采用先柵極工藝制作圖1所示的CMOS晶體管時，主要包括以下步驟提供半導體襯底，所述半導體襯底包括NMOS晶體管區域和PMOS晶體管區域，所述NMOS晶體管區域和所述PMOS晶體管區域通過一個淺溝槽隔離結構進行隔離；在所述半導體襯底上形成高K介質的柵介質層；
·
在所述柵介質層上沉積形成氧化鋁層，且去除所述NMOS晶體管區域對應的氧化鋁層；沉積形成覆蓋所述氧化鋁和所述柵介質層的氧化鑭層，且去除所述氧化鋁層上對應的氧化鑭層；在剩余的所述氧化鋁層和剩余的所述氧化鑭層上形成多晶硅層；刻蝕所述多晶硅層、氧化鑭層、氧化鋁層和柵介質層，分別形成位于所述NMOS晶體管區域上的NMOS晶體管的柵極結構，位于所述PMOS晶體管區域上的PMOS晶體管的柵極結構；分別形成圍繞兩個所述柵極結構的側墻；分別以兩個側墻為掩模，在所述NMOS晶體管區域和所述PMOS晶體管區域中進行重摻雜離子注入，形成第一源/漏區和第二源/漏區。至此，得到圖1所示的CMOS晶體管。現有技術中，所述第一功函數金屬層31和所述第二功函數金屬層32需要通過化學氣相沉積(chemical vapor deposition, CVD)或物理氣相沉積(Physical VaporDeposition, PVD)等沉積方法形成,從而功函數金屬層的功函數不易控制,準確性較低,最終導致MOS晶體管的門限電壓不穩定。因此，如何在先柵極制作工藝的過程中，更穩定準確地控制金屬柵極的功函數就成為本領域技術人員亟待解決的問題。

發明內容
本發明解決的問題是提供一種CMOS晶體管及制作方法、PMOS晶體管及制作方法，以在采用先柵極制作工藝的過程中，更穩定準確地控制金屬柵極的功函數，使得晶體管具有性能穩定的門限電壓。為了解決上述問題，本發明提供了一種CMOS晶體管的制作方法，包括提供半導體襯底，所述半導體襯底包括NM0S晶體管區域和PMOS晶體管區域；在所述半導體襯底上形成柵介質層；在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍；
在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍；
在所述PMOS晶體管區域對應的第一功函數金屬層中進行鋁離子注入；在所述第二功函數金屬層上形成多晶硅層；分別刻蝕所述NMOS晶體管區域和所述PMOS晶體管區域上的所述多晶硅層、第二功函數金屬層、第一功函數金屬層和柵介質層，形成NMOS晶體管區域對應的柵極結構和PMOS晶體管區域對應的柵極結構。為了解決上述問題，本發明還提供了一種采用上述CMOS晶體管的制作方法制作的CMOS晶體管。為了解決上述問題，本發明還提供了一種PMOS晶體管的制作方法，包括提供半導體襯底；在所述半導體襯底上形成柵介質層；在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍；在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍；在所述第二功函數金屬層中進行鋁離子注入；在所述第二功函數金屬層上形成多晶硅層； 刻蝕所述多晶硅層、功函數金屬層和柵介質層，形成柵極結構。為了解決上述問題，本發明還提供了一種采用上述PMOS晶體管的制作方法制作的PMOS晶體管。與現有技術相比，本發明的優點在于1)提供了一種CMOS晶體管及制作方法，在柵介質層上依次形成第一功函數金屬層和第二功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍；所述第二功函數金屬層可以滿足NMOS晶體管門限電壓的要求；在？105晶體管區域對應的第一功函數金屬層中進行鋁離子注入，從而通過注入的鋁離子可以滿足PMOS晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對注入離子的精確控制，可以實現對其功函數大小的穩定準確控制，最終保證了 NMOS晶體管和PMOS晶體管性能的穩定性。2)類似地，提供了一種PMOS晶體管及制作方法，通過注入的鋁離子滿足了 PMOS晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對注入離子的精確控制，可以實現對其功函數大小的穩定準確控制，最終保證了 PMOS晶體管性能的穩定性。


圖1是一種現有技術的CMOS晶體管的結構示意圖；圖2是本發明實施例一 CMOS晶體管的制作方法的流程示意圖；圖3A至圖3L為本發明實施例一 CMOS晶體管的制作方法的示意圖；圖4是本發明實施例二 NMOS晶體管的制作方法的流程示意圖5是本發明實施例二 NMOS晶體管的制作方法的示意圖。
具體實施例方式為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。正如背景技術所述，現有技術中NMOS晶體管和PMOS晶體管對應的功函數金屬層分別通過沉積方法形成，從而功函數金屬層的功函數不易控制，準確性較低，最終導致MOS晶體管的門限電壓不穩定。為克服上述缺陷，本發明提供了一種CMOS晶體管及制作方法、PMOS晶體管及制作方法，以在采用先柵極制作工藝的過程中，更穩定準確地控制金屬柵極的功函數，使得晶體管具有性能穩定的門限電壓。下面結合附圖進行詳細說明。實施例一

參考圖2所示，本實施例提供了一種CMOS晶體管的制作方法，包括步驟SI I，提供半導體襯底，所述半導體襯底包括NM0S晶體管區域和PMOS晶體管區域；步驟S12，在所述半導體襯底上形成柵介質層；步驟S13，在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍；步驟S14，在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍；步驟S15，在所述PMOS晶體管區域對應的第一功函數金屬層中進行鋁離子注入；步驟S16，在所述第二功函數金屬層上形成多晶硅層；步驟S17，分別刻蝕所述NMOS晶體管區域和所述PMOS晶體管區域上的所述多晶硅層、第二功函數金屬層、第一功函數金屬層和柵介質層，形成NMOS晶體管區域對應的柵極結構和PMOS晶體管區域對應的柵極結構。首先執行步驟S11，如圖3A所示，提供半導體襯底，所述半導體襯底可以為P型，也可以為N型，本實施例中以P型為例加以說明。所述半導體襯底上分為NMOS晶體管區域110和PMOS晶體管區域120，所示NMOS晶體管區域110以及PMOS晶體管區域120之間通過淺溝槽隔離結構130進行隔離。所述PMOS晶體管區域110內還可以形成有N阱(圖中未示出)，NMOS晶體管區域120內也可以形成有P阱(圖中未示出)。接著執行步驟S12，如圖3B所示，在所述半導體襯底上形成柵介質層200。所述柵介質層200的材料可以為二氧化硅等傳統的柵介質材料，也可以為高K介質材料。作為優選方案，本實施例中所述柵介質層200的材料為高K介質材料，具體如二氧化鉿、氧化鉿娃、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭或銀酸鉛鋅。所述柵介質層200可以通過ALD (Atomic Layer Deposition,原子層沉積)或CVD方法形成，其對于本領域的技術人員是熟知的，故在此不再贅述。所述柵介質層200的厚度范圍可以包括10A 25A,如10A、15A、20A或25A等。接著執行步驟S13，如圖3C所示，在所述柵介質層200上形成第一功函數金屬層300。所述NMOS晶體管功函數指的是可以滿足NMOS晶體管門限電壓要求的功函數，具體可以位于4. OeV 4. 3eV ;所述PMOS晶體管功函數指的是可以滿足PMOS晶體管門限電壓要求的功函數，具體可以位于4. 8eV 5.1eV ;所述NMOS晶體管功函數和PMOS晶體管功函數的算術平均值(即中間功函數mid workfuction)范圍具體可以位于4. 6eV 4. 8eV。需要說明的是，以上數值僅為舉例，其不應限制本發明的保護范圍。即所述第一功函數金屬層300的功函數可以大于或等于4. 6eV且小于或等于4. SeV0所述第一功函數金屬層300的材料具體可選用氮化鉭(TaN)或氮化鈦(TiN)。本實施例中所述第一功函數金屬層300的材料為氮化鈦。由于氮化鈦的功函數與其厚度有關系，在一定溫度下，氮化鈦的厚度越大，其功函數越大。為了滿足功函數大于或等于4. 6eV且小于或等于4. SeV的要求，本實施例中第一功函數金屬層300的厚度范圍可以包括20A 50A,如20A、35A或50A等。所述第一功函數金屬層300可以采用ALD (原子層沉積)方法或PVD (化學氣相沉積)方法形成，其具體形成工藝對于本領域的技術人員是熟知的，在此不再贅述。接著執行步驟S14，如圖3D所示，在所述第一功函數金屬層300上形成第二功函數金屬層400。

所述第二功函數金屬層400的功函數可以大于或等于4. OeV且小于或等于4. 3eV。所述第二功函數金屬層400的材料具體可選用鈦。所述第二功函數金屬層400的厚度可以包括20A 60A,如20人、35Α、5θΑ或
60A。所述第二功函數金屬層400可以采用PVD的方法形成，其具體形成工藝對于本領域的技術人員是熟知的，在此不再贅述。經發明人研究發現，當功函數不同的兩個金屬層層疊設置時I)如果下面的金屬層的功函數位于4. 6eV 4. 8eV，上面的金屬層的功函數位于4. SeV 5. leV，那么上面金屬層的功函數發揮作用，相當于兩個金屬層總的功函數位于4. 8 5.1eV,即可以認為此時兩個層疊設置的金屬層滿足PMOS晶體管要求的功函數；2)如果下面的金屬層的功函數位于4. 6eV 4. 8eV，上面的金屬層的功函數位于4. OeV 4. 3eV，那么上面金屬層的功函數發揮作用，相當于兩個金屬層總的功函數位于4. OeV 4. 3eV,即可以認為此時兩個層疊設置的金屬層滿足NMOS晶體管要求的功函數。本實施例中第一功函數金屬層300的功函數位于4. 6eV 4. 8eV，第二功函數金屬層400的功函數位于4. OeV 4. 3eV，因此第一功函數金屬層300和第二功函數金屬層400共同作用可以滿足NMOS晶體管門限電壓的要求。接著執行步驟S15，在所述PMOS晶體管區域120對應的第一功函數金屬層300中進行離子注入，具體包括參考圖3E所示，在所述第二功函數金屬層400上形成硬掩模層500，所述硬掩模層500的材料可以為不定型娃。參考圖3F所示，對所述硬掩模層500進行光刻處理，去除所述PMOS晶體管區域120上對應的硬掩模層500，保留所述NMOS晶體管區域110上對應的硬掩模層500。參考圖3G所示，以剩余的硬掩模層500為掩模，進行離子注入，注入的所述離子位于所述PMOS晶體管區域120對應的第一功函數金屬層300中。參考圖3H所示，去除剩余的所述硬掩模層500，圖3H中的☆代表注入的離子。所述離子注入可以包括注入鋁離子。所述離子注入的能量范圍包括0. 6KeV 25KeV，如0. 6KeV、3KeV、8KeV、15KeV或25KeV等。所述注入的離子最終會位于所述PMOS晶體管區域120對應的第一功函數金屬層300中，尤其位于所述PMOS晶體管區域120對應的第一功函數金屬層300與柵介質層200的交界處。所述離子注入的劑量范圍包括1E15/平方厘米 1E16/平方厘米，如1E15/平方厘米、5X 1E15/平方厘米或1E16/平方厘米。本實施例中通過在PMOS晶體管區域120對應的第一功函數金屬層300中注入鋁離子，從而使得包括注入離子的第一功函數金屬層300的功函數可以滿足PMOS晶體管柵極功函數的要求，即包括鋁離子的第一功函數金屬層300的功函數位于5.1eV左右，鋁離子提高了第一功函數金屬層300的功函數值。接著執行步驟S16，參考圖31所示，在所述第二功函數金屬層400上形成多晶硅層600。 所述多晶硅層600可以采用PVD或CVD方法形成，其對于本領域的技術人員是熟知的，在此不再贅述。需要說明的是，由于鈦易與多晶硅發生反應，因此多晶硅層600可以與第二功函數金屬層400發生反應,從而在第二功函數金屬層400與多晶娃層600交界處存在TiSi,TiSi的功函數位于NMOS晶體管功函數范圍，故TiSi的功函數也可以滿足NMOS晶體管門限電壓的要求。接著執行步驟S17,依次刻蝕所述NMOS晶體管區域110對應的所述多晶硅層600、第二功函數金屬層400、第一功函數金屬層300和柵介質層200，形成匪OS晶體管區域110對應的第一柵極結構；依次刻蝕所述PMOS晶體管區域120對應的所述多晶硅層600、第二功函數金屬層400、第一功函數金屬層300和柵介質層200，形成PMOS晶體管區域120對應的第二柵極結構。所述第一柵極結構和所述第二柵極結構可以同時形成，也可以先后形成。參考圖3J所示，所述第一柵極結構依次包括位于所述NMOS晶體管區域110上的第一柵介質層210、第一功函數金屬層310、第二功函數金屬層410和第一多晶娃層610 ;所述第二柵極結構依次包括位于所述PMOS晶體管區域120上的第二柵極介質層220、第一功函數金屬層320、第二功函數金屬層420和第二多晶娃層620。具體形成柵極結構的方法與現有技術相同，在此不再贅述。在形成所述第一柵極結構和第二柵極結構之后，還可以執行以下步驟
參考圖3K所示，在所述第一柵極結構的周圍形成位于所述NMOS晶體管區域110上的第一側墻710，在所述第二柵極結構的周圍形成位于所述PMOS晶體管區域120上的第二側墻720。參考圖3L所示，在形成第一側墻710和第二側墻720之后，還可以以所述第一側墻710為掩模，進行重摻雜離子注入，在所述NMOS晶體管區域110中形成第一源區810和第一漏區910，且在所述PMOS晶體管區域120中形成第二源區820和第二漏區920。最后，還可以進行尖峰退火(Spike anneal)，以激活第一源區810、第一漏區910、第二源區820和第二漏區920中的摻雜離子。需要說明的是，在形成所述第一側墻710和第二側墻720之前，還可以在所述NMOS晶體管區域110中進行輕摻雜離子注入，形成第一源/漏延伸區；且在所述PMOS晶體管區域120中進行輕摻雜離子注入，形成第二源/漏延伸區。至此，制作得到包括NMOS晶體管和PMOS晶體管的CMOS晶體管。本實施例在柵介質層200上依次形成第一功函數金屬層300和第二功函數金屬層400，所述第一功函數金屬層300的功函數大于或等于4. 6eV且小于或等于4. 8eV，所述第二功函數金屬層400的功函數大于或等于4. OeV且小于或等于4. 3eV,所述第二功函數金屬層400可以滿足NMOS晶體管門限電壓的要求；在？105晶體管區域對應的第一功函數金屬層300中進行離子注入，從而通過注入的離子可以滿足PMOS晶體管門限電壓的要求，其中離子注入的方式簡單易控，通過對注入離子的精確控制，可以實現對其功函數大小的穩定準確控制，最終保證了 NMOS晶體管和PMOS晶體管性能的穩定性。實施例二參考圖4所示，本實施例提供了一種PMOS晶體管的制作方法，包括步驟S31，提供半導 體襯底；步驟S32，在所述半導體襯底上形成柵介質層；步驟S33，在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍；步驟S34，在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍；步驟S35，在所述第一功函數金屬層中進行鋁離子注入；步驟S36，在所述第二功函數金屬層上形成多晶硅層；步驟S37，刻蝕所述多晶硅層、功函數金屬層和柵介質層，形成柵極結構。參考圖5所示，采用本實施例方法制作得到的PMOS晶體管包括半導體襯底212;位于所述半導體襯底212上的柵極結構，所述柵極結構包括位于所述半導體襯底212上的柵介質層222 ;位于所述柵介質層222上的第一功函數金屬層232 ;位于所述第一功函數金屬層232上的第二功函數金屬層242 ;位于所述第二功函數金屬層242上的多晶硅層262 ;所述第一功函數金屬層232的功函數大于或等于4. 6eV且小于或等于4. 8eV,所述第一功函數金屬層232中包括摻雜離子，所述第二功函數金屬層242的功函數大于或等于4. OeV且小于或等于4. 3eV。其中，所述第一功函數金屬層232的功函數可以大于或等于4. 6eV且小于或等于4. 8eV。如所述第一功函數金屬層232的材料包括氮化鉭或氮化鈦，具體可以采用ALD或PVD方法形成。具體地，所述第一功函數金屬層232的厚度范圍可以包括20A 50A。其中，所述柵介質層222的材料可以為高K介質材料，具體可以采用ALD或CVD方法形成。具體地，所述柵介質層222的厚度范圍可以包括10A 25A,如10A、15A或25A。具體地，所述鋁離子注入的能量范圍可以包括0. 6KeV 25KeV ;所述鋁離子注入的劑量范圍可以包括1E15/平方厘米 1E16/平方厘米。其中，所述第二功函數金屬層242的功函數可以大于或等于4. OeV且小于或等于
4.3eV。如所述第二功函數金屬層242的材料可以包括鈦，具體可以采用PVD方法形成。具體地，所述第二功函數金屬層242的厚度范圍可以包括20 A~60 A。需要說明的是，由于鈦易與多晶硅發生反應，因此多晶硅層262可以與第二功函數金屬層242發生反應，從而在第二功函數金屬層242與多晶硅層262交界處存在TiSi。本實施例所述PMOS晶體管的制作方法還可以包括在所述柵極結構的周圍形成位于所述半導體襯底212上的側墻272 ;以所述側墻272為掩模，進行重摻雜離子注入，在所述半導體襯底內形成源區282和漏區292 ;進行尖峰退火，以激活源/漏區中的摻雜離子。各步驟的具體方法可參考實施例一，在此不再贅述。本實施例通過在第一功函數金屬層232進行鋁離子注入，從而通過注入的離子可以滿足PMOS晶體管門限電壓的要求的功函數，其中離子注入的方式簡單易控，通過對注入離子的精確控制，可以實現對其功函數大小的穩定準確控制，最終保證了 NMOS晶體管性能的穩定性。相應地，本發明還提供了一種采用實施例一的CMOS晶體管的制作方法制作的CMOS晶體管，具體請參考圖3L，在此不再贅述。相應地，本發明還提供了一種采用實施例二的PMOS晶體管的制作方法制作的PMOS晶體管，具體請參考圖5，在此不再贅述。本發明雖然以較佳實施例公開如上，但其并不是用來限定權利要求，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1.一種CMOS晶體管的制作方法，其特征在于，包括 提供半導體襯底，所述半導體襯底包括=NMOS晶體管區域和PMOS晶體管區域； 在所述半導體襯底上形成柵介質層； 在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍； 在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍； 在所述PMOS晶體管區域對應的第一功函數金屬層中進行鋁離子注入； 在所述第二功函數金屬層上形成多晶硅層； 分別刻蝕所述NMOS晶體管區域和所述PMOS晶體管區域上的所述多晶硅層、第二功函數金屬層、第一功函數金屬層和柵介質層，形成NMOS晶體管區域對應的柵極結構和PMOS晶體管區域對應的柵極結構。
2.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述柵介質層的材料為高K介質材料。
3.如權利要求2所述的CMOS晶體管的制作方法，其特征在于，所述柵介質層采用ALD或CVD方法形成。
4.如權利要求2或3所述的CMOS晶體管的制作方法，其特征在于，所述柵介質層的厚度范圍包括10A 25A。
5.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層采用ALD或PVD方法形成。
6.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層的功函數大于或等于4. 6eV且小于或等于4. SeV0
7.如權利要求6所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層的厚度范圍包括20人 50人。
8.如權利要求7所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層的材料包括氮化鉭或氮化鈦。
9.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述鋁離子注入的能量范圍包括0. 6KeV 25KeVo
10.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述鋁離子注入的劑量范圍包括1E15/平方厘米 1E16/平方厘米。
11.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層的功函數大于或等于4. OeV且小于或等于4. 3eV。
12.如權利要求11所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層的材料包括鈦。
13.如權利要求12所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層采用PVD方法形成。
14.如權利要求12所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層的厚度范圍包括20A 60A。
15.如權利要求1所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括在形成所述柵極結構之后，分別在每個柵極結構的周圍形成位于半導體襯底上的側墻；以所述側墻為掩模，進行重摻雜離子注入，在所述NMOS晶體管區域中形成第一源/漏區，且在所述PMOS晶體管區域中形成第二源/漏區。
16.如權利要求15所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括在形成所述第一源/漏區和所述第二源/漏區之后，進行尖峰退火。
17.一種采用權利要求1至16中任一項所述的CMOS晶體管的制作方法制作的CMOS晶體管。
18.—種PMOS晶體管的制作方法，其特征在于，包括 提供半導體襯底； 在所述半導體襯底上形成柵介質層； 在所述柵介質層上形成第一功函數金屬層，所述第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍； 在所述第一功函數金屬層上形成第二功函數金屬層，所述第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍； 在所述第二功函數金屬層中進行鋁離子注入； 在所述第二功函數金屬層上形成多晶硅層； 刻蝕所述多晶硅層、功函數金屬層和柵介質層，形成柵極結構。
19.如權利要求18所述的PMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層的功函數大于或等于4. 6eV且小于或等于4. SeV0
20.如權利要求19所述的PMOS晶體管的制作方法，其特征在于，所述第一功函數金屬層的材料包括氮化鉭或氮化鈦。
21.如權利要求18所述的PMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層的功函數大于或等于4. OeV且小于或等于4. 3eV。
22.如權利要求21所述的PMOS晶體管的制作方法，其特征在于，所述第二功函數金屬層的材料包括鈦。
23.一種采用權利要求18至22中任一項所述的PMOS晶體管的制作方法制作的PMOS晶體管。
全文摘要
一種CMOS晶體管及制作方法、PMOS晶體管及制作方法。所述CMOS晶體管的制作方法包括提供半導體襯底；在半導體襯底上依次形成柵介質層、第一功函數金屬層、第二功函數金屬層和多晶硅層，第二功函數金屬層的功函數位于NMOS晶體管的功函數范圍，第一功函數金屬層的功函數位于NMOS晶體管功函數和PMOS晶體管功函數的算術平均值范圍，在PMOS晶體管區域對應的第一功函數金屬層中進行鋁離子注入；形成NMOS晶體管區域對應的柵極結構和PMOS晶體管區域對應的柵極結構。本發明在采用先柵極制作工藝的過程中，可以更穩定準確地控制金屬柵極的功函數，使得晶體管具有性能穩定的門限電壓。
文檔編號H01L29/78GK103066020SQ20111031909
公開日2013年4月24日 申請日期2011年10月19日 優先權日2011年10月19日
發明者平延磊 申請人:中芯國際集成電路制造(上海)有限公司