光電元件及其制造方法

專利名稱：光電元件及其制造方法
技術領域：
本發明涉及一種光電元件及其制造方法，特別是涉及一種具有一富銅黃銅礦型化合物層(P-型CIGS半導體層)與一銅瘠黃銅礦型化合物層(η-型CIGS半導體層)的光電元件及其制造方法。
背景技術：
黃銅礦型化合物，例如CuInSe2、Cu(InxGal-x) (SeyS2-y)及 Cu(InxAll-x)(SeyS2-y)等CIGS(Cu-1n-Ga-Se或_S)化合物，因具備高光電效率和低成本等優點而常被用來制造光電元件，例如太陽能電池的半導體吸附層。傳統做為太陽能電池的CIGS光電兀件通常包括一堿石灰玻璃基材，一形成于該堿石灰玻璃基材上的背電極，一形成于該背電極上且由P-型CIGS材料所構成的吸收層，一形成于該吸收層上且與該吸收層形成pn界面(pn junction)的由Cd S材料構成的緩沖層，一形成于該緩沖層上由ZnO材料構成的窗口層，一形成于該窗口層上由高摻雜Al的ZnO材料做為前電極的TCO (TransparentConductive Oxide)層,及一形成于該TCO層上的頂電極接觸。太陽能電池的效率高度倚靠吸收層的P-型CIGS材料的質量及組成。傳統上，吸收層的P-型CIGS材料可以借由共蒸發技術，兩階段式濺鍍技術，或電鍍沉積技術形成。共蒸發技術具有可任意調整吸收層組成份的濃度的優點，以獲得吸收層所要的濃度梯度并借此達到高的光電轉換效率的目的。然而，因為生產設備的限制不易達到形成具有一致均勻性的吸收層，共蒸發技術不適合生產大面積吸收層及量產。美國專利號6，048，442公開一種兩階段式濺鍍制備一 CIGS層的方法。該方法包含以派鍍技術依序在一背電極上派鍍形成一迭先驅層(precursor films),該等先驅層包括一第一銅鎵層，一第二銅鎵層，及一純銦層；在一含硒或硫的環境下，加熱以硒化該等先驅層以獲得一 CIGS吸收層。如此獲得的CIGS吸收層具有一自靠近界面一側至靠近背電極一側而濃度漸增的鎵濃度梯度，借此可以達到較高的轉換效率。雖然上述兩階段式濺鍍方法可以改善共蒸鍍的缺點，其工藝略嫌復雜。由此可見，上述現有的技術在方法、產品結構及使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。因此如何能創設一種新的光電元件及其制造方法，亦成為當前業界極需改進的目標。

發明內容
本發明的目的在于，克服現有的技術存在的缺陷，而提供一種新的光電元件及其制造方法，所要解決的技術問題是使其在于提供一種可以克服上述先前技術所提的各項缺點的光電元件及其制造方法，非常適于實用。本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種光電元件，其中包含一背電極；一透明前電極；一 P-型半導體層，設于該背電極與該透明前電極之間，且由一第一半導體化合物所構成，該第一半導體化合物包括M1、M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于In、Ga、Al、T1、Zn、Cd.Sn.Mg或此等的一組合，及該A1是選自于S、Se、Te或此等的一組合，該p-型半導體層具有一在其厚度方向上均勻的M7M2原子比 '及一 η-型層結構，設于該P-型半導體層與該透明前電極之間，與該P-型半導體層共同形成一 P-η接面，且具有一 η-型半導體層；該η-型半導體層是由一第二半導體化合物所構成，該第二半導體化合物包括Μ3、Μ4及Α2，該M3是選自于 Cu、Au、Ag、Na、L1、K 或此等的一組合,該 M4 是選自于 In、Ga、Al、T1、Zn、Cd、Sn、Mg 或此等的一組合，及該A2是選自于S、Se、Te或此等的一組合，該n_型半導體層具有一在其厚度方向上均勻的M3/M4原子比，該M3/M4原子比小于MVM2原子比且大于O.1而小于O. 9。本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。前述的光電元件，其中所述的該M7M2原子比大于O. 9。前述的光電元件，其中所述的該M7M2原子比介于O. 91與1. 3之間。前述的光電元件，其中所述的該M3/M4原子比介于O. 4與O. 7之間。前述的光電元件，其中所述的該P-型半導體層具有一介于O. 2至2 μ m的厚度。前述的光電元件，其中所述的該η-型半導體層具有一介于O. 02至O. 7 μ m的厚度。 前述的光電元件，其中所述的該η-型層結構還包括一緩沖層，該η-型半導體層形成在該P-型半導體層上，該緩沖層形成在該η-型半導體層上。前述的光電元件，其中所述的該緩沖層的材料是選自CdS、ZnS、In2Se3、CdZnS或
此等的一組合。前述的光電元件，其中所述的該η-型層結構還包括一形成在該緩沖層上的窗口層。前述的光電元件，其中所述的該窗口層的材料是選自ZnO、ZnS、AZO或此等的一組
口 ο本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本發明提出的一種制備一光電元件的方法，其中包含提供一第一靶材，該第一靶材是由一第一黃銅礦型化合物所構成，該第一黃銅礦型化合物包括M1、M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A1是選自于S、Se、Te或此等的一組合；提供一第二靶材，該第二靶材是由一第二黃銅礦型化合物所構成，該第二黃銅礦型化合物包括M3、M4及A2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A2是選自于S、Se、Te或此等的一組合；對該第一靶材施以濺鍍以在一背電極上形成一由一第一半導體化合物所構成的P-型半導體層，該第一半導體化合物包括M1、M2及A1，該P-型半導體層具有一在其厚度方向上均勻的M7M2原子比；對該第二靶材施以濺鍍以在該P-型半導體層上形成一由一第二半導體化合物所構成的η-型半導體層，該第二半導體化合物包括M3、M4及Α2，該η-型半導體層具有一在其厚度方向上均勻且低于Μ7Μ2原子比的Μ3/Μ4原子比；在該η-型半導體層上形成一緩沖層；及在該緩沖層上形成一窗口層。本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。前述的制備一光電元件的方法，其中所述的該MVM2原子比介于O. 91與1. 3之間。前述的制備一光電元件的方法，其中所述的該MVM4原子比介于O. 4與O. 7之間。
前述的制備一光電元件的方法，其中所述的該第一黃銅礦型化合物是擇自P-型CuInSe2、p-型 CuInS2、p-型 CuInl_xGaxSe2 及 p-型 CuInl-xGaxSe2-ySy, O < x < I 及O ^ y ^ 2ο前述的制備一光電元件的方法，其中所述的該第二黃銅礦型化合物是擇自η-型CuInSe2、η-型 CuInS2、η-型 CuInl_xGaxSe2 及 η-型 CuInl-xGaxSe2-ySy, O < x < I 及0 ^ y ^ 2ο本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，本發明的主要技術內容如下光電兀件，包含一背電極；一透明前電極；一 ρ-型半導體層，設于該背電極與該透明前電極之間，且由一第一半導體化合物所構成，該第一半導體化合物包括M1、M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A1是選自于S、Se、Te或此等的一組合,該P-型半導體層具有一在其厚度方向上均勻的MVM2原子比；及一 η-型層結構，設于該ρ-型半導體層與該透明前電極之間，與該P-型半導體層共同形成一 ρ-η接面，且具有一 η-型半導體層。其中，該η-型半導體層是由一第二半導體化合物所構成，該第二半導體化合物包括M3、M4及Α2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A2是選自于S、Se、Te或此等的一組合,該η-型半導體層具有一在其厚度方向上均勻的Μ3/Μ4原子比，該Μ3/Μ4原子比小于該MVM2原子比且大于O.1而小于O. 9。較佳地，該Μ7Μ2原子比大于O. 9。較佳地，該MVM2原子比介于O. 91與1. 3之間。較佳地，該Μ3/Μ4原子比介于O. 4與O. 7之間。較佳地,該ρ- 型半導體層具有一介于O. 2至2 μ m的厚度。較佳地，該η-型半導體層具有一介于O. 02至O. 7 μ m的厚度。較佳地，該η-型層結構還包括一緩沖層，該η-型半導體層形成在該ρ_型半導體層上，該緩沖層形成在該η-型半導體層上。又較佳地，該緩沖層的材料是選自CdS、ZnS、In2Se3、CdZnS或此等的一組合。又較佳地，該η-型層結構還包括一形成在該緩沖層上的窗口層。更佳地，該窗口層的材料是選自ZnO、ZnS、AZO或此等的一組合。又，本發明一種制備一光電元件的方法，包含提供一第一靶材，該第一靶材是由一第一黃銅礦型化合物所構成，該第一黃銅礦型化合物包括M\M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合,該M2是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合，及該A1是選自于S、Se、Te或此等的一組合；提供一第二祀材,該第二祀材是由一第二黃銅礦型化合物所構成，該第二黃銅礦型化合物包括M3、M4及A2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合,該M4是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合，及該A2是選自于S、Se、Te或此等的一組合；對該第一祀材施以派鍍以在一背電極上形成一由一第一半導體化合物所構成的P-型半導體層，該第一半導體化合物包括M\M2及A1，該P-型半導體層具有一在其厚度方向上均勻的M7M2原子比；對該第二靶材施以濺鍍以在該P-型半導體層上形成一由一第二半導體化合物所構成的η-型半導體層，該第二半導體化合物包括M3、M4及Α2，該η-型半導體層具有一在其厚度方向上均勻且低于Μ7Μ2原子比的M3/M4原子比；在該η-型半導體層上形成一緩沖層；及在該緩沖層上形成一窗口層。較佳地，該MVM2原子比介于O. 91與1. 3之間。較佳地，該MVM2原子比介于O. 91與1. 3之間。較佳地，該第一黃銅礦型化合物是擇自P-型CuInSe2、p-型CuInS2、p-型CuInl_xGaxSe2 及 p-型 CuInl_xGaxSe2-ySy, O ^ x ^ I 及 0<y<2。較佳地，該第二黃銅礦型化合物是擇自η-型CuInSe2、n_型CuInS2、n_型CuInl_xGaxSe2 及 η-型 CuInl_xGaxSe2-ySy, O ^ x ^ I 及 0<y<2。借由上述技術方案，本發明光電元件及其制造方法至少具有下列優點及有益效果一方面借由在該P-型半導體層5 (即吸收層)上形成一由一第二半導體化合物所構成的η-型半導體層61而可以得到光電轉換效率良好的光電元件，而另一方面借由濺鍍該第一靶材與該第二靶材直接形成該P-型半導體層5與該η-型半導體層61而不須后續硒化步驟，因此可以克服現有工藝復雜的缺失。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和其它目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是一示意圖，說明本發明的一較佳實施例的光電元件的結構；圖2是一流程圖 ，說明本發明的一較佳實施例的光電元件的制造方法；圖3是一電流電壓特性曲線圖，說明實施例1的光電元件的光電轉換實驗的測量結果;圖4是一電流電壓特性曲線圖，說明實施例2的光電元件的光電轉換實驗的測量結果;圖5是一電流電壓特性曲線圖，說明比較例I的光電元件的光電轉換實驗的測量
結果;圖6是一電流電壓特性曲線圖，說明比較例2的光電元件的光電轉換實驗的測量結果;及圖7是一電流電壓特性曲線圖，說明比較例3的光電元件的光電轉換實驗的測量結果。
具體實施例方式為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的光電元件及其制造方法其具體實施方式
、方法、步驟、結構、特征及其功效，詳細說明如后。如圖1所不,本發明一種光電兀件的較佳實施例包含一基材2 形成于該基材2上的背電極3 ;—透明前電極4 ;一 ρ-型半導體層5,設于該背電極3與該透明前電極4之間，且由一第一半導體化合物所構成，該第一半導體化合物包括M1、M2及Α1，該M1是選自于Cu、Au、Ag、Na、L1、K 或此等的一組合,該 M2 是選自于 In、Ga、Al、T1、Zn、Cd、Sn、Mg 或此等的一組合，及該A1是選自于S、Se、Te或此等的一組合，該p_型半導體層5具有一在其厚度方向上均勻的M7M2原子比(例如，CuInSe2組合的MVM2原子比為Cu/In，而CuInGaSe2組合的MVM2原子比為Cu/ (In+Ga))，該MVM2原子比大于O. 9 ;一 η-型層結構6，設于該ρ-型半導體層5與該透明前電極4之間，與該ρ-型半導體層5共同形成一 ρ-η接面，且具有一形成于該P-型半導體層5的η-型半導體層61，一形成于該η-型半導體層61上的緩沖層62，及一形成于該緩沖層62上的窗口層63 ;及一形成于該透明前電極4上的頂電極接觸7。該透明前電極4形成于該窗口層63上且是由一TCO(Transparent Conductive Oxide,透明導電氧化物)膜所構成。TCO膜的材料較佳為A1摻雜ZnO(AZO)。該ρ-型半導體層5的功能是做為光電元件的吸收層。該η-型半導體層61是由一第二半導體化合物所構成，該第二半導體化合物包括Μ3、Μ4及Α2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于In,Ga,Al>T1、Zn、Cd、Sn、Mg或此等的一組合,及該A2是選自于S、Se、Te或此等的一組合,該η-型半導體層61具有一在其厚度方向上均勻的Μ3/Μ4原子比，該Μ3/Μ4原子比小于該MVM2原子比且大于O.1而小于O. 9。較佳下，該MVM2原子比介于O. 91與1. 3之間，及該Μ3/Μ4原子比介于O. 4與O. 7之間。較佳下，該ρ-型半導體層5具有一介于O. 2至2 μ m的厚度，及該n_型半導體層61具有一介于O. 02至O. 7 μ m的厚度。較佳下，該緩沖層62的材料是選自CdS、ZnS、In2Se3、CdZnS或此等的一組合。較佳下，該窗口層63的材料是選自ZnO、ZnS、AZO或此等的一組合。較佳下，該基材2的材料是擇自由堿石灰玻璃基材、不銹鋼、及聚合物所組成的群
組的一者。較佳下，該背電極3的材料是選自鑰及不銹鋼。較佳下,該頂電極接觸7的材料是擇自Au、Ag、或Ni/Al,更佳為Ni/Al。上述光電元件的較佳實施例只包括單一層ρ-型半導體層5及單一層η-型半導體層61。可選擇地，在其它實施例中，該光電元件可以包括一推疊而成且具有不同Μ7Μ2原子比的多個P-型半導體層及一推疊而成且具有不同Μ3/Μ4原子比的多個η-型半導體層。圖2是上述較佳實施例的制作方法流程。參考圖1與2，該方法包括提供一第一靶材(未顯示)，該第一靶材是由一第一黃銅礦型化合物所構成，該第一黃銅礦型化合物包括M1、M2及Α1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A1是選自于S、Se、Te或此等的一組合；提供 一第二靶材(未顯示)，該第二靶材是由一第二黃銅礦型化合物所構成，該第二黃銅礦型化 合物包括M3、M4及Α2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于 In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A2是選自于S、Se、Te或此等的一組合；對該第一靶材施以濺鍍以在一背電極3上形成一由一第一半導體化合物所構成的P-型半導體層5，該第一半導體化合物包括M\M2及A1，該ρ-型半導體層5具有一在其厚度方向上均勻的M7M2原子比；對該第二靶材施以濺鍍以在該P-型半導體層5上形成一由一第二半導體化合物所構成的η-型半導體層61，該第二半導體化合物包括Μ3、Μ4及Α2，該η-型半導體層61具有一在其厚度方向上均勻且低于MVM2原子比的Μ3/Μ4原子比；以濺鍍技術在該η-型半導體層61上形成一緩沖層62 ；以濺鍍技術在該緩沖層62上形成一窗口層63 ；以濺鍍技術在該窗口層63上形成一透明前電極4 ;及以濺鍍技術在該透明前電極4上形成一頂電極接觸7。因為ρ-型半導體層5與η-型半導體層61是以濺鍍方式形成，因此具有濺鍍技術的優點而可以生產大面積的光電元件或太陽能電池，進而克服上述現有共蒸鍍技術的缺點。較佳下，該第一黃銅礦型化合物是擇自P-型CuInSe2、ρ-型CuInS2、ρ-型CuInl_xGaxSe2 及 ρ-型 CuInl_xGaxSe2-ySy,其中，O ^ x ^ I 及 0<y<2。較佳下，該第二黃銅礦型化合物是擇自η-型CuInSe2、n_型CuInS2、n_型CuInl_xGaxSe2 及 η-型 CuInl_xGaxSe2-ySy,其中，O ^ x ^ I 及 0<y<2。該第一黃銅礦型化合物也可以是選自P-型CuIn3Se5與ρ-型CuIn5Se8及該第二黃銅礦型化合物也可以是選自η-型CuIn3Se5與η-型CuIn5Se8。該第一靶材與第二靶材的材料，也就是說，該第一黃銅礦型化合物與第二黃銅礦型化合物的制備可以以傳統溶劑熱合成法(solvothermal synthesis techniques)或以美國專利號7，591，990所公開的在配位溶劑下反應手段(coordinating solvent-basedreaction scheme)來制備。本發明將就以下實施例與比較例來作進一步說明，但應了解的是，該實施例僅為例示說明用，而不應被解釋為本發明實施的限制。〈實施例1 (El) >光電元件制備以溶劑熱合成法制備第一黃銅礦型化合物與第二黃銅礦型化合物材料，并燒結壓制該等材料以形成第一 靶材與第二靶材。所形成的第一靶材的第一黃銅礦型化合物包含 34. 12atomic % Cu>8. 68atomic % Ga、16. 85atomic % In 及 40. 35atomic % Se (Cu/(Ga+In)原子比為1. 34)，所形成的第二靶材的第二黃銅礦型化合物包含23. 25atomic%Cu>8. 5atomic % Ga、19.1atomic % In M 49. 15atomic % Se (Cu/ (Ga+In)原子比為 O. 84)。清洗一形成有Mo背電極的堿石灰玻璃基材。對該第一祀材施以派鍍(DC sputtering,輸出功率為0. 55KW)以在該Mo背電極上形成一由第一半導體化合物所構成的P-型半導體層。所形成的P-型半導體層具有一 0. 3 μ m的厚度及所形成的第一半導體化合物包含30. 27atomic% Cu>6. 33atomic% Ga、16. 99atomic% In 及 46. 41atomic% Se (在 ρ-型半導體層的厚度方向上具有均一的Cu/(Ga+In)原子比且其值為1. 30)。對該第二靶材施以濺鍍(輸出功率為0. 4KW)以在該ρ-型半導體層上形成一由第二半導體化合物所構成的η-型半導體層。所形成的η-型半導體層具有一 0. 38 μ m的厚度及所形成的第二半導體化合物包含 15. 43atomic % Cu>5. 24atomic % Ga、18. 17atomic % In 及 61. 17atomic % Se (在 η-型半導體層的厚度方向上具有均一的Cu/(Ga+In)原子比且其值為0. 66)。以濺鍍方式(輸出功率為0. 5KW)在該η-型半導體層形成一厚度為0. 16 μ m的CdS緩沖層。以濺鍍方式(輸出功率為3KW)在該CdS緩沖層上形成一厚度為0. 12μπι的ZnO窗口層。以濺鍍方式(輸出功率為4KW)在該ZnO窗口層上形成一厚度為0.44μπι的AZO透明前電極。以濺鍍方式在該透明前電極上形成一 Ni/Al頂電極接觸。< 實施例 2 (E2) >光電元件制備實施例2的光電元件的制備流程與實施例1者相同，但在操作條件上主要的不同為第一祀材的第一黃銅礦型化合物包含28. 13atomic % Cu>8. 5atomic % Ga、18. 22atomic% In 及 45. 15atomic% Se (Cu/ (Ga+In)原子比為1. 05),第二祀材的第二黃銅礦型化合物包含 23. 25atomic % Cu>8. 5atomic % Ga、19.1atomic % In M 49. 15atomic %Se (Cu/ (Ga+In)原子比為0.84)。所形成的第一半導體化合物包含25. 4atomic % Cu、9. 72atomic% Ga、18. 13atomic% In 及 46. 75atomic% Se (Cu/ (Ga+In)原子比為 O. 912)及所形成的第二半導體化合物包含 11. 28atomic% Cu>6. 34atomic% Ga、19. 2atomic% In 及63. 18atomic% Se (Cu/ (Ga+In)原子比為 O. 44)。〈比較例I (CEl) >光電元件制備比較例I的光電元件的制備流程與實施例1主要的不同為比較例I的光電元件僅形成有該P-型半導體層而未形成該η-型半導體層。在比較例I中，該第一靶材的第一黃銅礦型化合物包含 34. 12atomic % Cu、8. 68atomic % Ga、16. 85atomic % In及40. 35atomic % Se (Cu/(Ga+In)原子比為1.34)。所形成的第一半導體化合物包含30. 27atomic % Cu>6. 33atomic % Ga、16. 99atomic % In 及 46. 41atomic % Se (Cu/ (Ga+In)原子比為1.30)。< 比較例 2 (CE2) >光電元件制備比較例2的光電元件的制備流程與實施例1者相同，但在操作條件上主要的不同為第一祀材的第一黃銅礦型化合物包含28. 13atomic % Cu>8. 5atomic % Ga、18. 22atomic% In 及 45. 15atomic% Se (Cu/ (Ga+In)原子比為1. 05)，第二革巴材的第二黃銅礦型化合物包含 23. 25atomic % Cu>8. 5atomic % Ga、19.1atomic % In 及 49. 15atomic %Se (Cu/(Ga+In)原子比為O. 84)。所形成的第一半導體化合物包含24. 24atomic % Cu、7. 7atomic % Ga、20. 65atomic % In 及 47. 41atomic % Se (Cu/ (Ga+In)原子比為 0. 855)及所形成的第二半導體化合物包含 11. 28atomic% Cu>6. 34atomic% Ga、19. 2atomic% In 及63. 18atomic% Se (Cu/ (Ga+In)原子比為 O. 44)。< 比較例 3 (CE3) >光電元件制備

比較例3的光電元件的制備流程與實施例1者相同，但在操作條件上主要的不同為第一祀材的第一黃銅礦型化合物包含34. 12atomic % Cu、8. 68atomic % Ga、16. 85atomic% In 及 40. 35atomic% Se (Cu/ (Ga+In)原子比為1. 34)，第二革巴材的第二黃銅礦型化合物包含 7. 25atomic % Cu>9. 92atomic % Ga、27. 28atomic % In 及 55. 55atomic %Se (Cu/ (Ga+In)原子比為0.195)。所形成的第一半導體化合物包含30. 27atomic % Cu、6. 33atomic % Ga、16. 99atomic % In 及 46. 41atomic % Se (Cu/ (Ga+In)原子比為1. 30)及所形成的第二半導體化合物包含 3. 54atomic% Cu、10. 42atomic% Ga>28. 63atomic% In及57. 41atomic% Se (Cu/ (Ga+In)原子比為 0. 09)。功能測試根據IEC 60904-9標準測試方法以太陽能仿真器各別地對實施例1與2及比較例1-3所獲得的光電元件進行電流電壓特性曲線(1-V)測量。如圖3的測量結果顯示，實施例1的光電元件的Voc(電流為零時的電壓)為O. 44V，及Isc (電壓為零時的電流)為-34. 45mA/cm2 (負號代表負極性，negativepolarity)，填充因子(FF，fill factor)為 O. 2673，及轉換效率為 4. 05%。如圖4的測量結果顯示，實施例2的光電元件的Voc為O. 49V，及Isc為-31. 17mA/cm2，填充因子為O. 4181，及轉換效率為6. 32%。如圖5的測量結果顯示，比較例I的光電元件的Voc為O. 04V，及Isc為_3. OmA/cm2，填充因子為O. 135，及轉換效率為0.015%。如圖6的測量結果顯示，比較例2的光電元件的Voc為O. 26V，及Isc為_7. OmA/cm2，填充因子為O. 385，及轉換效率為O. 7%。如圖7的測量結果顯示，比較例3的光電元件的Voc為0V，及Isc為0mA/cm2，填充因子為O,及轉換效率為O。本發明一方面借由在該P-型半導體層5 (即吸收層)上形成一由一第二半導體化合物所構成的η-型半導體層61而可以得到光電轉換效率良好的光電元件，而另一方面借由濺鍍該第一靶材與該第二靶材直接形成該P-型半導體層5與該η-型半導體層61而不須后續硒化步驟，因此可以克服現有工藝復雜的缺失。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案內容，依據本發明的技術實質對以上實施 例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。
權利要求
1.一種光電元件，其特征在于其包含一背電極；一透明前電極；一 P-型半導體層，設于該背電極與該透明前電極之間，且由一第一半導體化合物所構成，該第一半導體化合物包括M^M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合，及該A1是選自于S、Se、 Te或此等的一組合，該P-型半導體層具有一在其厚度方向上均勻的M7M2原子比；及一 η-型層結構，設于該P-型半導體層與該透明前電極之間，與該P-型半導體層共同形成一 P-η接面，且具有一 η-型半導體層；該η-型半導體層是由一第二半導體化合物所構成，該第二半導體化合物包括M3、M4及 A2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于In、Ga、Al、T1、Zn、 Cd、Sn、Mg或此等的一組合，及該A2是選自于S、Se、Te或此等的一組合，該η-型半導體層具有一在其厚度方向上均勻的Μ3/Μ4原子比，該Μ3/Μ4原子比小于Μ7Μ2原子比且大于O.1而小于O. 9。
2.如權利要求1所述的光電元件，其特征在于該MVM2原子比大于O.9。
3.如權利要求1所述的光電元件，其特征在于該MVM2原子比介于O.91與1. 3之間。
4.如權利要求1所述的光電元件，其特征在于該Μ3/Μ4原子比介于O.4與O. 7之間。
5.如權利要求1所述的光電元件，其特征在于該P-型半導體層具有一介于O.2至 2 μ m的厚度。
6.如權利要求1所述的光電兀件，其特征在于該η-型半導體層具有一介于O.02至 O. 7μπι的厚度。
7.如權利要求1所述的光電元件，其特征在于該η-型層結構還包括一緩沖層，該 η-型半導體層形成在該P-型半導體層上，該緩沖層形成在該η-型半導體層上。
8.如權利要求7所述的光電元件，其特征在于該緩沖層的材料是選自CdS、ZnS、 In2Se3、CdZnS或此等的一組合。
9.如權利要求7所述的光電元件，其特征在于該η-型層結構還包括一形成在該緩沖層上的窗口層。
10.如權利要求9所述的光電元件，其特征在于該窗口層的材料是選自Zn0、ZnS、AZ0 或此等的一組合。
11.一種制備一光電兀件的方法，其特征在于其包含提供一第一靶材，該第一靶材是由一第一黃銅礦型化合物所構成，該第一黃銅礦型化合物包括M1、M2及A1，該M1是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M2是選自于 In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A1是選自于S、Se、Te或此等的一組合；提供一第二靶材，該第二靶材是由一第二黃銅礦型化合物所構成，該第二黃銅礦型化合物包括M3、M4及A2，該M3是選自于Cu、Au、Ag、Na、L1、K或此等的一組合，該M4是選自于 In、Ga、Al、T1、Zn、Cd、Sn、Mg或此等的一組合,及該A2是選自于S、Se、Te或此等的一組合；對該第一靶材施以濺鍍以在一背電極上形成一由一第一半導體化合物所構成的P-型半導體層，該第一半導體化合物包括M\M2及A1，該P-型半導體層具有一在其厚度方向上均勻的M7M2原子比；對該第二靶材施以濺鍍以在該P-型半導體層上形成一由一第二半導體化合物所構成的η-型半導體層，該第二半導體化合物包括M3、M4及A2，該η-型半導體層具有一在其厚度方向上均勻且低于Μ7Μ2原子比的Μ3/Μ4原子比；在該η-型半導體層上形成一緩沖層 '及在該緩沖層上形成一窗口層。
12.如權利要求11所述的制備一光電元件的方法，其特征在于該Μ7Μ2原子比介于 O. 91與1. 3之間。
13.如權利要求11所述的制備一光電元件的方法，其特征在于該Μ3/Μ4原子比介于 O. 4與O. 7之間。
14.如權利要求11所述的制備一光電元件的方法，其特征在于該第一黃銅礦型化合物是擇自 P-型 CuInSe2、p-型 CuInS2、p-型 CuInl_xGaxSe2 及 p-型 CuInl-xGaxSe2-ySy,I 及 0<y<2。
15.如權利要求11所述的制備一光電元件的方法，其特征在于該第二黃銅礦型化合物是擇自 η-型 CuInSe2、n_ 型 CuInS2、n_ 型 CuInl_xGaxSe2 及 η-型 CuInl-xGaxSe2-ySy,I 及 0<y<2。
全文摘要
本發明是有關于一種光電元件，包含一背電極；一透明前電極；一p-型半導體層，設于該背電極與該透明前電極之間，且由一第一半導體化合物所構成，該p-型半導體層具有一在其厚度方向上均勻的M1/M2原子比；及一n-型層結構，設于該p-型半導體層與該透明前電極之間，與該p-型半導體層共同形成一p-n接面，且具有一n-型半導體層。該n-型半導體層是由一第二半導體化合物所構成，且具有一在其厚度方向上均勻的M3/M4原子比。該M3/M4原子比大于0.1且小于0.9。
文檔編號H01L31/18GK103035756SQ20111030753
公開日2013年4月10日 申請日期2011年10月8日 優先權日2011年10月8日
發明者周邦彥, 任忠琦, 袁文浩, 杜彥良, 黃久恭, 邱俊憲, 林作英, 李卓澔 申請人:威奈聯合科技股份有限公司