具有超級結的半導體結構的形成方法及半導體結構的制作方法

專利名稱：具有超級結的半導體結構的形成方法及半導體結構的制作方法
技術領域：
本發明涉及半導體制造及設計技術領域，特別涉及一種具有超級結的半導體結構的形成方法及該具有超級結的半導體結構。
背景技術：
目前，高壓功率MOSFET被廣泛應用于大功率電路中。在開態情況下，它應具有較低的導通電阻；而在關態情況下，需要具有較高的擊穿電壓。對于傳統的功率M0SFET，特別是VDM0S，一般通過增加外延厚度和降低外延摻雜濃度的方式來提高擊穿電壓。但是隨著擊穿電壓的提高，外延層電阻迅速增大。這是在功率器件中產生的最重要問題之一，即既要有高的擊穿電壓又要有低的導通電阻，這兩者之間的關系成為制造高性能功率器件的障礙。 目前常見的功率半導體器件主要有VDMOS和IGBT兩種，但這兩種器件導通電阻Ron與擊穿電壓Vb之間存在Ron Vb2 5的近似關系，擊穿電壓越高，導通電阻越大。
為了克服傳統功率MOSFET器件中導通電阻與擊穿電壓之間的矛盾，目前提出了一種新的理想器件結構，稱為超級結(super-junction)MOSFET器件,超級結MOSFET器件主要是利用超級結結構。在超級結結構中，包含η型雜質的η型柱和包含P型雜質的P型柱中的電荷相互平衡，使電場分布與傳統功率MOSFET中的電場分布不同，漂移區的臨界場強幾乎為恒定值。因此，擊穿電壓僅僅取決于外延層的厚度，而與摻雜濃度無關。外延層厚度越大，器件的擊穿電壓越大。
另外，超級結MOSFET器件中漂移層的濃度也可以做得較高，從而保證了較低的導通電阻。因此，為了獲得很高的擊穿電壓，器件必須做得比較厚。由于超級結是基于電荷補償原理，且是多子導電的器件，因此消除了 IGBT關斷時的拖尾延遲，把功率MOSFET的低開關損耗和IGBT的低導通損耗結合在一起，實現了器件導通電阻與擊穿電壓之間的最佳化設計。目前，利用超級結的MOSFET管已能提供高電壓及大電流。
目前，常用的高壓超級結MOSFET的制造大多采用多次外延和離子注入相結合(以下簡稱外延法)或采用 深槽刻蝕和外延再生長填充技術(以下簡稱挖槽法)的工藝方法。 以下分別對這兩種工藝方法進行介紹。
一、外延法
首先在η型重摻雜襯底上生長第一層η型輕摻雜外延層；接著在該η型輕摻雜外延層的預定位置注入預定劑量的P型輕摻雜雜質，使該外延層中的η型雜質的量與P型雜質的量相匹配。由于需要在這一層外延中用離子注入的方法形成P區，所以每層外延的厚度不能太厚。對于高壓MOSFET晶體管來說，需要幾層η型輕摻雜外延層，并在每次外延之后要做P型輕摻雜雜質離子注入，P型輕摻雜雜質離子注入層經過擴散形成了上下形狀較一致氣泡狀相連且濃度擴散均勻的P型輕摻雜柱狀結。由此，形成了相間排列的P型輕摻雜區與η型輕摻雜區。然后再做場氧、柵氧層、淀積多晶硅柵、p-body區注入退火、η型雜質離子注入退火形成η型重摻雜源區、淀積BPSG、刻蝕接觸孔、淀積金屬層等組成高壓MOSFET 結構。
外延法制造的超級結中的P型輕摻雜柱狀結是經過多次反復外延、氧化、光刻和硼離子注入而形成的。在工藝過程中，前次注入的硼離子會隨著后次外延而擴散漂移，需要經過大量實驗來校準。所以此過程需要精確控制硼離子注入劑量、窗口及退火時間，以形成上下形狀較一致氣泡狀相連且濃度擴散均勻的柱狀結，實現超級結的電荷補償。而多次外延生長、離子注入和擴散會產生大量的晶格缺陷，也會影響器件的可靠性。
二、挖槽法
如圖1a-1m所示，為現有技術中采用挖槽法制造超級結MOSFET單個元胞的制造工藝過程示意圖，包括以下步驟
步驟SlOl，提供η型重摻雜半導體襯底10(V，例如電阻率為O. 003 Ω κπι、寬度為 12 μ m的半導體襯底。
步驟S102，在η型重摻雜半導體襯底100'上生長一層較厚的η型輕摻雜外延層 200f，如圖1a所示。例如電阻率為5Ω · cm的襯底。
步驟S103，用光刻法定義出挖槽的區域300'，例如區域的寬度為4 μ m，并進行硅刻蝕，如圖1b所示。
步驟S104，用外延法在硅片上挖槽的區域300 '內生長一層p型輕摻雜外延層 600;，如圖1c所示。P型輕摻雜外延層60(V位于η型輕摻雜外延層40(V和η型輕摻雜外延層50(V之間。
步驟S105，采用化學機械拋光法將P型輕摻雜外延層60(V的厚度拋光至與η型輕摻雜外延層200'的厚度一致。
步驟S106，在半導體硅片上生長氧化層(F0X)。
步驟S107，通過光刻，界定出有源區，對場氧化層進行刻蝕。
步驟S108，生長柵氧化層700'，在柵氧化層700'的表面淀積導電多晶硅800'， 如圖ld、le所示。
步驟S109，通過光刻，界定出多晶硅區域，進行多晶硅刻蝕，如圖1f所示。
步驟S110，在整個半導體硅片表面進行P型雜質離子注入，前面工藝過程中形成的場氧和多晶硅區域可以界定形成P-body的區域90(V，如圖1g和Ih所示。例如界定 p-body區域寬度為5 μ m,在1150°C下退火120min,退火過程中的橫向擴散使得p_body區域90(V的表面寬度增大到約為9 μ m，同時P柱的寬度擴散到約8 μ m。以一次離子注入方式形成p-body，再長時間高溫退火處理，退火時間長和退火溫度高都會影響P型輕摻雜區的橫向擴散，橫向擴散的寬度約為2 μ m,該橫向擴散會中和η型輕摻雜區的有效載流子,導通電阻Ron會變大；如果P型輕摻雜區和η型輕摻雜區的寬度較小，在退火的過程中就會影響正常的Pnpn結構，這會嚴重影響器件的性能。
/Jn ο
Im所示t
步驟S111，通過光刻，界定出源極區域1000'，11型雜質離子注入，如圖1i和Ij所步驟S112，在整個半導體硅片表面淀積介質層1100'，并回流，如圖1k所示。 步驟S113，通過光刻，界定出接觸孔區域，并進行氧化層刻蝕，如圖11所示。步驟S114，淀積金屬層120(V，通過光刻，定義出刻蝕區域，進行金屬刻蝕，如圖現有挖槽法在η型輕摻雜區上挖槽后外延生長P型輕摻雜區，保證η型輕摻雜區的摻雜濃度與P型輕摻雜區的摻雜濃度相匹配，達到電荷平衡，進而形成相間排列的pnpn 型柱狀結構。然而現有挖槽法的缺點在于，在此結構上形成器件層的過程中，采用一次注入形成p-body，需要長時間高溫退火處理，以保證形成雜質連續分布的預定結深。長時間的高溫退火會導致P-body和P型輕摻雜區發生橫向擴散，從而導致P型輕摻雜區中的雜質與η 型輕摻雜區中的雜質相互中和，使得η型輕摻雜區中的η型載流子被部分中和。p-body和 P型輕摻雜區的橫向擴散，導致左右兩邊的導電通道變窄，導通電阻增大，導通壓降增大，進而影響超級結MOSFET的器件性能。發明內容
本發明的目的旨在至少解決上述技術缺陷，特別是解決現有技術中由于p-body 形成時退火處理使得橫向擴散引起的導通電阻過大的技術缺陷，提出一種超級結MOSFET 結構。
為達到上述目的，本發明一方面提出一 種具有超級結的半導體結構的形成方法， 包括提供具有第一摻雜類型的半導體襯底；在所述半導體襯底之上分別形成第一摻雜區、第二摻雜區和第三摻雜區，所述第三摻雜區位于所述第一摻雜區和所述第二摻雜區之間，且所述第一摻雜區和第二摻雜區為第一摻雜類型，所述第三摻雜區為第二摻雜類型，其中，所述第一摻雜區和第二摻雜區的摻雜濃度小于所述半導體襯底的摻雜濃度，且所述第一摻雜區和第二摻雜區的摻雜濃度與所述第三摻雜區的摻雜濃度相互匹配；
向所述第三摻雜區，所述第一摻雜區和第二摻雜區的一部分至少兩次注入第二摻雜類型的雜質離子以形成第二摻雜類型的體區，并進行退火；在所述第一摻雜區、第二摻雜區和體區之上形成掩膜層；刻蝕所述掩膜層以形成有源區，其中，所述有源區包含在所述體區中；在所述第二摻雜類型的體區中形成第一摻雜類型的源極；在所述第一摻雜區、第二摻雜區、體區、源極上方形成介質層；在所述介質層中形成接觸孔區域；和形成金屬層，所述金屬層填充所述接觸孔區域。
本發明另一方面還提出了一種具有超級結的半導體結構，包括半導體襯底，所述半導體襯底為第一摻雜類型；分別形成在所述重摻雜半導體襯底之上的第一摻雜區、第二摻雜區和第三摻雜區，所述第三摻雜區位于所述第一摻雜區和所述第二摻雜區之間，且所述第一摻雜區和第二摻雜區為第一摻雜類型，所述第三摻雜區為第二摻雜類型，其中，所述第一摻雜區和第二摻雜區的摻雜濃度小于所述半導體襯底的摻雜濃度，且所述第一摻雜區和第二摻雜區的摻雜濃度與所述第三摻雜區的摻雜濃度相互匹配；
形成在所述第三摻雜區頂部及所述第一摻雜區和第二摻雜區頂部部分區域的體區，所述體區為第二摻雜類型，其中，所述體區通過至少兩次注入第二摻雜類型的雜質離子，及退火形成；形成在所述體區之中的第一摻雜類型的源極；形成在所述體區之上的接觸孔區域；以及填充所述接觸孔區域的金屬層。
本發明涉及不同能量多次離子注入形成p-body結構的超級結半導體器件的一種方法。與現有技術相比，本發明中，采用至少兩次注入第二摻雜類型的雜質離子的方法形成體區，只需要短時間一定溫度的退火處理以激活離子注入的雜質，能夠在一定范圍內增大體區的橫向尺寸而增大其縱向尺寸。本發明產生的橫向擴散較小，省去了傳統工藝中雜質離子注入后長時間高溫度退火擴散的過程，對于前面工序中形成的第三摻雜區沒有顯著影響，進而對第三摻雜區的寬度更易控制，不會因長時間高溫度退火處理發生較大的橫向擴散，保證了 pnpn結構的有序排列，降低導通電阻，從而保證了具有超級結的半導體結構的工作性能。在多次雜質離子注入后進行短時間退火，不但有利于體區在橫向尺寸上有一定擴展，也有利于消除雜質離子注入和擴散過程中產生的晶格缺陷，提高了具有超級結的半導體結構的性能。
本發明附加的方法和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。


本發明上述的和/或附加的方法和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中
圖1a-1l為現有技術中具有超級結的半導體結構的形成方法中間狀態示意圖1m為現有技術中具有超級結的半導體結構示意圖2a_21為本發明實施例中具有超級結的半導體結構的形成方法中間狀態示意圖2m為本發明實施例的具有超級結的半導體結構示意圖。
具體實施方式
下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。
下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員 可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。
本發明提供了一種具有超級結的半導體結構的形成方法，如圖2a_21所示，為本發明實施例中具有超級結的半導體結構的形成方法的中間狀態示意圖。該方法包括以下步驟
步驟S201，提供重摻雜的半導體襯底100。本發明的一個實施例中，半導體襯底 100可為第一摻雜類型，該第一摻雜類型為η型摻雜。當然在本發明的其他實施例中，該第一摻雜類型可為P型摻雜。在該實施例中，半導體襯底100包括但不限于硅、鍺、鍺化硅、碳化硅、砷化鎵或者任何III/V族化合物半導體等。
步驟S202，在重摻雜半導體襯底100上生長一層較厚的輕摻雜外延層200，如圖2a 所示。輕摻雜外延層200與半導體襯底100都為第一摻雜類型。在本發明的一個實施例中， 半導體襯底100的摻雜類型為η型，外延層200的摻雜類型為η型。而在本發明的另一個實施例中，半導體襯底100的摻雜類型為P型，外延層200的摻雜類型為P型。在該步驟中所謂的輕摻雜，即輕摻雜外延層200的摻雜濃度小于重摻雜半導體襯底100的摻雜濃度。
進一步地，在該實施例中，輕摻雜外延層200的厚度由具有超級結的半導體結構 (即MOSFET晶體管)的耐壓決定，如果MOSFET晶體管的擊穿電壓越大，則輕摻雜外延層200 越厚。在本發明的一個實施例中，具有超級結的半導體結構的擊穿電壓為600V，對應的輕摻雜外延層厚度約為40 μ m。
步驟S203，在輕摻雜外延層200中形成凹槽300，如圖2b所示。本發明中，凹槽 300可以通過在輕摻雜外延層200中挖槽并進行刻蝕形成。
步驟S204，在凹槽300中形成第三摻雜區600。在第三摻雜區600形成之后，輕摻雜外延層200就被分為第三摻雜區600兩側的第一摻雜區400和第二摻雜區500。本發明實施例中，第三摻雜區600可以通過在凹槽300中外延或者淀積輕摻雜半導體材料形成，其中，第三摻雜區600為第二摻雜類型。在本發明的一個實施例中，第一摻雜區400和第二摻雜區500的摻雜類型是η型，第三摻雜區600的摻雜類型是P型。在本發明的另一個實施例中，第一摻雜區400和第二摻雜區500的摻雜類型也可以是P型，而第三摻雜區600的摻雜類型也可以是η型。第一摻雜區400、第二摻雜區500和第三摻雜區600的厚度由具有超級結的半導體結構(即MOSFET晶體管)的耐壓決定，如果MOSFET晶體管的擊穿電壓越大，則第一摻雜區400、第二摻雜區500和第三摻雜區600越厚。第三摻雜區600的寬度可以與第一摻雜區400和第二摻雜區500的寬 度相同，也可以不同。本發明的實施例中，第三摻雜區600的形狀可以是矩形、U型、梯形或其他形狀。在本發明的一個實施例中，第一摻雜區400、第二摻雜區500和第三摻雜區600的形狀是梯形。在本發明的實施例中，第三摻雜區600的摻雜濃度與第一摻雜區400和第二摻雜區500的摻雜濃度相互匹配。具體如何匹配如同現有技術所公知的，在此不再贅述。
步驟S205,米用化學機械拋光法對第三摻雜區600、第一摻雜區400、第二摻雜區 500進行拋光，以將第三摻雜區600的厚度拋光至與第一摻雜區400、第二摻雜區500的厚度一致，如圖2c所示。
步驟S206，在第三摻雜區600頂部及第一摻雜區400和第二摻雜區500頂部的部分區域形成體區700，如圖2e所示。在本發明的一個實施例中體區700可為U型體區，當然在本發明的其他實施例中，該體區700也可為其他形狀，例如矩形等。具體地，通過光刻，在第一摻雜區400、第二摻雜區500和第三摻雜區600的頂部界定出雜質離子注入的區域，而后采用不同能量的多次雜質離子注入及短時間退火的方法形成體區700，如圖2d所示。在本發明的優選實施例中，雜質離子的注入次數約為3-5次，優選為4次。例如采用注入濃度為lel3cnT3，注入能量分別為60KeV、400KeV、lOOOKeV、1800KeV進行四次離子注入，在950°C 下退火30min。如果雜質離子注入次數太多，則需要多次調節改變注入能量，會增加成本; 如果雜質離子注入次數太少，則不能形成足夠大的體區700并且體區700中的雜質離子不能連續分布。在本發明實施例中，采用不同能量的多次雜質離子注入方法能夠在一定范圍內增大體區700的橫向尺寸而增大其縱向尺寸。在多次雜質離子注入后進行短時間退火， 不但有利于體區700在橫向尺寸上有一定擴展，也有利于消除雜質離子注入和擴散過程中產生的晶格缺陷，提高具有超級結的半導體結構的性能。同時，避免了傳統挖槽法工藝造成的技術缺陷，如長時間高溫退火會導致的第三摻雜區600發生橫向擴散，第三摻雜區600與第一摻雜區400和第二摻雜區500中的雜質離子相互中和，第一摻雜區400和第二摻雜區500中載流子被部分中和，導致左右兩邊的導電通道變窄，增大導通電阻，進而增大導通壓降，影響具有超級結的半導體結構的器件性能。
步驟S207，在體區700、第一摻雜區400和第二摻雜區500之上形成柵氧化層800， 如圖2f所示。柵氧化層800可以采用外延或淀積的方式形成，如分子束外延、化學氣相沉積等。本發明的實施例中，柵氧化層800可以是傳統的SiO2,高k介質材料、金屬柵介質材料或本領域技術人員熟悉的其他常用介質材料。
步驟S208，在柵氧化層800之上形成導電多晶硅層900，如圖2g所示。導電多晶硅層900可以采用外延或淀積的方式形成，如分子束外延、化學氣相沉積等。
步驟S209，通過光刻，界定出多晶硅區域，進行多晶硅刻蝕，以在體區700之中形成有源區，如圖2h所示。
步驟S210，形成源極1000，如圖2i，2j所示。通過光刻，在體區700中界定出源極區域，進行雜質離子注入，并除去光刻膠，從而形成源極1000。本發明的實施例中，注入的雜質離子類型為第一摻雜類型，即η型。當然在本發明的其他實施例中，如果第三摻雜區600 的摻雜類型是η型，則在該步驟中注入的雜質離子的類型是P型。在本發明的優選實施例中，第三摻雜區600的摻雜類型是P型，注入的雜質離子的類型是η型。在本發明的實施例中，漏極形成在襯底的背面，此為現有技術，因此在此不再贅述。
步驟S211，在步驟S210形成的結構表面形成介質層1100，并回流，如圖2k所示。 本發明中介質層1100可以采用外延或淀積的方式形成，優選淀積方式。在本發明的優選實施例中，介質層1100可采用硼磷娃玻璃(Boro-Phospho-Silicate-Glass, BPSG)。
步驟S212，在介質層1100表面界定出接觸孔區域，如圖21所示。本發明中，接觸孔區域通過光刻及刻蝕形成。
步驟S213，在形成的半導體結構表面淀積金屬層1200，如圖2m所示。金屬層1200 可通過光刻及金屬刻蝕形 成。本發明中金屬層1200所用的金屬可以包括但不限于Al、Cu、 Pt、N1、W、Er、T1、Yb或它們的合金。在本發明的一個實施例中，金屬層1200中的金屬采用 Al或Ti。在本發明的優選實施例中，金屬層1200中的金屬采用Ni。
如圖2m所示，為具有超級結的半導體結構的結構示意圖。該具有超級結的半導體結構包括半導體襯底100，形成在半導體襯底100之上的第一摻雜區400、第二摻雜區500 和第三摻雜區600。本發明的一個實施例中，半導體襯底100可為第一摻雜類型，該第一摻雜類型為η型摻雜。當然在本發明的其他實施例中，該第一摻雜類型可為P型摻雜。在該實施例中，半導體襯底100包括但不限于硅、鍺、鍺化硅、碳化硅、砷化鎵或者任何III/V族化合物半導體等。第三摻雜區600位于第一摻雜區400和第二摻雜區500之間，且第一摻雜區400和第二摻雜區500為第一摻雜類型，第三摻雜區600為第二摻雜類型，其中，第一摻雜區400和第二摻雜區500的摻雜濃度小于半導體襯底100的摻雜濃度，且第一摻雜區 400和第二摻雜區500的摻雜濃度與第三摻雜區600的摻雜濃度相互匹配。在本發明的一個實施例中，第一摻雜區400和第二摻雜區500的摻雜類型為η型，第三摻雜區600的摻雜類型是P型。第一摻雜區400、第二摻雜區500和第三摻雜區600的厚度由具有超級結的半導體結構(即MOSFET晶體管)的耐壓決定，如果MOSFET晶體管的擊穿電壓越大，則第一摻雜區400、第二摻雜區500和第三摻雜區600越厚。在本發明的另一個實施例中，第一摻雜區400和第二摻雜區500的摻雜類型也可以是P型，而第三摻雜區600的摻雜類型也可以是η型。第三摻雜區600的寬度可以與第一摻雜區400和第二摻雜區500的寬度相同，也可以不同。本發明的實施例中，第三摻雜區600的形狀可以是矩形、U型、梯形或其他形狀。 在本發明的一個實施例中，第一摻雜區400、第二摻雜區500和第三摻雜區600的形狀是梯形。
該具有超級結的半導體結構還包括形成在第三摻雜區600頂部及第一摻雜區400 和第二摻雜區500頂部部分區域的體區700。體區700為第二摻雜類型，體區700通過至少兩次注入第二摻雜類型的雜質離子，及退火形成。在本發明的優選實施例中，雜質離子的注入次數約為3-5次，優選為4次。如果雜質離子注入次數太多，則需要多次調節改變注入能量，會增加成本；如果雜質離子注入次數太少，則不能形成足夠大的體區700并且體區700 中的雜質離子不能連續分布。在本發明實施例中，采用不同能量的多次雜質離子注入方法能夠在一定范圍內增大體區700的橫向尺寸而增大其縱向尺寸。在多次雜質離子注入后進行短時間退火，不但有利于體區700在橫向尺寸上有一定擴展，也有利于消除雜質離子注入和擴散過程中產生的晶格缺陷，提高具有超級結的半導體結構的性能。同時，避免了傳統挖槽法工藝造成的技術缺陷，如長時間高溫退火會導致的第三摻雜區600發生橫向擴散，第三摻雜區600與第一摻雜區400和第二摻雜區500中的雜質離子相互中和，第一摻雜區400和第二摻雜區500中載流子被部分中和，導致左右兩邊的導電通道變窄，增大導通電阻，進而增大導通壓降，影響具有超級結的半導體結構的器件性能。
該具有超級結的半導體結構還包括形成在體區700之中的第一摻雜類型的源極 1000。源極1000是通過光刻，在體區700中界定出源極區域，進行雜質離子注入，并除去光刻膠而形成的。本發明的實施例中，注入的雜質離子類型為第一摻雜類型，即η型。當然在本發明的其他實施例中，如果第三摻雜區600的摻雜類型是η型，則在該步驟中注入的雜質離子的類型是P型。在本發明的優選實施例中，第三摻雜區600的摻雜類 型是P型，注入的雜質離子的類型是η型。
該具有超級結的半導體結構還包括形成在體區700之上的接觸孔區域1200。
該具有超級結的半導體結構還包括填充在接觸孔區域1200的金屬層1300。金屬層1300可通過光刻及金屬刻蝕形成。本發明中金屬層1300所用的金屬可以包括但不限于 Al、Cu、Pt、N1、W、Er、T1、Yb或它們的合金。在本發明的一個實施例中，金屬層1300中的金屬采用Al或Ti。在本發明的優選實施例中，金屬層1300中的金屬采用Ni。
以下為形成擊穿電壓為600V的具有超級結的半導體結構的一個具體實施例。
步驟S301，采用電阻率為0.003 Ω · cm的η型S i襯底，襯底寬度為12 μ m。
步驟S302，在Si襯底上生長一層電阻率為5 Ω · cm的η型輕摻雜外延層，外延層厚度約40 μ m。
步驟S303，用光刻法在外延層中形成寬度約為4 μ m的凹槽，凹槽深度約40 μ m。
步驟S304，采用外延方法向凹槽中填充電阻率約為5 Ω · cm的p型Si材料。
步驟S305，采用化學機械拋光法將P型Si材料的厚度拋光至與外延層厚度一致。
步驟S306，在半導體硅片表面進行采用不同能量進行4次p型雜質離子注入(寬度約為8 μ m)，例如采用注入濃度為lel3cm-3，注入能量分別為60KeV、400KeV、lOOOKeV、 1800KeV進行四次離子注入,在950°C下退火30min形成體區,形成的體區寬度約為9 μ m,深度約為5 μ m。在第三摻雜區600頂部及第一摻雜區400和第二摻雜區500頂部的部分區域形成體區700。
步驟S307，采用化學氣相淀積法在半導體硅片表面淀積SiO2形成柵氧化層。
步驟S308，采用淀積法在柵氧化層表面形成淀積導電多晶硅，形成導電多晶硅層。
步驟S309，通過光刻，在柵氧化層上界定出多晶硅區域，進行多晶硅刻蝕。
步驟S310，通過光刻和η型離子注入，在體區表面形成源極。
步驟S311，在步驟S310形成的結構表面外延生長BPSG形成介質層并回流。
步驟S312，通過光刻，在介質層表面界定出接觸孔區域。
步驟S313,采用化學氣相淀積,在步驟S312形成結構的表面淀積Ni,形成金屬層。
從以上描述中可以看出，本發明實施例中退火溫度約為900-950度，退火時間約為30分鐘，注入的劑量約為lX1013/cm3-2X1013/cm3，現有技術一般退火溫度為1100-1200 度，退火時間為100分鐘到130分鐘度。
在該發明中還公布了超級結管，單位面積的導通電阻Ron與擊穿電壓Vb之間的關系是Ron C V,3，這代表對通常耐壓層關系的一個突破，而M0SFET管其他的電性能也很好。
本發明中，采用不同能量多次雜質離子注入方法形成體區，只需要短時間一定溫度的退火處理以激活離子注入的雜質，能夠在一定范圍內增大體區的橫向尺寸而增大其縱向尺寸。本發明產生的橫向擴散較小，省去了注入后長時間高溫度退火擴散的過程，對于前面工序中形成的第三摻雜區沒有顯著影響，進而對第三摻雜區的寬度更易控制，不會因長時間高溫度退火處理發生較大的橫向擴散，保證了 pnpn結構的有序排序，降低導通電阻， 從而保證了器件的工作性能。在多次雜質離子注入后進行短時間退火，不但有利于體區在橫向尺寸上有一定擴展，也有利于消除雜質離子注入和擴散過程中產生的晶格缺陷，提高具有超級結的半導體結構的性能。
盡管已經示出和描述了本發明的實施例，對于本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的范圍由所附權利要求及其等同限定。
權利要求
1.一種具有超級結的半導體結構的形成方法，其特征在于，包括提供具有第一摻雜類型的半導體襯底；在所述半導體襯底之上分別形成第一摻雜區、第二摻雜區和第三摻雜區，所述第三摻雜區位于所述第一摻雜區和所述第二摻雜區之間，且所述第一摻雜區和第二摻雜區為第一摻雜類型，所述第三摻雜區為第二摻雜類型，其中，所述第一摻雜區和第二摻雜區的摻雜濃度小于所述半導體襯底的摻雜濃度，且所述第一摻雜區和第二摻雜區的摻雜濃度與所述第三摻雜區的摻雜濃度相互匹配；向所述第三摻雜區，所述第一摻雜區和第二摻雜區的一部分至少兩次注入第二摻雜類型的雜質離子以形成第二摻雜類型的體區，并進行退火；在所述第一摻雜區、第二摻雜區和體區之上形成掩膜層；刻蝕所述掩膜層以形成有源區，其中，所述有源區包含在所述體區中；在所述第二摻雜類型的體區中形成第一摻雜類型的源極；在所述第一摻雜區、第二摻雜區、體區、源極上方形成介質層；在所述介質層中形成接觸孔區域；和形成金屬層，所述金屬層填充所述接觸孔區域。
2.如權利要求1所述的具有超級結的半導體結構的形成方法，其特征在于，所述至少兩次注入第二摻雜類型的雜質離子中每次注入能量不同。
3.如權利要求1所述的具有超級結的半導體結構的形成方法，其特征在于，所述第二摻雜類型的雜質離子的注入次數為3-5次。
4.如權利要求1所述的具有超級結的半導體結構的形成方法，其特征在于，所述第一摻雜類型為N型或P型中的一種，所述第二摻雜類型為N型或P型中的另一種。
5.如權利要求1所述的具有超級結的半導體結構的形成方法，其特征在于，所述第一摻雜區、第二摻雜區和第三摻雜區的厚度由所述半導體器件的耐壓能力確定。
6.一種具有超級結的半導體結構，其特征在于，包括半導體襯底，所述半導體襯底為重摻雜的第一摻雜類型；分別形成在所述半導體襯底之上的第一摻雜區、第二摻雜區和第三摻雜區，所述第三摻雜區位于所述第一摻雜區和所述第二摻雜區之間，且所述第一摻雜區和第二摻雜區為第一摻雜類型，所述第三摻雜區為第二摻雜類型，其中，所述第一摻雜區和第二摻雜區的摻雜濃度小于所述半導體襯底的摻雜濃度，且所述第一摻雜區和第二摻雜區的摻雜濃度與所述第三摻雜區的摻雜濃度相互匹配；形成在所述第三摻雜區頂部及所述第一摻雜區和第二摻雜區頂部部分區域的體區，所述體區為第二摻雜類型，其中，所述體區通過至少兩次注入第二摻雜類型的雜質離子，及退火形成；形成在所述體區之中的第一摻雜類型的源極；形成在所述體區之上的接觸孔區域；以及填充所述接觸孔區域的金屬層。
7.如權利要求6所述的具有超級結的半導體結構，其特征在于，所述至少兩次注入第二摻雜類型的雜質離子中每次注入能量不同。
8.如權利要求6所述的具有超級結的半導體結構，其特征在于，所述第二摻雜類型的雜質離子的注入次數為3-5次。
9.如權利要求6所述的具有超級結的半導體結構，其特征在于，所述第一摻雜類型為N 型或P型中的一種，所述第二摻雜類型為N型或P型中的另一種。
10.如權利要求6所述的具有超級結的半導體結構，其特征在于，所述第一摻雜區、第二摻雜區和第三摻雜區的厚度由所述半導體器件的耐壓能力確定。
全文摘要
本發明提出一種具有超級結的半導體結構的形成方法，包括提供具有第一摻雜類型的半導體襯底；在半導體襯底之上分別形成第一摻雜區、第二摻雜區和第三摻雜區，第三摻雜區位于第一摻雜區和所述第二摻雜區之間，且所述第一摻雜區和第二摻雜區為第一摻雜類型，第三摻雜區為第二摻雜類型；在第三摻雜區頂部形成體區；在第一摻雜區、第二摻雜區和體區上形成掩膜層；刻蝕掩膜層以形成有源區；在所述體區中形成源極；在第一摻雜區、第二摻雜區、體區上方形成介質層；在介質層中形成接觸孔區域；形成金屬層，所述金屬層填充所述接觸孔區域。發明中能夠形成有序的pnpn結構，降低導通電阻，提高具有超級結的半導體結構的性能。
文檔編號H01L29/78GK103021856SQ20111030029
公開日2013年4月3日 申請日期2011年9月28日 優先權日2011年9月28日
發明者鐘樹理, 朱超群, 萬祎, 曾愛平, 陳宇 申請人:比亞迪股份有限公司