專利名稱：超低介電常數薄膜銅互連的制作方法
技術領域：
本發明涉及半導體技術，特別涉及一種超低介電常數薄膜銅互連的制作方法。
背景技術：
隨著超大規模集成電路工藝技術的不斷進步，半導體器件的特征尺寸不斷縮小， 芯片面積持續增大，互連引線的延遲時間已經可以與器件門延遲時間相比較。人們面臨著如何克服由于連接長度的急速增長而帶來的RC(R指電阻，C指電容)延遲顯著增加的問題。 特別是由于金屬布線線間電容的影響日益嚴重，造成器件性能大幅度下降，已經成為半導體工業進一步發展的關鍵制約因素。為了減小互連造成的RC延遲，現已采用了多種措施。互連之間的寄生電容和互連電阻造成了信號的傳輸延遲。由于銅具有較低的電阻率，優越的抗電遷移特性和高的可靠性，能夠降低金屬的互連電阻，進而減小總的互連延遲效應，現已由常規的鋁互連改變為低電阻的銅互連。同時降低互連之間的電容同樣可以減小延遲，而寄生電容C正比于電路層絕緣介質的相對介電常數k，因此使用低k材料作為不同電路層的絕緣介質代替傳統的SiO2介質已成為滿足高速芯片的發展的需要。互連層的RC延遲是集成電路速度最主要的制約因素，為了減小金屬互連層之間的寄生電容，現有技術有使用低介電常數(low-k)材料甚至超低介電常數(imtra-low-k) 材料，而為了降低介電常數，低介電常數材料和超低介電常數材料一般被做成多孔、疏松的結構。但是所述多孔、疏松的超低介電常數薄膜，在互連層的制作過程會面臨一系列的問題，相對于致密的低介電常數薄膜來說，所述多孔、疏松的超低介電常數薄膜具有比較低的機械性能從而在化學機械研磨、封裝中濕氣和溶劑易滲透到超低介電常數薄膜中去。現有技術的超大規模集成電路采用多層互連層，一般采用在超低介電常數薄膜上沉積氧化物硬模，而所述氧化物硬模沉積需在與生成超低介電常數薄膜的不同設備內生成，使得生產周期延長、生產成本增加，同時在后續的化學機械研磨中，研磨控制在超低介電常數薄膜上，但是超低介電常數薄膜與下一步互連層的刻蝕停止層的黏著性很弱。
發明內容
本發明的目的是提供一種超低介電常數薄膜銅互連的制作方法，以縮短生產周期、降低生產成本，增加銅互連結構中的黏著性。本發明的技術解決方案是一種超低介電常數薄膜銅互連的制作方法，包括以下步驟在硅片上沉積刻蝕停止層，在刻蝕停止層上沉積超低介電常數薄膜，在超低介電常數薄膜上沉積富二氧化硅層；采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和/或溝槽；在通孔和/或溝槽內濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，化學機械研磨停止在富二氧化硅層上，形成銅的互連層。
作為優選所述方法采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和溝槽，且所述采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和溝槽的步驟包括以下步驟在富二氧化硅層上沉積金屬硬模，在金屬硬模上沉積第一底部抗反射涂層，在第一底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口，刻蝕第一刻蝕窗口內的第一底部抗反射涂層和金屬硬模，刻蝕停留在富二氧化硅層上，去除光刻膠和第一底部抗反射涂層，在金屬硬模中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續步驟中作為刻蝕溝槽的窗口；在上述結構表面沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口與第二刻蝕窗口位置對應且第三刻蝕窗口大小小于或等于第二刻蝕窗口 ；刻蝕第三刻蝕窗口內的第二底部抗反射涂層、富二氧化硅層和部分超低介電常數薄膜，形成底部尚未開通的通孔，去除光刻膠和第二底部抗反射涂層，暴露出第二刻蝕窗 Π ；刻蝕第二刻蝕窗口內的富二氧化硅層和部分超低介電常數薄膜形成溝槽，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔下方的超低介電常數薄膜和刻蝕停止層，形成通孔。作為優選所述方法采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔或溝槽，且所述采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔或溝槽的步驟包括以下步驟在富二氧化硅層上沉積金屬硬模，在金屬硬模上沉積底部抗反射涂層，在底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口；在第一刻蝕窗口內刻蝕底部抗反射涂層和金屬硬膜，刻蝕停止在富二氧化硅層上，再去除光刻膠和底部抗反射涂層，在金屬硬膜中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續步驟中作為刻蝕通孔或溝槽的窗口；刻蝕第二刻蝕窗口內的富二氧化硅層、超低介電常數薄膜和刻蝕停止層，形成通孔或溝槽。作為優選所述刻蝕停止層的材料為SiN或SiC或SiOC或SiOCN或SiCN。作為優選所述富二氧化硅層的厚度為500-2500 A。作為優選所述超低介電常數薄膜采用有機聚合物旋涂工藝或采用基于Si02材料的CVD工藝形成，所述超低介電常數薄膜的介電常數為2. 2-2. 8。作為優選所述超低介電常數薄膜的厚度為2000- 5000 A。作為優選所述金屬硬模的材料為Ta或Ti或W或TaN或TiN或WN。與現有技術相比，本發明在沉積完超低介電常數薄膜后在同一設備內沉積富二氧化硅層，縮短了生產周期、降低了生產成本，同時在銅互連制作的化學機械研磨工序后保留一部分的富二氧化硅層，所述富二氧化硅層增加了超低介電常數薄膜與下一步銅互連的刻蝕停止層之間的黏著性，因而不容易出現剝離的情況。
圖1是本發明制作流程圖。2i是本發明一實施例制作流程中各個工藝步驟的剖面圖。圖3a_圖3f是本發明另一實施例制作流程中各個工藝步驟的剖面圖。
具體實施例方式本發明下面將結合附圖作進一步詳述在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。圖2a_圖2i示出了本發明的一實施例，在本實施例中首先提供表面已形成有至少一層互連層的硅片，然后需要通過下述步驟在硅片表面的前層互連層上依序形成通孔和溝槽。為簡化圖示，在2i中省略了前層互連層以下的硅片結構。如圖1所示，所述超低介電常數薄膜銅互連結構制作工藝如下在步驟1中，如圖加所示，在硅片200上沉積刻蝕停止層201，在刻蝕停止層201 上沉積超低介電常數薄膜202和富二氧化硅層203，所述超低介電常數薄膜202和富二氧化硅層203在同一設備內生成，所述富二氧化硅層203替代現有技術中與超低介電常數薄膜 202在不同設備內沉積的氧化物硬模，從而縮短了生產周期以及降低了生產成本。所述富二氧化硅層的厚度為500-2500 A。所述刻蝕停止層201的材料為SiN或SiC或SiOC或 SiOCN或SiCN，所述超低介電常數薄膜202采用有機聚合物旋涂工藝或采用基于SiO2材料的CVD工藝形成，所述超低介電常數薄膜202的厚度為2000- 5000 A。所述超低介電常數薄膜202的介電常數為2. 2-2. 8。在步驟2中，采用光刻、刻蝕工藝，形成貫穿富二氧化硅層203和超低介電常數薄膜202的通孔和溝槽，具體步驟如下如圖2b所示，在富二氧化硅層203上沉積金屬硬模204，所述金屬硬模的材料為 Ta或Ti或W或TaN或TiN或WN。然后在金屬硬模204上沉積第一底部抗反射涂層205， 在第一底部抗反射涂層205上涂覆光刻膠206并通過光刻形成第一刻蝕窗口 206a，再如圖 2c所示，刻蝕第一刻蝕窗口 206a內的第一底部抗反射涂層205和金屬硬模204，刻蝕停留在富二氧化硅層203上，去除光刻膠206和第一底部抗反射涂層205，在金屬硬模204中形成第二刻蝕窗口 204a，所述第二刻蝕窗口 20 用于在后續步驟中作為刻蝕溝槽的窗口 ；如圖2d所示，在上述結構表面沉積第二底部抗反射涂層207，在第二底部抗反射涂層207上涂覆光刻膠208并通過光刻形成第三刻蝕窗口 208a，所述第三刻蝕窗口 208a用于在后續步驟中作為刻蝕通孔的窗口，所述第三刻蝕窗口 208a與第二刻蝕窗口 20 位置對應且第三刻蝕窗口 208a大小小于或等于第二刻蝕窗口 20 ;如圖2e所示，刻蝕第三刻蝕窗口 208a內的第二底部抗反射涂層207、富二氧化硅層203和部分超低介電常數薄膜202，形成底部尚未開通的通孔209a，再如圖2f所示，去除
6光刻膠208和第二底部抗反射涂層207，暴露出第二刻蝕窗口 20 ；如圖2g所示，刻蝕第二刻蝕窗口 20 內的富二氧化硅層203和部分超低介電常數薄膜202形成溝槽210，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔209a下方的超低介電常數薄膜202和刻蝕停止層201，形成通孔209。在步驟3中，如圖池所示，在通孔209和溝槽210內濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成金屬層211，如圖2i所示，采用化學機械研磨除去富二氧化硅層203上的金屬層211、金屬硬模204，停留在富二氧化硅層203上，經研磨步驟后保留的富二氧化硅層203的厚度為50-150 A,形成銅的互連結構212，所述保留的富二氧化硅層203增加了超低介電常數薄膜與下一步銅互連的刻蝕停止層之間的黏著性。圖3a-圖3f示出了本發明的另一實施例，在本實施例中首先提供表面已形成有至少一層互連層的硅片，然后需要通過下述步驟在硅片表面的前層互連層上形成通孔或溝槽。為簡化圖示，在圖3a_圖3f中省略了前層互連層以下的硅片結構。本發明的另一實施例制作流程如下，在步驟1中，如圖3a所示，在前層互連層300 上沉積刻蝕停止層301，在刻蝕停止層301上沉積超低介電常數薄膜302和富二氧化硅層 303，所述富二氧化硅層303替代現有技術中與超低介電常數薄膜302在不同設備內沉積的氧化物硬模，從而縮短了生產周期以及降低了生產成本。所述富二氧化硅層的厚度為 500-2500 A。所述刻蝕停止層301的材料為SiN或SiC或SiOC或SiOCN或SiCN，所述超低介電常數薄膜302采用有機聚合物旋涂工藝或采用基于Si02材料的CVD工藝形成，所述超低介電常數薄膜302的厚度為2000- 5000 A。所述超低介電常數薄膜302的介電常數為 2. 2-2. 8。在步驟2中，采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔或溝槽，所述步驟包括如下步驟如圖北所示，在富二氧化硅層303上沉積金屬硬模304，所述金屬硬模304的材料為Ta或Ti或W或TaN或TiN或WN，在金屬硬模304上沉積底部抗反射涂層305，在底部抗反射涂層305上涂覆光刻膠306并通過光刻形成第一刻蝕窗口 306a，再如圖3c所示， 在第一刻蝕窗口 306a內刻蝕底部抗反射涂層305和金屬硬膜304，刻蝕停止在富二氧化硅層303上，再去除光刻膠306和底部抗反射涂層305，在金屬硬模304中形成第二刻蝕窗口 30 ，所述第二刻蝕窗口 30 用于后續步驟中作為刻蝕溝槽或通孔的窗口。如圖3d所示，刻蝕第二刻蝕窗口 30 內的富二氧化硅層303、超低介電常數薄膜 302和刻蝕停止層301，形成與前層互連層相連的通孔或溝槽307。在步驟3中，如圖!Be所示，在通孔或溝槽307內濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，形成金屬層308，如圖3f所示，采用化學機械研磨除去富二氧化硅層303上的金屬層308、金屬硬模304，停留在富二氧化硅層303上，經研磨步驟后保留的富二氧化硅層303的厚度為50-150 A,形成銅的互連結構309。所述保留的富二氧化硅層203增加了超低介電常數薄膜與下一步銅互連的刻蝕停止層之間的黏著性。雖然本發明的實施例是在前層互連層上做通孔和/或溝槽，但是本發明不限于此，還可以直接做在硅片表面的器件層上，或者應用到其它類似于通孔、溝槽的結構中。以上所述僅為本發明的較佳實施例，凡依本發明權利要求范圍所做的均等變化與修飾，皆應屬本發明權利要求的涵蓋范圍。
權利要求
1.一種超低介電常數薄膜銅互連的制作方法，包括以下步驟在硅片上沉積刻蝕停止層，在刻蝕停止層上沉積超低介電常數薄膜，在超低介電常數薄膜上沉積富二氧化硅層；采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和/或溝槽；在通孔和/或溝槽內濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，化學機械研磨停止在富二氧化硅層上，形成銅的互連層。
2.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特征在于所述方法采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和溝槽，且所述采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和溝槽的步驟包括以下步驟在富二氧化硅層上沉積金屬硬模，在金屬硬模上沉積第一底部抗反射涂層，在第一底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口，刻蝕第一刻蝕窗口內的第一底部抗反射涂層和金屬硬模，刻蝕停留在富二氧化硅層上，去除光刻膠和第一底部抗反射涂層，在金屬硬模中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續步驟中作為刻蝕溝槽的窗口 ；在上述結構表面沉積第二底部抗反射涂層，在第二底部抗反射涂層上涂覆光刻膠并通過光刻形成第三刻蝕窗口，所述第三刻蝕窗口用于在后續步驟中作為刻蝕通孔的窗口， 所述第三刻蝕窗口與第二刻蝕窗口位置對應且第三刻蝕窗口大小小于或等于第二刻蝕窗 Π ；刻蝕第三刻蝕窗口內的第二底部抗反射涂層、富二氧化硅層和部分超低介電常數薄膜，形成底部尚未開通的通孔，去除光刻膠和第二底部抗反射涂層，暴露出第二刻蝕窗口 ；刻蝕第二刻蝕窗口內的富二氧化硅層和部分超低介電常數薄膜形成溝槽，在該刻蝕過程中，同步刻蝕底部尚未開通的通孔下方的超低介電常數薄膜和刻蝕停止層，形成通孔。
3.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特征在于所述方法采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔或溝槽，且所述采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔或溝槽的步驟包括以下步驟在富二氧化硅層上沉積金屬硬模，在金屬硬模上沉積底部抗反射涂層，在底部抗反射涂層上涂覆光刻膠并通過光刻形成第一刻蝕窗口；在第一刻蝕窗口內刻蝕底部抗反射涂層和金屬硬膜，刻蝕停止在富二氧化硅層上，再去除光刻膠和底部抗反射涂層，在金屬硬膜中形成第二刻蝕窗口，所述第二刻蝕窗口用于在后續步驟中作為刻蝕通孔或溝槽的窗口 ；刻蝕第二刻蝕窗口內的富二氧化硅層、超低介電常數薄膜和刻蝕停止層，形成通孔或溝槽。
4.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特征在于所述刻蝕停止層的材料為SiN或SiC或SiOC或SiOCN或SiCN。
5.根據權利要求1所述超低介電常數薄膜銅互連的制作方法，其特征在于所述富二氧化硅層的厚度為500-2500 A。
6.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特征在于所述超低介電常數薄膜采用有機聚合物旋涂工藝或采用基于Si02材料的CVD工藝形成，所述超低介電常數薄膜的介電常數為2. 2-2. 8。
7.根據權利要求1所述的超低介電常數薄膜銅互連的制作方法，其特征在于所述超低介電常數薄膜的厚度為2000- 5000 A。
8.根據權利要求2或3所述的超低介電常數薄膜銅互的制作方法，其特征在于所述金屬硬模的材料為jTa或Ti或W或TaN或TiN或WN。
全文摘要
本發明涉及一種超低介電常數薄膜銅互連的制作方法，該種方法包括以下步驟在硅片上沉積刻蝕停止層，在刻蝕停止層上沉積超低介電常數薄膜，在超低介電常數薄膜上沉積富二氧化硅層；采用光刻、刻蝕工藝，形成貫穿富二氧化硅層和超低介電常數薄膜的通孔和/或溝槽；在通孔和/或溝槽內濺射沉積金屬勢壘層和銅的籽晶層，采用電鍍工藝進行銅填充淀積，化學機械研磨停止在富二氧化硅層上，形成銅的互連層。所述富二氧化硅層與超低介電常數薄膜在同一設備內沉積完成，所述制作方法具有縮短生產周期、降低生產成本，增加銅互連結構中的黏著性的優點。
文檔編號H01L21/768GK102315163SQ20111029851
公開日2012年1月11日 申請日期2011年9月28日 優先權日2011年9月28日
發明者陳玉文 申請人:上海華力微電子有限公司